JP5516296B2 - 不揮発性メモリユニット - Google Patents
不揮発性メモリユニット Download PDFInfo
- Publication number
- JP5516296B2 JP5516296B2 JP2010223225A JP2010223225A JP5516296B2 JP 5516296 B2 JP5516296 B2 JP 5516296B2 JP 2010223225 A JP2010223225 A JP 2010223225A JP 2010223225 A JP2010223225 A JP 2010223225A JP 5516296 B2 JP5516296 B2 JP 5516296B2
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- controller
- erase
- erasure
- instruction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
(付記1)
不揮発性メモリと、
前記不揮発性メモリに対する消去コマンドを少なくとも受信するインタフェースと、
インタフェースから出力された消去コマンドに基づいて前記不揮発性メモリに消去を実行させる第1コントローラと、
前記インタフェースとは別に設けられた外部入力部と、
前記外部入力部から出力された消去指示信号に基づいて前記不揮発性メモリに消去を実行させる第2コントローラと、
前記第1コントローラと前記不揮発性メモリとの接続と、前記第2コントローラと前記不揮発性メモリとの接続を切り替える切替回路とを備え、
前記切替回路により前記第2コントローラと前記不揮発性メモリとの接続がなされている場合に、前記第2コントローラは前記消去指示信号に基づいて前記不揮発性メモリにデータの消去を実行させる
不揮発性メモリユニット。
(付記2)
前記外部入力部は、外部端子と、前記外部端子の電圧値を検出する電圧検出回路を備え、
前記電圧検出回路は、検出された電圧値が予め定められた電圧値に一致した場合に、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する付記1記載の不揮発性メモリユニット。
(付記3)
前記予め定められた電圧値は、前記外部端子が短絡されたことを示す電圧値、または外部設備から印加される予め定められた電圧値である付記2記載の不揮発性メモリユニット。
(付記4)
前記外部入力部は、外部端子と、前記外部端子に入力された信号またはクロックの周波数を検出する周波数検出回路を備え、
前記周波数検出回路は、入力された信号またはクロックの周波数が予め定められた周波数に一致した場合に、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する付記1記載の不揮発性メモリユニット。
(付記5)
前記外部入力部は、センサと、前記センサからの出力を検出する検出回路を備え、
前記検出回路は、前記センサからの出力に基づいて前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する付記1記載の不揮発性メモリユニット。
(付記6)
前記センサは光センサであり、前記検出回路は光量検出回路であり、
前記光量検出回路は、前記光センサが検出した光量が予め定められた光量以上であることを検出した場合に、前記消去制御信号を前記第2コントローラに出力する付記5記載の不揮発性メモリユニット。
(付記7)
前記光センサは遮光シールで覆われており、前記予め定められた光量は前記遮光シールが剥がされた時に前記光センサが検出する光量に基づいて設定される付記6記載の不揮発性メモリユニット。
(付記8)
前記センサは温度センサであり、前記検出回路は温度検出回路であり、
前記温度検出回路は、前記温度センサが検出した温度が予め定められた温度以上であること、もしくは予め定められた温度以下であることを検出した場合に、前記消去指示信号を前記第2コントローラに出力する付記5記載の不揮発性メモリユニット。
(付記9)
前記センサは圧力センサであり、前記検出回路は圧力検出回路であり、
前記圧力検出回路は、前記圧力センサが検出した圧力が予め定められた圧力以上であることを検出した場合に、前記消去制御信号を前記第2コントローラに出力する付記5記載の不揮発性メモリユニット。
(付記10)
前記センサは加速度センサであり、前記検出回路は加速度検出回路であり、
前記加速度検出回路は、前記加速度センサが検出した加速度が予め定められた加速度以上であることを検出した場合に、前記消去制御信号を前記第2コントローラに出力する付記5記載の不揮発性メモリユニット。
(付記11)
前記外部入力部は、パスワード情報が入力される情報入力端子と、前記パスワード情報と比較用パスワード情報を比較するパスワード検出回路を備え、
前記パスワード検出回路は、前記パスワード情報が前記比較用パスワード情報に一致した場合に、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する付記1記載の不揮発性メモリユニット。
(付記12)
前記外部入力部は、前前記消去指示信号が入力される情報入力端子を備え、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する付記1記載の不揮発性メモリユニット。
(付記13)
前記外部入力部は、前記第2コントローラに前記消去指示信号を出力するスイッチを備え、前記第2コントローラは前記スイッチの制御により出力される前記消去指示信号に基づいて前記不揮発性メモリにデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する付記1記載の不揮発性メモリユニット。
(付記14)
前記第2コントローラは、前記外部入力部からの消去指示信号を受信した場合に、起動する付記1乃至13のいずれか1つに記載の不揮発性メモリユニット。
(付記15)
さらに、コントローラユニットを備え、前記コントローラユニットは前記第1コントローラ、前記第2コントローラ、及び前記切替回路を含む付記1乃至14のいずれか1つに記載の不揮発性メモリユニット。
11 インタフェース
12 信号線
15 不揮発性メモリコントローラ(第1コントローラ)
16 キャシュメモリ
17 I/Oバス
18 制御信号線
21−1〜21−nm 不揮発性メモリ
51 消去制御回路
51a 制御部(第2コントローラ)
52 I/Oバス
53 制御信号線
54 外部入力部
55 セレクタ
56 ディップスイッチ
60 不揮発性メモリユニット
61 消去制御回路
61a 制御部(第2コントローラ)
62 電圧検出回路
64a、64b 外部端子
70 不揮発性メモリユニット
71 消去制御回路
71a 制御部(第2コントローラ)
72 電圧検出回路
74a、74b 外部端子
77 直流安定化電源
80 不揮発性メモリユニット
81 消去制御回路
81a 制御部(第2コントローラ)
82 周波数検出回路
84a、84b 外部端子
87 パルスジェネレータ
90 不揮発性メモリユニット
91 消去制御回路
91a 制御部(第2コントローラ)
92 検出回路
94 センサ
100 不揮発性メモリユニット
101 消去制御回路
101a 制御部(第2コントローラ)
102 パスワード検出回路
110 不揮発性メモリユニット
111 消去制御回路
111a 制御部(第2コントローラ)
114 外部入力部
Claims (7)
- 不揮発性メモリと、
前記不揮発性メモリに対する消去コマンドを少なくとも受信するインタフェースと、
インタフェースから出力された消去コマンドに基づいて前記不揮発性メモリに消去を実行させる第1コントローラと、
前記インタフェースとは別に設けられた外部入力部と、
前記外部入力部から出力された消去指示信号に基づいて前記不揮発性メモリに消去を実行させる第2コントローラと、
前記第1コントローラと前記不揮発性メモリとの接続と、前記第2コントローラと前記不揮発性メモリとの接続を切り替える切替回路とを備え、
前記切替回路により前記第2コントローラと前記不揮発性メモリとの接続がなされている場合に、前記第2コントローラは前記消去指示信号に基づいて前記不揮発性メモリにデータの消去を実行させる
不揮発性メモリユニット。 - 前記外部入力部は、外部端子と、前記外部端子の電圧値を検出する電圧検出回路を備え、
前記電圧検出回路は、検出された電圧値が予め定められた電圧値に一致した場合に、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する請求項1記載の不揮発性メモリユニット。 - 前記外部入力部は、外部端子と、前記外部端子に入力された信号またはクロックの周波数を検出する周波数検出回路を備え、
前記周波数検出回路は、入力された信号またはクロックの周波数が予め定められた周波数に一致した場合に、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する請求項1記載の不揮発性メモリユニット。 - 前記外部入力部は、センサと、前記センサからの出力を検出する検出回路を備え、
前記検出回路は、前記センサからの出力に基づいて前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する請求項1記載の不揮発性メモリユニット。 - 前記外部入力部は、パスワード情報が入力される情報入力端子と、前記パスワード情報と比較用パスワード情報を比較するパスワード検出回路を備え、
前記パスワード検出回路は、前記パスワード情報が前記比較用パスワード情報に一致した場合に、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する請求項1記載の不揮発性メモリユニット。 - 前記外部入力部は、前前記消去指示信号が入力される情報入力端子を備え、前記消去指示信号を前記第2コントローラに出力し、
前記第2コントローラは、前記消去指示信号に基づいてデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する請求項1載の不揮発性メモリユニット。 - 前記外部入力部は、前記第2コントローラに前記消去指示信号を出力するスイッチを備え、前記第2コントローラは前記スイッチの制御により出力される前記消去指示信号に基づいて前記不揮発性メモリにデータの消去を実行させるための消去制御信号を前記不揮発性メモリに出力する請求項1記載の不揮発性メモリユニット。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223225A JP5516296B2 (ja) | 2010-09-30 | 2010-09-30 | 不揮発性メモリユニット |
US13/224,710 US8856474B2 (en) | 2010-09-30 | 2011-09-02 | Nonvolatile memory unit with secure erasing function |
KR1020110096512A KR101231298B1 (ko) | 2010-09-30 | 2011-09-23 | 비휘발성 메모리 유닛 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223225A JP5516296B2 (ja) | 2010-09-30 | 2010-09-30 | 不揮発性メモリユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012079069A JP2012079069A (ja) | 2012-04-19 |
JP5516296B2 true JP5516296B2 (ja) | 2014-06-11 |
Family
ID=45890829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010223225A Expired - Fee Related JP5516296B2 (ja) | 2010-09-30 | 2010-09-30 | 不揮発性メモリユニット |
Country Status (3)
Country | Link |
---|---|
US (1) | US8856474B2 (ja) |
JP (1) | JP5516296B2 (ja) |
KR (1) | KR101231298B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222636A (ja) * | 2011-04-11 | 2012-11-12 | Nec Fielding Ltd | データ消去機能付きディスク装置およびサービス提供方式 |
WO2013123350A1 (en) * | 2012-02-16 | 2013-08-22 | Raytheon Company | Method and apparatus for inhibiting diversion of devices using an embedded accelerometer |
KR101962784B1 (ko) | 2012-10-09 | 2019-03-27 | 삼성전자주식회사 | 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치 |
JP6055047B1 (ja) * | 2015-08-11 | 2016-12-27 | レノボ・シンガポール・プライベート・リミテッド | 不揮発性記憶装置の消去システム、不揮発性記憶装置、外部消去装置および方法 |
CN105513640B (zh) * | 2015-12-03 | 2020-04-14 | 深圳佰维存储科技股份有限公司 | 一种固态硬盘数据擦除方法及其系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06131889A (ja) * | 1992-10-14 | 1994-05-13 | Toshiba Corp | 半導体ファイル装置 |
JP3791956B2 (ja) * | 1996-04-25 | 2006-06-28 | シャープ株式会社 | 不揮発性半導体記憶装置の検査方法 |
US5798968A (en) * | 1996-09-24 | 1998-08-25 | Sandisk Corporation | Plane decode/virtual sector architecture |
US5884055A (en) * | 1996-11-27 | 1999-03-16 | Emc Corporation | Method and apparatus including a shared resource and multiple processors running a common control program accessing the shared resource |
JP3627915B2 (ja) | 2000-05-30 | 2005-03-09 | シャープ株式会社 | ブートブロックフラッシュメモリ制御回路、およびそれを備えたicメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 |
JP2004171445A (ja) * | 2002-11-22 | 2004-06-17 | Renesas Technology Corp | 半導体データ処理装置及びデータ処理システム |
JP4229712B2 (ja) * | 2003-01-27 | 2009-02-25 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP2005011151A (ja) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | メモリカード |
JP4340327B1 (ja) | 2009-01-29 | 2009-10-07 | 株式会社ハギワラシスコム | マルチファンクションプリンタ |
-
2010
- 2010-09-30 JP JP2010223225A patent/JP5516296B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-02 US US13/224,710 patent/US8856474B2/en not_active Expired - Fee Related
- 2011-09-23 KR KR1020110096512A patent/KR101231298B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120033992A (ko) | 2012-04-09 |
US8856474B2 (en) | 2014-10-07 |
KR101231298B1 (ko) | 2013-02-07 |
US20120084526A1 (en) | 2012-04-05 |
JP2012079069A (ja) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516296B2 (ja) | 不揮発性メモリユニット | |
US8443238B2 (en) | System and method for testing hard disk ports | |
WO2016101411A1 (zh) | 一种服务器显示方法及装置 | |
US9812224B2 (en) | Data storage system, data storage device and RAID controller | |
CN105144074A (zh) | 使用混合存储器设备的块存储 | |
JP2009157792A (ja) | 情報処理装置、バックアップ記憶装置、および情報処理方法 | |
TW201510867A (zh) | 伺服器系統 | |
TW201423405A (zh) | 運作模式切換方法、記憶體控制器與記憶體儲存裝置 | |
US20120271983A1 (en) | Computing device and data synchronization method | |
JP2006301771A (ja) | 情報処理装置および動作制御方法 | |
CN102411554A (zh) | 一种usb存储设备热插拔方法、装置及终端设备 | |
US20040052045A1 (en) | Hard disk storage device incorporating dedicated user interface | |
WO2017011311A1 (en) | Electronic data storage device with multiple configurable data storage mediums | |
US20090106584A1 (en) | Storage apparatus and method for controlling the same | |
JP6055047B1 (ja) | 不揮発性記憶装置の消去システム、不揮発性記憶装置、外部消去装置および方法 | |
JP2007122772A (ja) | 情報処理装置、データ記憶方法、およびデータ記憶プログラム | |
JP2008225672A (ja) | 半導体メモリ装置 | |
TWI407442B (zh) | 儲存裝置之低階格式化的生產工具 | |
US8406069B2 (en) | Data writing method and writing device for an electronic erasable read only dynamic memory | |
CN106462478A (zh) | 数据恢复方法、装置以及终端 | |
US20170269942A1 (en) | Method for setting redundant array of independent disks | |
JP2014154042A (ja) | 情報処理装置及びその記憶装置の交換処理方法 | |
JP4930684B2 (ja) | Tvおよびtv用データ転送制御方法 | |
JP5679383B2 (ja) | 電子機器、電源操作ログ記録方法およびプログラム | |
JP2010513993A (ja) | 情報処理装置および不揮発性半導体メモリドライブ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5516296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |