JP2003109397A - 不揮発性半導体記憶装置の検査方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 レイアウト面積を大きくすることなく、また
高価な検査装置を必要とすることなく、検査時間の短縮
を図ることを可能とする、不揮発性半導体記憶装置の検
査方法の提供。 【解決手段】チップ外部よりの制御信号によりステート
マシーン１４を非活性とし、フラッシュ制御バス１５を
外部に取り出し、テストプログラムを格納するメモリを
内蔵するまたは該メモリが外付けされる検査用マイコン
１６を接続して、周辺回路および記憶領域の検査を行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気的に書き換え
可能な不揮発性半導体記憶装置の検査方法に係り、特に
は、不揮発性の記憶領域及びその周辺回路と、該周辺回
路を介して上記記憶領域の書き込み・消去を制御する制
御回路と、上記制御回路と上記周辺回路とを接続する制
御バスとを有する不揮発性半導体記憶装置の検査方法に
関するものである。

【０００２】

【従来の技術】制御回路によって制御される不揮発性の
記憶領域を持つ半導体記憶装置としては、例えばフラッ
シュメモリが挙げられる。まず、記憶領域であるフラッ
シュメモリセルの構造について説明する。

【０００３】図７に、フラッシュメモリの代表的なセル
の構成図を示す。このセルは１セル／１ビット構成であ
り、コントロールゲート７１、フローティングゲート７
２、ソース７３、ドレイン７４からなり、浮遊ゲート型
電界効果トランジスタと呼ばれる。また、ソースがある
一定数分（例えばブロック）だけ共通になっており、ブ
ロックの構成は、ｎ個のコントロールゲートと接続され
たｍ本のワード線８１1，・・・８１ｍと、ｍ個のドレ
インに接続されたｎ本のビット線８２1，・・・８２ｎ
からなっている。この構成図を図８に示す。

【０００４】次に、フラッシュメモリの動作について簡
単に述べる。メモリセルへの書き込みは、コントロール
ゲートに高電圧（例えば１２Ｖ）、同様にドレインに高
電圧（例えば７Ｖ）、ソースに低電圧（例えば０Ｖ）を
印加し、ドレイン接合近傍で発生されたホットエレクト
ロンをフローティングゲートに注入することにより行な
う。

【０００５】一方、消去は、コントロールゲートに低電
圧（例えば０Ｖ）、ドレインに低電圧（例えば０Ｖ）、
ソースに高電圧（例えば１２Ｖ）を印加し、フローティ
ングゲート・ソース間に高電界を発生させ、トンネル現
象を利用してフローティングゲート内の電子をソースに
引き抜くことにより行なう。

【０００６】さらに、読み出しは、コントロールゲート
に高電圧（例えば５Ｖ）、同様にドレインに低電圧（例
えば１Ｖ）、ソースに低電圧（例えば０Ｖ）を印加し、
この時に流れる電流の大小を内部のセンスアンプによっ
て増幅して、データの“１”及び“０”の判定を行な
う。

【０００７】書き込み時にドレインの電圧をコントロー
ルゲートの電圧よりも低めに設定しているのは、書き込
みを行なわないメモリセルに対して寄生的な弱い書き込
み（ソフトプログラム）を極力防ぐためである。これ
は、前記に述べたように一本のワード線もしくはビット
線に複数のメモリセルが接続されているためである。

【０００８】このように高信頼性を保ち、かつフラッシ
ュメモリの書き込み及び消去を行なうためには、非常に
複雑な制御を必要とする。そのため、最近のフラッシュ
メモリには、ユーザ側の見かけ上の使い勝ってを良くす
るため、ステートマシーンと呼ばれる制御回路を内蔵し
ているものが多く、自動書き込み及び消去を実現してい
る。

【０００９】フラッシュメモリの具体的な構成の一例を
図９に示す。ステートマシーン９１は、フラッシュメモ
リの通常動作時に制御バス９２を介して書き込み・消去
電圧発生回路９３１、行デコーダ９３２、列デコーダ９
３３、センスアンプ９３４、入出力バッファ９３５、ア
ドレスレジスタ９３６等の周辺回路９３を必要に応じて
制御する。尚、９４はフラッシュメモリセルアレイ、９
５はアドレスパッド、９６はＩ／Ｏパッドである。

【００１０】制御回路によりメモリ領域を制御する半導
体記憶装置において、そのメモリ領域を検査する一例と
しては特開昭６０ー８５５００号公報に示されているも
のがある。この方法は、検査時に切り換え回路により、
論理回路を経由することなく入出力端子とメモリ領域を
直接接続することにより書き込み及び読み出しデータを
得るものである。また、切り替え回路を使用した一例を
図１０に示す。これは、通常動作に使用するアドレスバ
スやデータバスと、検査時に使用するフラッシュ制御バ
スを同一のパッドで兼用する方法である。制御回路（ス
テートマシーン）１０１をディセーブルにする信号（Ｄ
Ｓ）が切り替え回路１０２及び１０３にも入力され、こ
の信号がオンの時には、アドレスパッド１０４及びＩ／
Ｏパッド１０５がフラッシュ制御バス１０６に接続し、
オフの時にはアドレスバス１０７やデータバス１０８に
接続するようになっている。

【００１１】もし前記の方法によりフラッシュメモリの
検査を行なうとすると、ステートマシーンと呼ばれる制
御回路がディセーブルとなり、書き込み・消去電圧発生
回路を駆動する為に、前記に述べたように書き込み及び
消去等の動作において複雑な制御を要するため高級な検
査装置が必要になる。なお、この方法はメモリ領域の検
査に限定されており、メモリの動作に必要な周辺回路の
検査には言及されていない。すなわち、書き込み・消去
電圧発生回路等の検査には言及されていない。

【００１２】また、チップ外部に設けた検査装置にテス
トプログラムを格納しテストを行なう場合には、一般的
に検査装置を極力安価にする必要から、その動作速度は
被測定デバイス（フラッシュメモリ）自体の速度より遅
い（例えば検査装置が原振５ＭＨｚの時、サイクルタイ
ムは２μｓｅｃ程度）。

【００１３】別の従来例として、図１１に示すような被
測定デバイス単体で検査を行なう方法がある（以下、こ
れを簡単に「セルフテスト」と呼ぶ）。この方法は、デ
バイス（フラッシュメモリ）１１１内に主記憶（例えば
フラッシュメモリセルアレイ）１１２以外の記憶容量
（ＲＡＭまたはＲＯＭ）１１３を用意し、その中にテス
トプログラムをあらかじめ格納しておくものである。検
査開始は検査開始信号であるＴＥＳＴをオンにする。そ
うすると被測定デバイスはセルフテストモードとなり、
デバイス内部の制御回路（ステートマシーン）１１４
は、ＲＡＭまたはＲＯＭの内容に基づき、フラッシュ制
御バス１１５を駆動し検査が行なわれる。検査結果はＩ
／Ｏポートに出力される。セルフテストの実行速度は基
本的に被測定デバイス内の制御回路の動作速度と等しい
ため、検査装置にて検査するよりも高速（例えば原振２
０ＭＨｚのとき内部サイクルタイム５００ｎｓｅｃ程
度）に行なうことが可能である。しかしながら、セルフ
テストにて検査する場合には、別途テストプログラムを
格納する領域を用意する必要があり結果としてレイアウ
ト面積は大きくなる。

【００１４】また、セルフテストでは、書き込み、消去
および読み出し時間の測定や、動作時および待機時の消
費電流の測定を行なうことは不可能である。つまり、セ
ルフテストは、実施できる検査内容が、前記テストプロ
グラムを格納できる領域の大小に関わらず制限される。

【００１５】

【発明が解決しようとする課題】本発明は、不揮発性半
導体記憶装置のレイアウト面積を大きくすることなく、
また高価な半導体検査装置を必要とすることなく、検査
時間の短縮を計ることを可能とする手法を提供しようと
するものである。

【００１６】

【課題を解決するための手段】本発明の不揮発性半導体
記憶装置の検査方法は、不揮発性の記憶領域及びその周
辺回路と、該周辺回路を介して上記記憶領域の書き込み
・消去を制御する制御回路と、上記制御回路と上記周辺
回路とを接続する制御バスとを有する不揮発性半導体記
憶装置の検査方法に於いて、上記制御回路を非活性と
し、上記制御バスに、テストプログラムを格納するメモ
リを内蔵する又は該メモリが外付けされる検査用マイク
ロコンピュータを接続して、上記周辺回路及び記憶領域
の検査を行うことを特徴とするものである。

【００１７】また、本発明の不揮発性半導体記憶装置の
検査方法は、不揮発性の記憶領域及びその周辺回路と、
該周辺回路を介して上記記憶領域の書き込み・消去を制
御する制御回路と、上記制御回路と上記周辺回路とを接
続する制御バスとを、１チップ上に有する不揮発性半導
体記憶装置の検査方法に於いて、チップ外部よりの制御
信号により上記制御回路を非活性とする手段及び、上記
制御バスをチップ外部に取り出すための外部端子を半導
体記憶装置に設け、上記制御信号により、上記制御回路
を非活性とし、上記外部端子に、テストプログラムを格
納するメモリを内蔵する又は該メモリが外付けされる検
査用マイクロコンピュータを接続して、上記周辺回路及
び記憶領域の検査を行うことを特徴とするものである。

【００１８】更に、上記制御信号が、上記テストプログ
ラムの実行に基づいて上記検査用マイクロコンピュータ
より出力されることを特徴とするものである。

【００１９】また、本発明の不揮発性半導体記憶装置の
検査方法は、不揮発性の記憶領域及びその周辺回路と、
該周辺回路を介して上記記憶領域の書き込み・消去を制
御する制御回路と、上記制御回路と上記周辺回路とを接
続する制御バスとを有する不揮発性半導体記憶装置の検
査方法に於いて、上記制御回路を非活性とし、上記制御
バスに、検査装置又は、テストプログラムを格納するメ
モリを内蔵する若しくは該メモリが外付けされる検査用
マイクロコンピュータを選択的に接続して、上記周辺回
路及び記憶領域の検査を行うことを特徴とするものであ
る。

【００２０】更に、上記検査装置及び検査用マイクロコ
ンピュータと、上記制御バスとの間に、切り換え回路を
有し、上記検査装置または検査用マイクロコンピュータ
より出力される切り換え制御信号により、上記検査装置
又は検査用マイクロコンピュータが選択的に上記制御バ
スと接続されることを特徴とするものである。

【００２１】すなわち、本発明に係る検査手法は、あら
かじめチップ外部に検査用マイコン（マイクロコンピュ
ータ）、又は検査用マイコン＋ＲＡＭ、若しくは検査用
マイコン＋ＲＯＭを設け、被測定デバイスである不揮発
性半導体記憶装置の制御バスを外部端子に接続し、検査
用マイコンが内部のＲＡＭ／ＲＯＭ、又は外部ＲＡＭ／
ＲＯＭ内にあらかじめ格納してあるテストプログラムに
基づき、前記不揮発性の記憶領域の動作に必要な周辺回
路を高速に制御することにより、周辺回路の検査を行な
い、また間接的に記憶領域の検査を行なうことを特徴と
する。

【００２２】また、上記本発明に係る検査手法と検査装
置による検査手法の双方を実現できる手段を用意し、検
査内容により検査手法を選択することにより検査時間の
最適化を計ることを特徴とする。

【００２３】本発明の検査手法によれば、被測定デバイ
スの制御をあらかじめ別途用意した外部マイコンにて行
なうので、一般的な検査装置に比べ高速に制御すること
ができ検査時間の短縮を計ることができる。

【００２４】また、検査に用いるマイコンならびにＲＡ
ＭもしくはＲＯＭの費用は、検査装置の処理速度を上げ
ることに比べると非常に安価にすることが可能である。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００２６】図１は、被測定デバイスであるフラッシュ
メモリＩＣ１１の検査を外部マイコン１６にて行なう場
合である。

【００２７】図中の周辺回路１３とは、図９に示す書き
込み・消去電圧発生回路、行および列デコーダ、センス
アンプ、アドレスレジスタ、入出力バッファの全体を意
味する。１２はフラッシュメモリセルアレイである。

【００２８】検査用マイコン１６の内部記憶領域（ＲＡ
ＭもしくはＲＯＭ）１７にはあらかじめテストプログラ
ムを格納しておく。検査は以下のようにして行なう。検
査用マイコン１６が内部のＲＡＭもしくはＲＯＭに記憶
されているテストプログラムに基づき検査を開始する
と、まず出力信号であるＤＳをオンにしてフラッシュメ
モリ内部のステートマシーン（制御回路）１４をディセ
ーブル（非活性）にする。このときステートマシーン１
４とフラッシュ制御バス１５は完全に切り離される。次
に、ステートマシーン１４とフラッシュ制御バス１５が
完全に切り離されるのを確認した後、検査用マイコン１
６はフラッシュ制御バス１５を介してフラッシュメモリ
の動作に必要な周辺回路１３を制御し検査を実行する。
本発明による検査時間は検査用マイコン１６の処理速度
による為、被測定デバイスの動作速度と等しい、セルフ
テスト並の速さが期待できる。

【００２９】なお、フラッシュ制御バスを外部に引き出
すための具体的構成としては、例えば、前記図１０に示
す構成を採用することができる。

【００３０】周辺回路の具体的な検査内容としてはアド
レスレジスタの書き込みチェック、書き込み・消去電圧
発生回路が所望の電圧を出力しているかどうかのチェッ
ク、ならびに行および列デコーダ、センスアンプ、入出
力バッファの動作チェック等がある。さらに周辺回路の
検査をすることにより、フラッシュアレイ領域に対して
間接的に検査を行なうことが可能である。例としては、
全メモリセルに対し書き込みおよび消去が正常に行なえ
るかどうかの検査、また前記メモリセルが書き換え補償
回数を補償期間中に満足しうるかどうか等の信頼性に関
する検査が挙げられる。

【００３１】検査結果を知る方法としては、テストプロ
グラムが最後までフェイルなしに実行された時はパスフ
ラグを、途中で失敗した時はフェイルフラグを、マイコ
ンのＩ／Ｏポートに出力してやれば良い。

【００３２】また、図２は、図１の構成図にさらにテス
トプログラム格納用として別途外部ＲＡＭを追加した場
合を示す。

【００３３】すなわち、図１の構成に於いては、テスト
プログラムを格納するＲＡＭもしくはＲＯＭがマイコン
１６に内蔵されるのに対して、図２の構成に於いては、
テストプログラムを格納するＲＡＭ２１がマイコン１６
に外付けされているものである。その他の構成は図１と
同一である。動作原理は上記と同様である。

【００３４】さらに、図３は、図２の外部ＲＡＭがＲＯ
Ｍに置き換わった場合であり、動作原理は上記と同様で
ある。

【００３５】すなわち、図２の構成に於けるテストプロ
グラム格納用ＲＡＭ２１に代えて、テストプログラム格
納用ＲＯＭ３１がマイコン１６に外付けされているもの
である。

【００３６】図４は、図１に示した本発明である検査用
マイコンにて検査する手法と、従来の検査装置にて検査
する手法の双方を実現し、検査内容により検査手法を選
択することにより検査時間の最適化を計ることを可能と
する実施形態の構成図である。

【００３７】検査装置４６及び検査用マイコン４７の内
部には、それぞれの装置にて行なう検査のテストプログ
ラムを格納しておく。マイコン側のテストプログラムは
内蔵のＲＡＭもしくはＲＯＭ４８に格納されている。被
測定デバイスであるフラッシュメモリＩＣ４１の構成
は、図１等と同様であり、フラッシュメモリセルアレイ
４２、周辺回路４３、ステートマシーン（制御回路）４
４及び制御バス４５を有する。

【００３８】この場合の動作を以下に示す。検査装置４
６が内部のＲＡＭもしくはＲＯＭに記憶されているテス
トプログラムに基づき検査を開始すると、まず出力信号
であるＤＳをオンにしてフラッシュメモリ内部のステー
トマシーン４４をディセーブル（非活性）にする。この
ときステートマシーン４４とフラッシュ制御バス４５が
完全に切り離されるのを確認する。その上で検査装置４
６は、次に行なわれる検査が検査装置により行なわれる
項目か、検査用マイコンにて行なわれる項目かを判断す
る。検査装置が検査を行なう場合にはＥＮ信号はオフと
なる。この信号は検査用マイコン４７とフラッシュ制御
バスの切り換え回路４９に入力され、ＥＮ信号がオフの
時、検査用マイコン４７はディセーブルとなり、フラッ
シュ制御バス切り換え回路４９は検査装置側と接続す
る。その後、フラッシュ制御バスを介してフラッシュメ
モリを制御し検査を行なう。また、検査用マイコン４７
が検査を行なう場合にはＥＮ信号はオンとなり、検査用
マイコン４７がイネーブルになり検査を開始する。ま
た、ＥＮ信号がオンとなることにより、フラッシュ制御
バス切り換え回路４９は検査用マイコン側と接続する。
検査用マイコン４７による検査結果は専用または他の入
出力バスと兼用のＩ／Ｏポートから出力され、検査装置
４６が判定する。検査結果を検査装置４６が受け取ると
検査装置４６は次のテストプログラムを実行する。

【００３９】検査装置と検査用マイコンのどちらかによ
って検査を行なうかは、基本的にその検査時間の短い方
で行なえば良いが、一例として、現時点において検査装
置にて実施した方が好ましい検査内容としては、書き込
み、消去および読み出し等の時間を測定する検査、動作
時および待機時の消費電流やピンリーク等の電流値を測
定する検査などが挙げられる。これは、一般的にマイコ
ンはアナログ値の判定は不得意なためである。

【００４０】また、検査用マイコンにて実施した方が好
ましい検査内容としては、前記周辺回路に関する検査が
挙げられる。これは、前記に述べたように検査装置で行
なうよりも高速に検査が行なえるためである。なお、こ
こでは検査装置４６が検査用マイコン４７を制御してフ
ラッシュメモリ４１の一連の検査を行なう方法について
述べたが、これが逆の場合についても検査が行なえるの
は明白である。

【００４１】すなわち、検査用マイコンが検査装置を制
御して検査を行う構成とすることも可能であることは明
白である。この場合、上記ＤＳ信号及びＥＮ信号はマイ
コン側より出力され、また、検査装置による検査結果は
マイコン側に入力される。

【００４２】また、図５は、図４の構成図にさらにテス
トプログラム格納用として別途外部ＲＡＭを追加した場
合を示す。

【００４３】すなわち、図４の構成に於いては、テスト
プログラムを格納するＲＡＭもしくはＲＯＭがマイコン
４７に内蔵されているのに対して、図５の構成に於いて
は、テストプログラムを格納するＲＡＭ５１がマイコン
４７に外付けされているものである。その他の構成は図
４と同一である。動作原理は上記と同様である。

【００４４】さらに、図６は、図５の外部ＲＡＭがＲＯ
Ｍに置き換わった場合であり、動作原理は上記と同様で
ある。

【００４５】すなわち、図５の構成に於けるテストプロ
グラム格納用ＲＡＭ５１に代えて、テストプログラム格
納用ＲＯＭ６１がマイコン４７に外付けされているもの
である。

【００４６】なお、以上に於いては、一例としてフラッ
シュメモリの場合について説明したが、制御回路がオン
チップにあるなしにかかわらず制御回路により制御され
る不揮発性メモリにおいて本発明が応用できることは明
白である。

【００４７】

【発明の効果】以上詳細に説明したように、本発明によ
れば、極めて有用な不揮発性半導体記憶装置の検査方法
を提供することができるものである。

【図面の簡単な説明】

【図１】本発明の第一の実施形態の構成図である。

【図２】本発明の第二の実施形態の構成図である。

【図３】本発明の第三の実施形態の構成図である。

【図４】本発明の第四の実施形態の構成図である。

【図５】本発明の第五の実施形態の構成図である。

【図６】本発明の第六の実施形態の構成図である。

【図７】フラッシュメモリセルの構成図である。

【図８】フラッシュメモリセルのブロック構成を示す図
である。

【図９】フラッシュメモリの構成図である。

【図１０】フラッシュ制御バスを外部に取り出す方法の
一例を示す構成図である。

【図１１】従来の不揮発性メモリの検査方法の一例を示
す構成図である。

【符号の説明】

１１ フラッシュメモリＩＣ １２ フラッシュメモリセルアレイ １３ 周辺回路 １４ ステートマシーン １５ 制御バス １６ 検査用マイコン １７ 内蔵ＲＡＭ（ＲＯＭ） ２１ 外付けＲＡＭ ３１ 外付けＲＯＭ ４１ フラッシュメモリＩＣ ４２ フラッシュメモリセルアレイ ４３ 周辺回路 ４４ ステートマシーン ４５ 制御バス ４６ 検査装置 ４７ 検査用マイコン ４８ 内蔵ＲＡＭ（ＲＯＭ） ４９ 切り換え回路 ５１ 外付けＲＡＭ ６１ 外付けＲＯＭ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 不揮発性の記憶領域及びその周辺回路
   と、該周辺回路を介して上記記憶領域の書き込み・消去
   を制御する制御回路と、上記制御回路と上記周辺回路と
   を接続する制御バスとを有する不揮発性半導体記憶装置
   の検査方法に於いて、 上記制御回路を非活性とし、上記制御バスに、テストプ
   ログラムを格納するメモリを内蔵する又は該メモリが外
   付けされる検査用マイクロコンピュータを接続して、上
   記周辺回路及び記憶領域の検査を行うことを特徴とす
   る、不揮発性半導体記憶装置の検査方法。
2. 【請求項２】 不揮発性の記憶領域及びその周辺回路
   と、該周辺回路を介して上記記憶領域の書き込み・消去
   を制御する制御回路と、上記制御回路と上記周辺回路と
   を接続する制御バスとを、１チップ上に有する不揮発性
   半導体記憶装置の検査方法に於いて、 チップ外部よりの制御信号により上記制御回路を非活性
   とする手段及び、上記制御バスをチップ外部に取り出す
   ための外部端子を半導体記憶装置に設け、 上記制御信号により、上記制御回路を非活性とし、上記
   外部端子に、テストプログラムを格納するメモリを内蔵
   する又は該メモリが外付けされる検査用マイクロコンピ
   ュータを接続して、上記周辺回路及び記憶領域の検査を
   行うことを特徴とする、不揮発性半導体記憶装置の検査
   方法。
3. 【請求項３】 上記制御信号が、上記テストプログラム
   の実行に基づいて上記検査用マイクロコンピュータより
   出力されることを特徴とする、請求項２に記載の、不揮
   発性半導体記憶装置の検査方法。