KR100672996B1 - 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치 - Google Patents

Abstract

본 발명에 따른 메모리 장치는 데이터를 저장하는 플래시 메모리와 상기 플래시 메모리의 상태 정보에 대한 메타 데이터를 저장하는 하나 이상의 FRAM을 가지며, 전원 공급이 차단된 후 다시 전원이 공급될 때 상기 FRAM에 있는 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 플래시 메모리 컨트롤러를 포함하는 것을 특징으로 한다.

Description

메타 데이터가 저장되는 에프램을 포함하는 메모리 장치{MEMORY APPARATUS WITH META DATA STORED FRAM}

도 1은 본 발명의 바람직한 실시예에 따른 메모리 장치의 구성을 보여주는 블록도.

도 2는 FRAM에 저장되는 메타 데이터의 자료구조를 보여주는 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

200 : 호스트 100 : 메모리 장치

110 : 플래시 메모리 컨트롤러 120 : 플래시 메모리

111 : CPU 코어 112 : FRAM

113 : SRAM 130 : 플래시 인터페이스

140 : 호스트 인터페이스

본 발명은 반도체 메모리 장치에 관한 것으로, 구체적으로는 메타 데이터를 저장하는 FRAM을 포함하는 메모리 장치에 관한 것이다.

일반적인 메모리 반도체로는 DRAM, SRAM, NAND FLASH, NOR FLASH, MASK ROM, MRAM, PRAM, FRAM이 있다.

먼저 메모리의 종류는 전원을 끄면 데이터가 그대로 남아 있는지의 여부로 구분을 해서 휘발성(Volatile) 메모리인 DRAM, SRAM이 있고, 반대로 전원을 꺼도 데이터가 계속 저장되는 비휘발성(Non Volatile) 메모리인 FLASH, MASK ROM, MRAM, PRAM, FRAM이 있다.

DRAM은 PC의 주기억장치와 그래픽 카드의 메모리로 주로 사용이 되고 있는데, 일정한 주기로 리프레쉬(Refresh)라는 동작을 수행하여 데이터를 보존해 주어야 하기 때문에 소모 전력이 큰 단점이 있지만 FLASH에 비해서 동작속도가 빠르고 SRAM에 비해서 집적도가 크기 때문에 현재 메모리들 중에서 시장이 가장 크고 널리 쓰이고 있다.

SRAM은 가장 먼저 개발이 된 메모리로서 속도와 소모 전력에 따라서 저전력 SRAM(Low Power SRAM)과 고속도 SRAM(High Speed SRAM)으로 구분이 된다. 저전력 SRAM(Low Power SRAM)은 동적 속도는 좀 느리지만 기기가 동작을 하지 않는 대기모드(Standby Mode)에서 소모 전류를 극소화해서 주로 모바일 기기의 주기억장치로 쓰이고 있다. 고속도 SRAM(High Speed SRAM)이 쓰이는 곳은 빠른 연산속도를 필요로 하는 중대형 이상의 컴퓨터들(예를 들면 슈퍼 컴퓨터)의 주기억 장치로 사용이 된다.

플래시 메모리(비휘발성 메모리(Non Volatile Memory)라고도 함.)는 NOR 플래시와 NAND 플래시가 있는데, 이들은 메모리를 만드는 기본 원리는 동일하지만 셀(Cell)을 어떻게 구성했느냐에 따라 구분이 된다. NAND 플래시는 코드 저장형, NOR 플래시는 데이터 저장형이라고도 부른다. 메모리의 속도에 있어서는 SRAM과 DRAM에 비해서 제법 떨어지는 편이어서 기기의 주기억 장치로는 쓰이지 않고 그야말로 순수한 데이터 저장의 목적으로 쓰이고 있다.

MASK ROM은 우리가 쉽게 볼 수 있으면서도 잘 느끼지 못하는 곳에 쓰이고 있는데, 컴퓨터의 BIOS에서 MASK ROM을 쓰고 있으며 신용카드나 교통카드에도 들어간다. ROM(Read Only Memory)이라고 하는 이름에서도 알 수 있듯이 한 번 쓰고 나면 데이터를 수정할 수 없는 메모리이다.

MRAM은 자성의 성질 중에서 스핀이 업(Up)과 다운(Down)으로 나뉘어지는 것을 이용한다.

PRAM은 물체의 상(Phase)이 결정일 때와 비결정일 때 전기 전도도와 같은 성질이 차이가 나는 것을 이용한다.

FRAM은 DRAM과 구현원리가 동일하지만 리프레쉬(Refresh)가 필요없는 장점이 있다. FRAM은 SRAM과 비슷한 읽기 및 쓰기 속도를 가지면서 플래시 메모리와 같이 비휘발성의 특징도 함께 가지는 차세대 메모리이다.

플래시 메모리는 하드디스크와 같이 비휘발성을 가지면서도 빠른 접근 속도를 가지고, 전력을 적게 소비하기 때문에 내장형 시스템(Embedded System)이나 이동식 시스템(Mobile System) 등의 응용에서 많이 사용되고 있다.

플래시 메모리는 하드웨어 특성상 전원 공급이 중단된 이후에도 영구적으로 데이터를 저장하는 비휘발성을 가진다. 또한 하드디스크와 달리 이미 데이터가 있는 섹터에 중첩해서 쓰기(Overwrite)를 할 수 없는 특성을 가진다. 이 특성으로 인 하여, 데이터를 쓰기 전에 해당 섹터가 포함된 전체 블록을 지워야 하는(Erase Before Write) 연산을 필요로 한다. 이러한 플래시 메모리의 쓰기 전 지우기(Erase Before Write) 연산을 위해서 논리 블록(Logical Block)과 물리 블록(Physical Block) 개념이 도입되었다. 논리 블록과 물리 블록 매핑 방법 및 매핑 테이블을 유지 및 관리하는 것은 플래시 메모리의 성능 뿐 아니라 전원 공급이 끊어졌다가 다시 공급되었을 때, 이전 연산에 대한 데이터의 무결성을 보장하는 차원에서도 중요하다.

플래시 메모리는 주로 대용량 저장소로 사용되기 때문에 전원이 끊어졌다가 다시 공급되었을 때, 전원이 끊어지기 전에 수행된 연산에 대한 데이터를 온전하게 복구하는 작업이 중요하다. 이를 위해서는 연산이 수행 될 때 해당 데이터의 논리 주소와 물리 주소, 연산의 종류, 에러 정정 코드(ECC : Error Correction Code), 블록의 마모도 및 데이터의 무결성을 보장하는 유효 마크와 같은 그 연산에 대한 정보를 유지하고 있어야만 한다. 이러한 상태 정보를 메타 데이터라고 하며 상기에서 기술한 매핑 테이블도 메타 데이터에 속한다. 메타 데이터는 현재 플래시 메모리의 연산 상태를 말해주는 지표라고 할 수 있으므로, 그 접근 빈도가 매우 높다. 따라서 메타 데이터를 어떻게 관리하느냐에 따라 플래시 메모리의 성능이 큰 영향을 받을 수 있다.

메타 데이터의 관리 방법은 플래시 메모리가 응용된 시스템에 따라 달라질 수 있는데, 전원이 꺼진 후에도 메타 데이터를 유지해야 하므로 플래시 메모리의 일부 영역을 할당하여 연산을 수행할 때마다 기록해 놓는 방법이 일반적이다. 갑자 기 전원이 끊어지는 상황을 대비하여 메타 데이터는 최소한의 데이터 무결성을 보장하기 위해서 매 쓰기 연산마다 기록되어야만 한다. 그리고 연산 명령을 수행 시 플래시 메모리의 해당 위치에 데이터가 이미 있거나 비어있는 블록이 없어 강제로 지우기를 해야 하는 상황이 발생하면, 메타 데이터를 업데이트하여 기록하는 횟수는 늘어나게 된다. 플래시 메모리에 쓰기 연산을 자주 수행하는 것은 플래시 메모리의 전체적인 성능을 저하시키는 요인이 된다.

따라서 본 발명이 이루고자 하는 기술적 과제는 상술한 제반 문제점을 해결하기 위해 제안된 것으로, FRAM을 메타 데이터의 저장 장소로 이용함으로써 빈번하게 접근해야하는 메타 데이터의 처리 속도를 줄여 플래시 메모리의 성능을 향상시키게 된다.

본 발명에 따른 메모리 장치는 데이터를 저장하는 플래시 메모리와 상기 플래시 메모리를 제어하는 플래시 메모리 컨트롤러를 포함하고, 상기 플래시 메모리 컨트롤러는, 상기 플래시 메모리의 상태 정보에 대한 메타 데이터를 저장하는 하나 이상의 FRAM과 전원 공급이 차단된 후 다시 전원이 공급될 때 상기 FRAM에 있는 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 CPU 코어를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 플래시 메모리 컨트롤러는 데이터를 저장하기 위한 휘발성 메모리인 SRAM을 더 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 메타 데이터는 상기 플래시 메모리에 저장된 데이 터의 블록 매핑 테이블, 페이지 매핑 테이블, 섹터 매핑 테이블과 상기 플래시 메모리에 저장된 데이터의 블록 혹은 페이지, 섹터의 상태 정보와 상기 플래시 메모리에 저장된 데이터의 에러 정정 코드(ECC)와 상기 플래시 메모리의 마모도 분산을 위한 지우기 횟수(Erase Count) 정보와 그리고 상기 플래시 메모리에 저장된 데이터의 무결성을 보장하는 유효 마크를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 메타 데이터는 상기 FRAM과 상기 플래시 메모리에 분산하여 저장되는 것을 특징으로 한다.

이 실시예에 있어서, 전원 공급이 차단된 후 다시 전원이 공급될 때, 상기 FRAM과 상기 플래시 메모리에 분산하여 저장된 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 메타 데이터는 상기 FRAM과 상기 SRAM에 분산하여 저장되는 것을 특징으로 한다.

이 실시예에 있어서, 전원 공급이 차단된 후 다시 전원이 공급될 때, 상기 FRAM과 상기 SRAM에 분산하여 저장된 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 메타 데이터는 상기 FRAM, 상기 SRAM, 그리고 상기 플래시 메모리에 분산하여 저장되는 것을 특징으로 한다.

이 실시예에 있어서, 전원 공급이 차단된 후 다시 전원이 공급될 때, 상기 FRAM과 상기 SRAM, 그리고 상기 플래시 메모리에 분산하여 저장된 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 것을 특징으로 한다.

이 실시예에 있어서, 정상적으로 전원 공급이 중단된 경우에는, 다음 전원 공급 시 빠른 파워 오프 복구를 위해 상기 FRAM에 정상 전원 공급 중단에 대한 메타 데이터를 저장하는 것을 특징으로 한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도 1을 참조하여 상세히 설명하도록 한다.

도 1은 본 발명의 바람직한 실시예에 따른 메모리 장치의 구성을 보여주는 블록도이다.

도 1의 메모리 장치(100)는 외부의 호스트(200)와 호스트 인터페이스(140)로 연결된다. 메모리 장치(100)는 데이터가 저장되는 플래시 메모리(120)와 플래시 메모리의 동작을 제어하는 플래시 메모리 컨트롤러(110)로 구성된다. 플래시 메모리(120)와 플래시 메모리 컨트롤러(110)는 플래시 인터페이스(130)를 통하여 연결된다. 플래시 메모리 컨트롤러(110)는 CPU 코어(111)와 주기억 장치의 역할을 하는 SRAM(113), 메타 데이터가 저장되는 FRAM(112)으로 구성된다.

FRAM(112)은 기존에 전원 공급에 대비하여 플래시 메모리(120)에 저장되던 메타 데이터가 저장되는 장소가 된다. 따라서 FRAM(112)에 전원 공급 중단에 대비한 메타 데이터를 저장함으로써 전원이 다시 공급되었을 때, 접근 속도가 빠른 FRAM(112)의 메타 데이터를 읽어 전원 공급 중단 전의 플래시 메모리(120) 데이터를 빠르게 복구할 수 있게 된다.

메모리 장치(100)에 전원이 공급되면 FRAM(112)에 저장된 메타 데이터를 이 용하여 전원이 공급되기 전의 플래시 메모리(120)의 상태로 데이터를 복구하는 과정은 다음과 같다. 메모리 장치(100)로 전원이 공급되면, 사용되고 있는 플래시 메모리(120)의 종류와 용량을 파악해야 한다. 플래시 메모리(120)의 종류와 용량을 파악함으로서 펌웨어에게 사용 가능한 메타 데이터 영역과 유저 데이터 영역을 알려 줄 수 있다. 다음으로 복구하려는 데이터의 무결성 여부를 파악하는 작업이 필요하다. 메모리 장치(100)는 내장형 시스템(Embedded System)이나 이동식 시스템(Mobile System)에 많이 사용되므로 갑작스러운 전원 공급 중단 상황이 많아 이런 경우의 데이터 복구에 대한 알고리즘이 필요하다. 마지막 연산이 정상적으로 종료되었고 메타 데이터의 무결성까지 보장된다면 모든 메타 데이터를 복구하면 되고, 마지막 연산에 대한 데이터의 무결성이 보장되지 않는다면 무결성이 보장되는 연산의 수준까지의 메타 데이터를 복구해야 한다. 데이터의 무결성을 여부를 파악하기 위해서 사용되는 방법의 한 예로 쓰기 연산이 정상적으로 종료된 후 플래시 메모리(120)에 데이터의 유효함을 나타내는 유효 마크를 써놓는 방법이 있다. 메모리 장치(100)에 전원이 다시 공급되었을 때, 유효 마크 정보가 온전하게 읽힌다면 일단 그 데이터에 대한 무결성을 보장할 수 있다. 그러나 유효 마크만으로 완전한 데이터의 무결성을 보장할 수는 없다. 지우기 연산 도중 전원이 중단된 경우 유효 마크는 남아있고 데이터 비트의 일부가 1로 바뀐 채 남아있을 수 있기 때문이다. 이러한 경우를 대비하여 유효 마크 이외에 데이터를 쓰면서 새로 쓰려는 데이터가 있는 소스블록 및 지우고 있는 블록의 차이 정보 등의 무결성 보장을 위한 메타 데이터를 유지해야 한다. 이러한 갑작스러운 전원 공급 중단에 대비한 데이터 무결성 보 장을 위한 알고리즘은 다양한 방법이 있을 수 있다. 무결성이 보장된 데이터를 복구한 단계까지 완료되면 메모리 장치(100)는 새로운 명령을 수행할 준비를 마치게 된다. 상기 과정에서 메타 데이터를 읽고 쓰는 작업이 필요한데, 이 작업을 FRAM(112)에서 수행함으로써 플래시 메모리(120)에서 수행하는 것보다 빠르게 전원 오프 복구(Power Off Recovery)를 진행할 수 있게 된다.

메타 데이터는 플래시 메모리(120)의 논리-물리 블록 매핑 알고리즘을 구현하는 펌웨어인 FTL(Flash Translation Layer)에서 작성하여 FRAM(112)에 기록하게 된다. FTL은 플래시 메모리(120)의 읽기/쓰기(Read/Write) 단위가 지우기(Erase) 단위와 다르기 때문에 발생하는 쓰기 전 지우기(Erase Before Write) 문제를 해결하기 위하여 논리 주소와 물리 주소의 매핑 알고리즘을 실행한다. 또한 FTL은 매핑 테이블 업데이트, 에러 정정 코드(ECC), 플래시 메모리의 마모도 분산을 위한 지우기 횟수(Erase Count), 데이터의 무결성을 보장하는 유효 마크 등과 같이 전원 공급이 차단된 후에도 유지되어야 하는 메타 정보들을 생성/기록/관리하는 역할을 한다. FRAM(112)에 저장되는 메타 데이터의 포맷은 매핑 알고리즘 및 갑작스런 파워 오프 복구(Sudden Power Off Recovery) 알고리즘에 따라 달라진다.

메타 데이터는 FRAM(112)과 SRAM(113), 그리고 플래시 메모리(120)에 분산되어 저장될 수도 있다.

도 2는 FRAM(112)에 저장되는 메타 데이터의 자료구조를 보여주는 것으로, 블록 매핑과 페이지 매핑을 혼용하는 알고리즘을 사용하는 FTL에서 사용하는 매핑 테이블의 일반적인 포맷을 보여준다.

블록 매핑과 페이지 매핑을 혼용하는 알고리즘은 일부 블록에 대해서는 물리 블록과 논리 블록이 자유롭게 매핑되고 블록 내부의 페이지 및 섹터주소는 동일한 위치에 데이터가 존재하도록 하고, 일부 블록은 블록 및 페이지는 자유롭게 매핑되고 섹터 위치는 지켜서 데이터를 쓰도록 하는 방법이다. 따라서 페이지 매핑을 하는 블록에 대해서는 페이지 주소 정보도 유지해야 한다.

도 2는 물리 블록과 논리 블록 매핑을 위해 물리 블록 주소(PBA : Physical Block Address) 및 해당 물리 블록의 지우기 횟수(Erase Count) 및 에러 정정 코드(ECC)와 같은 메타 데이터를 하나의 자료구조로 하여 플래시 메모리(120)의 용량에 따라 사용 가능한 물리 블록의 개수만큼의 배열을 만들고 있다. 하나의 물리 블록에 대하여 매핑되는 논리 블록의 정보가 존재하는 자료구조는 논리 블록 주소(LBA : Logical Block Address) 및 해당 블록에서 현재 사용 중인 섹터 개수 정보(Sector Count)를 함께 쓴다. 또한 페이지 매핑을 혼용하기 위해서 각 논리 블록 내부의 사용 중인 페이지 주소 정보(LPA : Logical Page Address)를 각 논리 블록 정보 배열에 매핑하고 있다.

이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상과 같은 본 발명에 의하면, FRAM을 메타 데이터의 저장 장소로 이용함으로써 빈번하게 접근해야하는 메타 데이터의 처리 속도를 줄여 플래시 메모리의 성능을 향상시키게 된다. 그 결과 플래시 메모리 장치에 전원이 끊어진 이후에 다시 전원이 공급되어 이전 연산 수행 상태를 복구할 때에도 빠르게 복구 작업을 수행할 수 있게 된다.

Claims (10)

1. 데이터를 저장하는 플래시 메모리와;

   상기 플래시 메모리를 제어하는 플래시 메모리 컨트롤러를 포함하고,

   상기 플래시 메모리 컨트롤러는,

   상기 플래시 메모리의 상태 정보에 대한 메타 데이터를 저장하는 하나 이상의 FRAM과;

   전원 공급이 차단된 후 다시 전원이 공급될 때 상기 FRAM에 있는 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 CPU 코어를 포함하는 메모리 장치.
2. 제 1 항에 있어서,

   상기 플래시 메모리 컨트롤러는 데이터를 저장하기 위한 휘발성 메모리인 SRAM을 더 포함하는 것을 특징으로 하는 메모리 장치.
3. 제 1 항에 있어서,

   상기 메타 데이터는,

   상기 플래시 메모리에 저장된 데이터의 블록 매핑 테이블, 페이지 매핑 테이블, 섹터 매핑 테이블과;

   상기 플래시 메모리에 저장된 데이터의 블록 혹은 페이지, 섹터의 상태 정보와;

   상기 플래시 메모리에 저장된 데이터의 에러 정정 코드(ECC)와;

   상기 플래시 메모리의 마모도 분산을 위한 지우기 횟수(Erase Count) 정보 와; 그리고

   상기 플래시 메모리에 저장된 데이터의 무결성을 보장하는 유효 마크를 포함하는 것을 특징으로 하는 메모리 장치.
4. 제 3 항에 있어서,

   상기 메타 데이터는 상기 FRAM과 상기 플래시 메모리에 분산하여 저장되는 것을 특징으로 하는 메모리 장치.
5. 제 4 항에 있어서,

   전원 공급이 차단된 후 다시 전원이 공급될 때, 상기 FRAM과 상기 플래시 메모리에 분산하여 저장된 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 것을 특징으로 하는 메모리 장치.
6. 제 2 항 또는 제 3 항에 있어서,

   상기 메타 데이터는 상기 FRAM과 상기 SRAM에 분산하여 저장되는 것을 특징으로 하는 메모리 장치.
7. 제 6 항에 있어서,

   전원 공급이 차단된 후 다시 전원이 공급될 때, 상기 FRAM과 상기 SRAM에 분산하여 저장된 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 것 을 특징으로 하는 메모리 장치.
8. 제 2 항 또는 제 3 항에 있어서,

   상기 메타 데이터는 상기 FRAM, 상기 SRAM, 그리고 상기 플래시 메모리에 분산하여 저장되는 것을 특징으로 하는 메모리 장치.
9. 제 8 항에 있어서,

   전원 공급이 차단된 후 다시 전원이 공급될 때, 상기 FRAM과 상기 SRAM, 그리고 상기 플래시 메모리에 분산하여 저장된 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 것을 특징으로 하는 메모리 장치.
10. 제 1 항에 있어서,

    정상적으로 전원 공급이 중단된 경우에는, 다음 전원 공급 시 빠른 파워 오프 복구를 위해 상기 FRAM에 정상 전원 공급 중단에 대한 메타 데이터를 저장하는 메모리 장치.

Images