JP6004923B2 - 情報処理装置及びその制御方法とプログラム - Google Patents
情報処理装置及びその制御方法とプログラム Download PDFInfo
- Publication number
- JP6004923B2 JP6004923B2 JP2012261630A JP2012261630A JP6004923B2 JP 6004923 B2 JP6004923 B2 JP 6004923B2 JP 2012261630 A JP2012261630 A JP 2012261630A JP 2012261630 A JP2012261630 A JP 2012261630A JP 6004923 B2 JP6004923 B2 JP 6004923B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy data
- data
- logical
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Storing Facsimile Image Data (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
書き換え頻度の平準化をダイナミック・ウェアレベリングで行うフラッシュメモリを備えたストレージ装置に読み書きを行う情報処理装置であって、
前記ストレージ装置の特定の論理アドレス領域に対するアクセスの頻度が所定量以上かどうかを判定する判定手段と、
前記判定手段がアクセスの頻度が所定量以上と判断した場合、前記ストレージ装置の論理的空き領域を確認する確認手段と、
前記確認手段が確認した前記論理的空き領域にダミーデータを書き込み、前記ダミーデータを書き込んだ領域の論理的消去を行う未使用ブロック生成手段と、を有することを特徴とする。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (9)
- 書き換え頻度の平準化をダイナミック・ウェアレベリングで行うフラッシュメモリを備えたストレージ装置に読み書きを行う情報処理装置であって、
前記ストレージ装置の特定の論理アドレス領域に対するアクセスの頻度が所定量以上かどうかを判定する判定手段と、
前記判定手段がアクセスの頻度が所定量以上と判断した場合、前記ストレージ装置の論理的空き領域を確認する確認手段と、
前記確認手段が確認した前記論理的空き領域にダミーデータを書き込み、前記ダミーデータを書き込んだ領域の論理的消去を行う未使用ブロック生成手段と、
を有することを特徴とする情報処理装置。 - 前記未使用ブロック生成手段は、前記アクセスの頻度、及びアクセスするデータのデータサイズに基づいて、前記論理的空き領域に書き込む前記ダミーデータのデータサイズと、その書き込む周期とを決定することを特徴とする請求項1に記載の情報処理装置。
- 前記ダミーデータを書き込む周期は、前記論理アドレス領域へのアクセスの周期に同期していることを特徴とする請求項2に記載の情報処理装置。
- 前記ダミーデータのデータサイズは、前記ストレージ装置に搭載されるフラッシュメモリのブロックサイズの整数倍であることを特徴とする請求項2又は3に記載の情報処理装置。
- 前記未使用ブロック生成手段は、前記情報処理装置がアイドル状態の場合に、連続して前記ダミーデータの書き込み、前記ダミーデータを書き込んだ領域の論理的消去を行うことを特徴とする請求項1に記載の情報処理装置。
- 前記確認手段は、前記ストレージ装置のS.M.A.R.T.情報に含まれる前記ストレージ装置に搭載されるフラッシュメモリの未使用ブロックの量を取得し、
前記未使用ブロック生成手段は、前記未使用ブロックの量と前記論理空き領域の総容量との差分に従って、前記ダミーデータの書き込み、前記ダミーデータの論理的消去を行うことを特徴とする請求項1に記載の情報処理装置。 - 前記ダミーデータは、全てのビットが1のデータであることを特徴とする請求項1乃至6のいずれか1項に記載の情報処理装置。
- 書き換え頻度の平準化をダイナミック・ウェアレベリングで行うフラッシュメモリを備えたストレージ装置に読み書きを行う情報処理装置を制御する制御方法であって、
特定手段が、前記ストレージ装置の特定の論理アドレス領域に対するアクセスの頻度が所定量以上かどうかを判定する判定工程と、
確認手段が、前記判定工程がアクセスの頻度が所定量以上と判断した場合、前記ストレージ装置の論理的空き領域を確認する確認工程と、
未使用ブロック生成手段が、前記確認工程で確認した前記論理的空き領域にダミーデータを書き込み、前記ダミーデータを書き込んだ領域の論理的消去を行う未使用ブロック生成工程と、
を有することを特徴とする情報処理装置の制御方法。 - コンピュータを、請求項1乃至7のいずれか1項に情報処理装置として機能させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012261630A JP6004923B2 (ja) | 2012-11-29 | 2012-11-29 | 情報処理装置及びその制御方法とプログラム |
US14/083,543 US9442843B2 (en) | 2012-11-29 | 2013-11-19 | Information processing apparatus, method of controlling the same, and storage medium |
CN201310614175.7A CN103853502B (zh) | 2012-11-29 | 2013-11-27 | 信息处理设备及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012261630A JP6004923B2 (ja) | 2012-11-29 | 2012-11-29 | 情報処理装置及びその制御方法とプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014106918A JP2014106918A (ja) | 2014-06-09 |
JP6004923B2 true JP6004923B2 (ja) | 2016-10-12 |
Family
ID=50774328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012261630A Expired - Fee Related JP6004923B2 (ja) | 2012-11-29 | 2012-11-29 | 情報処理装置及びその制御方法とプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9442843B2 (ja) |
JP (1) | JP6004923B2 (ja) |
CN (1) | CN103853502B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012128816A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | メモリシステム |
US10452596B2 (en) * | 2015-10-29 | 2019-10-22 | Micron Technology, Inc. | Memory cells configured in multiple configuration modes |
KR102621467B1 (ko) * | 2016-09-05 | 2024-01-05 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법 |
JP7205090B2 (ja) * | 2018-07-13 | 2023-01-17 | 富士通株式会社 | 制御装置、制御プログラム、及び制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05113858A (ja) * | 1991-10-22 | 1993-05-07 | Hokuriku Nippon Denki Software Kk | 不揮発性メモリを含むプリンタ装置 |
US7886108B2 (en) * | 2000-01-06 | 2011-02-08 | Super Talent Electronics, Inc. | Methods and systems of managing memory addresses in a large capacity multi-level cell (MLC) based flash memory device |
JP4199519B2 (ja) * | 2002-11-05 | 2008-12-17 | パナソニック株式会社 | メモリ管理装置及びメモリ管理方法 |
JP2004234473A (ja) | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
JP4710056B2 (ja) | 2007-10-04 | 2011-06-29 | Necインフロンティア株式会社 | 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム |
JP4164118B1 (ja) * | 2008-03-26 | 2008-10-08 | 眞澄 鈴木 | フラッシュメモリを用いた記憶装置 |
US8554987B2 (en) * | 2009-06-18 | 2013-10-08 | Panasonic Corporation | Nonvolatile memory system for improving stream data writing |
JP2012123499A (ja) * | 2010-12-07 | 2012-06-28 | Toshiba Corp | メモリシステム |
JP5405513B2 (ja) * | 2011-03-22 | 2014-02-05 | 株式会社東芝 | メモリシステム、不揮発性記憶装置、不揮発性記憶装置の制御方法、及びプログラム |
US8879319B1 (en) * | 2011-07-29 | 2014-11-04 | Ecole Polytechnique Federale De Lausanne (Epfl) | Re-writing scheme for solid-state storage devices |
-
2012
- 2012-11-29 JP JP2012261630A patent/JP6004923B2/ja not_active Expired - Fee Related
-
2013
- 2013-11-19 US US14/083,543 patent/US9442843B2/en not_active Expired - Fee Related
- 2013-11-27 CN CN201310614175.7A patent/CN103853502B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014106918A (ja) | 2014-06-09 |
US20140149645A1 (en) | 2014-05-29 |
CN103853502B (zh) | 2017-04-26 |
US9442843B2 (en) | 2016-09-13 |
CN103853502A (zh) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5917163B2 (ja) | 情報処理装置、その制御方法及びプログラム並びに記憶媒体 | |
JP5959958B2 (ja) | 記憶装置及び記憶装置におけるデータ消去方法 | |
JP2015064860A (ja) | 画像形成装置およびその制御方法、並びにプログラム | |
JP2011095916A (ja) | 電子機器 | |
KR20150044655A (ko) | 데이터 저장 장치 | |
JP6004923B2 (ja) | 情報処理装置及びその制御方法とプログラム | |
JP2014010498A5 (ja) | ||
JP6875808B2 (ja) | 情報処理装置 | |
JP2012240397A (ja) | 印刷装置及びその制御方法 | |
JP2014032582A (ja) | 画像処理装置、画像処理装置のストレージデバイス制御方法、及びプログラム | |
JP2017142776A (ja) | 寿命管理装置および寿命管理方法 | |
US9948809B2 (en) | Image forming apparatus, memory management method for image forming apparatus, and program, using discretely arranged blocks in prioritizing information | |
JP6271939B2 (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2008225576A (ja) | Nand型フラッシュメモリの制御装置 | |
JP7401193B2 (ja) | 情報処理装置及びその制御方法並びにプログラム | |
JP2019199059A (ja) | 画像形成装置、画像形成装置の制御方法及びプログラム | |
JP2010009553A (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP7401215B2 (ja) | 情報処理装置、その制御方法およびプログラム | |
JP2018156582A (ja) | 情報処理装置および画像形成装置等のストレージ制御方法 | |
JP2012191370A (ja) | 画像形成装置 | |
JP2018014005A (ja) | ストレージ制御装置 | |
JP2014138265A (ja) | 画像形成装置 | |
JP2016091059A (ja) | 情報処理装置 | |
JP2015204071A (ja) | 情報処理装置、情報処理方法およびプログラム | |
JP2018063499A (ja) | 情報処理装置及びその制御方法、並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6004923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |