CN103853502B - 信息处理设备及其控制方法 - Google Patents
信息处理设备及其控制方法 Download PDFInfo
- Publication number
- CN103853502B CN103853502B CN201310614175.7A CN201310614175A CN103853502B CN 103853502 B CN103853502 B CN 103853502B CN 201310614175 A CN201310614175 A CN 201310614175A CN 103853502 B CN103853502 B CN 103853502B
- Authority
- CN
- China
- Prior art keywords
- logic
- data
- clear area
- false data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Storing Facsimile Image Data (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明提供一种信息处理设备及其控制方法,该信息处理设备能够对能够进行动态耗损均衡的存储装置进行读/写。该信息处理设备确认所述存储装置的逻辑上空闲区域,并且进行对所述逻辑上空闲区域写入假数据、以及逻辑删除写入所述假数据的区域。
Description
技术领域
本发明涉及用于对存储设备进行读取和写入的信息处理设备及其控制方法。
背景技术
传统上,已经存在如下图像形成设备,其中,HDD(硬盘驱动器)安装在该图像形成设备中,并且将该图像形成设备执行的程序存储在该HDD中,从而实现了用于进行诸如将图像数据保存在该HDD中和编辑所保存的图像等处理的存储功能。
近年来,在容量增加和成本降低方面已经取得进展,并且随着移动PC等的普及而迅速推广的SSD(固态驱动器)已经能够进行比HDD更快的随机存取。此外,SSD的特征在于:具有低电力消耗和高抗冲击性,并且重量轻和省空间。特别地,因为在系统启动时,不需要诸如在HDD的情况下所需的旋转加快(spinup)操作的初始化操作,加上高速数据传送功能,所以在缩短系统启动时间方面备受期待。
然而,安装在SSD中作为存储装置的NAND快闪存储器具有可写次数上限(对于SLC,大约为100000次,对于MLC,大约为10000次)。此外,由于工艺细微化,存在将来快闪存储器的可重写次数从当前水平下降的趋势。通过耗损均衡(wear leveling)技术缓解了该问题,在该技术中,安装在SSD中的快闪存储器控制器进行写目的地平均化,使得写的频率不集中在特定区域,以提高存储装置的使用寿命。主要有两种耗损均衡:动态耗损均衡和静态耗损均衡。
图5是用于说明动态耗损均衡的图。
动态耗损均衡特征在于,在分配给写地址的物理存储器的范围内进行耗损均衡。具体来说,诸如操作系统(下文中称为OS)的不频繁更新的静态数据保存在只读区域中并且保持不变,只有动态数据(新数据)被分散化。这样,由于只在物理存储器上进行必要的重写,所以具有能够抑制重写次数的优点,但是另一方面,存在如下缺点:根据物理存储器的使用状况,可能使耗损均衡的有效范围变窄。
图6是用于说明静态耗损均衡的图。
在静态耗损均衡中,即使对于分配给不对其进行写入的地址的物理存储器,数据也被重定位,并且对所有区域进行耗损均衡。这里,针对各块记录重写次数,并且尽可能对重写次数少的块进行数据写入。此外,必要时将重写的块的数据(静态数据)重定位到其他块,以试图使写入次数均等。因此,与动态耗损均衡相比,静态耗损均衡具有耗损均衡的有效范围没有限制的优点。然而,静态耗损均衡具有频繁发生对物理存储器的不必要重写的缺点。一般来说,SSD采用这两种耗损均衡中的一种,或者使用这两种耗损均衡的组合(例如,参见日本特开2004-234473号公报和日本特开2009-093242号公报)。
此外,近年来,对保持存储在图像形成设备中安装的存储装置上的数据的安全性以及与隐私保护有关的需求要求很高,并且需要能够完全删除(硬删除(hard delete))存储在存储器中的假脱机数据和保存的数据。然而,不同于HDD,尽管SSD能够通过一次重写硬删除数据,但是由于耗损均衡,通过标准写处理不能直接重写要删除的数据,因此,为了硬删除数据,必须进行特殊的写处理。
在采用动态耗损均衡的SSD中,当所安装的快闪存储器中存在足够数量的未使用的块时,均衡非常好地发挥作用,但是当存在很少的未使用的块时,均衡停止有效地发挥作用。例如,当利用复制工具(例如复制机)进行从主盘到SSD的盘复制时,存在主盘的盘图像被复制到复制目的地SSD的整个区域的情况。在这种情况下,从文件系统的角度来看,向其进行复制的SSD进入如下状态:数据甚至被写入到被分配给逻辑上空闲区域的物理块。换句话说,从安装在SSD中的快闪存储器控制器的角度来看,由于所有块都处于使用状态,所以动态耗损均衡不再有效地发挥作用。
图7是示出4GB SSD的示例的图,其中,该SSD处于动态耗损均衡已经停止有效发挥作用的状态。在图7中,因为数据被写入到作为有效数据区的只读区域和逻辑上空闲区域,所以在很小的未使用区域和重写区域之间执行耗损均衡。
图8是示出在图7中所示的状态下的SSD的逻辑地址和物理块之间关系的图。
在SSD嵌入系统中并且在该状态下操作的情况下,当OS等在特定区域上进行集中的重写处理时,因为耗损均衡没有有效地发挥作用,所以存在分配给该特定区域的物理块的使用寿命被很快耗尽的问题。
为了解决这种问题,必须将分配给逻辑上空闲的区域的物理块从处于使用状态改变为处于未使用状态的未使用块。通过在将任意数据(假数据(dummy data))以块单位写入文件系统中的逻辑上空闲的区域之后,进行将释放的数据重写到该假数据已被写入的区域的处理,能够实现未使用块的生成。然而,因为对快闪存储器的写处理的处理速度慢,所以在要被重写的逻辑上空闲的区域大的情况下,存在由于该写处理而导致系统性能下降的问题。
发明内容
本发明的一方面旨在消除传统技术的上述问题。
本发明的特征在于提供一种通过分散由对所有逻辑上空闲区域的假数据的重写处理而引起的负荷来防止性能下降的技术。
根据本发明的一方面,提供一种信息处理设备,其能够对能够进行动态耗损均衡的存储装置进行读取和写入,所述信息处理设备包括:确认单元,其配置为确认所述存储装置的逻辑上空闲区域;以及生成单元,其配置为进行对由所述确认单元确认的所述逻辑上空闲区域写入假数据、以及逻辑删除写入所述假数据的区域。
根据本发明的另一方面,提供一种信息处理设备的控制方法,所述信息处理设备能够对能够进行动态耗损均衡的存储装置进行读取和写入,所述控制方法包括:确认步骤,用于确认所述存储装置的逻辑上空闲区域;以及执行步骤,用于进行对在所述确认步骤中确认的所述逻辑上空闲区域写入假数据、以及逻辑删除写入所述假数据区域。
通过以下参照附图对示例性实施例的描述,本发明的其他特征将变得清楚。
附图说明
包含在说明书中并构成说明书的一部分的附图例示了本发明的示例性实施例,并且与文字说明一起用来解释本发明的原理。
图1是用于示出根据本发明的实施例的图像形成设备的总体配置的框图。
图2是用于示出根据本发明的实施例的控制器的配置的框图。
图3是用于说明根据该实施例的图像形成设备的操作单元的配置的图。
图4是用于示出根据该实施例的SSD的配置的框图。
图5是用于说明动态耗损均衡的图。
图6是用于说明静态耗损均衡的图。
图7是用于示出SSD处于动态耗损均衡已经停止有效地发挥作用的状态的4GB SSD的示例的图。
图8是用于示出处于图7中所示的状态下的SSD的逻辑地址和物理块之间关系的图。
图9是用于示出根据本实施例的、从前述图7中所示状态改进的SSD的状态的图。
图10是用于示出处于图9中所示的状态的SSD的逻辑地址和物理块之间关系的图。
图11是用于描述根据本实施例的图像形成设备的控制器通过对SSD的逻辑上空闲区域进行周期性假数据写入处理,对分配给逻辑上空闲区域的被使用的块进行取消处理的流程图。
图12是用于描述在根据本实施例的图像形成设备处于闲置状态的情况下,通过对SSD的逻辑上空闲区域进行假数据的重写处理,对分配给逻辑上空闲区域的被使用的块进行批取消处理的流程图。
图13是用于描述将用于基于S.M.A.R.T.信息确定假数据重写处理的实施的确定处理添加到图11中所示的处理的处理的流程图。
图14是用于描述将用于基于S.M.A.R.T.信息确定假数据重写处理的实施的确定处理添加到图12中所示的处理的处理的流程图。
图15是用于描述在图像形成设备没有HDD的环境下,通过对SSD的逻辑上空闲区域进行周期性假数据重写处理,对分配给逻辑上空闲区域的被使用的块进行取消处理的流程图。
图16是用于描述在图像形成设备没有HDD的环境下,图像形成设备处于闲置状态时,通过对SSD的逻辑上空闲区域进行假数据的重写处理,对被使用的块进行批取消处理的流程图。
图17是与图13类似的用于描述在没有HDD的图像形成设备处于闲置状态下添加用于基于S.M.A.R.T.信息确定假数据重写处理的实施的确定处理的处理的流程图。
图18是与图14类似的用于描述在没有HDD的图像形成设备处于闲置状态下将用于基于S.M.A.R.T.信息确定假数据重写处理的实施的确定处理添加到图12的处理的处理的流程图。
具体实施方式
下面将参照附图详细描述本发明的实施例。应当指出,下面的实施例并不意图限制本发明的权利要求的范围,并且根据以下实施例描述的各方面的全部组合并非都是解决根据本发明的问题所必须的。注意,在本实施例中,根据本发明的信息处理设备被描述为作为图像形成设备的多功能外围设备(MFP),但是本发明不局限于作为多功能外围设备的配置。
图1是用于示出根据本发明的实施例的图像形成设备100的总体配置的框图。
图像形成设备100由控制器400来控制。控制器400与基于来自操作单元800(图3)和计算机453的指令控制原稿传送设备的原稿传送控制器101、以及控制图像读取器的图像读取器控制器201通信,并且获取所输入的原稿的图像数据。控制器400还与打印机控制器301通信,以控制打印机单元将图像数据打印在片材上。控制器400还与控制折叠装置的折叠装置控制器501、以及控制修整器的修整器控制器601进行通信,并且对打印后的片材执行期望的后处理(例如装订和打孔)。
外部I/F451是用于连接到计算机453的接口。外部I/F451例如经由诸如USB的外部总线452或网络从计算机453接收打印数据,并且提取并输出图像。此外,存储在半导体存储器413(下文称为SSD)或硬盘驱动407(下文称为HDD)(稍后参照图2描述)中的图像数据也被读出,并且被发送到计算机453。
图2是用于示出根据本发明的实施例的控制器400的配置的框图。
控制器400具有两个CPU(CPU-A401和CPU-B408),并且各CPU由操作系统(下文称为OS)来控制。总线桥404连接到CPU-A401,并且CPU-A401和CPU-B408能够经由总线桥404通信。此外,总线桥404连接到存储CPU-A401的初期启动程序的ROM-A402,并且CPU-A401的控制数据临时存储在RAM-A403中。此外,总线桥404连接到用作用于伴随控制的计算的工作区的RAM-A403,并且总线桥404还连接到存储控制器412,存储控制器412控制存储装置(例如SSD413和HDD407)。
SSD413存储包括CPU-A401和CPU-B408的OS的主程序。此外,在不连接被设置为可选的HDD407的情况下,SSD413成为从图像读取器或外部I/F451获取的图像数据、或者通过操作单元800编辑图像时的图像数据的存储目的地。此外,SSD413被用作所有数据(例如应用程序、用户偏好数据等)的存储目的地。在本实施例中,假定SSD413是闪存盘。访问监视单元414进行监视,以确定是否存在对SSD413的特定逻辑地址储器区域的集中访问。
此外,在可选HDD407被连接的情况下,HDD407代替SSD413,用作通过图像读取器或外部I/F451获取的图像数据、编辑后的图像数据以及应用程序的存储目的地。此外,HDD407用作应用程序和用户偏好数据的存储目的地。采用能够从CPU-A401和从CPU-B408访问HDD407的配置。此外,控制网络或USB接口的外部I/F控制器405和控制操作单元800的操作单元控制器406连接到总线桥404。
存储CPU-B408的初期启动程序的ROM-B409、以及临时保持CPU-B408的控制数据并且用作用于伴随控制的计算的工作区的RAM-B410,连接到CPU-B408。此外,CPU-B408连接到装置控制器411。装置控制器411连接到图1中所示的原稿传送控制器101、图像读取器控制器201、打印机控制器301、折叠装置控制器501和修整器控制器601,并且控制上述各控制器。
图3是用于说明根据本实施例的图像形成设备100的操作单元800的配置的图。
显示单元900具有贴附到其屏幕上的触摸屏片材,并且伴随着显示操作画面,当用户按下所显示的键时,显示单元900将位置信息发送到操作单元控制器406。当用户输入诸如副本份数的数字时,使用数字键盘801。开始键802用于例如在用户设置期望的条件之后,指示复印操作或原稿读取操作的启动。此外,当不知道键的功能的用户按下引导键805时,显示说明。用户按下复印模式键806以指示复印。用户按下传真键807以进行与传真有关的设置。用户按下文件键808以输出文件数据。当进行诸如与来自诸如计算机453的外部设备的打印输出有关的设置的操作时,用户按下打印机键809。
接下来,详细描述根据本实施例的、在图像形成设备100的SSD413中的数据硬删除模式下切换数据写处理的自动切换控制方法。
图4是用于示出根据本实施例的SSD413的配置的框图。
闪存控制器1000具有存储I/F1001和存储器控制器1002。存储I/F1001是用于与控制器400的存储控制器412通信的模块。在本实施例中,假设为串行ATA(下文称为SATA)接口。
存储器控制器1002使用动态耗损均衡对快闪存储器1003进行重写频率均衡。存储器控制器1002包括写处理切换单元1004,写处理切换单元1004基于从存储I/F1001接收到的命令,对快闪存储器1003进行数据的读/写。写处理切换单元1004切换并执行用于将数据写入被访问地址的第一写操作、以及用于删除在数据写入时已经不要的数据之后写入数据的第二写操作。这里,第二写操作用于将假数据写入逻辑上空闲区域。
接下来,参照图9和图10描述本实施例的特征。
图9是用于示出根据本实施例的、从前述图7中所示的状态改进的SSD的状态的图。
此外,图10是用于示出处于图9中所示的状态中的SSD的逻辑地址和物理块之间关系的图。
在图9中,未使用区域902是通过将假数据写入分配给处于使用状态的快闪存储器的物理块的逻辑上空闲区域901来生成的。这样,通过使用未使用区域902、重写区域903和未使用区域904能够恢复均衡功能。
此外,通过在逻辑上空闲区域901的整个区域上周期性地以适当大小进行假数据写处理,由该处理引起的负荷被分散,并且能够抑制系统性能下降。
此外,通过使用数据“FF”作为假数据,当被写入到安装在SSD413中的快闪存储器中的各块的位数据不包括0(零)时,能够充分抑制装置使用寿命的消耗。
此外,被周期性地写入的假数据的数据大小被设置为安装在SSD413中的快闪存储器的块大小的整数倍。
此外,从SSD413的S.M.A.R.T.信息中读取SSD413的未使用块的数量,并且将该数量与逻辑上空闲区域的总容量相比较。在二者的差小于预定值的情况下,不进行将假数据写入逻辑上空闲区域901和对所写入的假数据的逻辑删除处理。
下面给出详细说明。
图11是用于描述根据本实施例的图像形成设备100的控制器400通过对SSD413的逻辑上空闲区域进行周期性假数据写入处理,对分配给逻辑上空闲区域的被使用的块进行取消处理的流程图。用于执行该处理的程序可以在执行时加载到RAM-A403中,并在CPU-A401的控制下执行。
当CPU-A401从OS接收到存储信息确认请求时,CPU-A401首先在步骤S101中确认图像形成设备100的存储配置。接下来,在步骤S102中,CPU-A401基于在步骤S101中确认的存储配置确定可选的HDD407是否被连接,并且当HDD407被连接时,前进到步骤S103。在步骤S103中,CPU-A401利用访问监视单元414进行监视,以确定是否对SSD413的特定逻辑地址区域进行集中访问。这里,访问监视单元414监视对SSD413的访问情况,并且确定是否存在对SSD413的特定地址的集中访问,并且将访问频率和数据大小存储在RAM-A403或HDD407中。
接下来,该处理前进到步骤S104,并且当CPU-A401确定存在对SSD413的特定逻辑地址区域的集中访问时,该处理前进到步骤S105,并且CPU-A401确定访问频率。在步骤S105中确定访问频率大于预定值α的情况下,该处理前进到步骤S106,并且CPU-A401确认SSD413的逻辑上空闲区域。接下来,该处理前进到步骤S107,并且CPU-A401基于从访问监视单元414获取的集中访问频率和访问数据大小,确定将假数据写入SSD413的逻辑上空闲区域的写入周期和数据大小。这里,可以在不影响图像形成设备100的性能的范围内设置写入假数据的周期。此外,在对特定逻辑地址区域的集中访问存在周期性的情况下,写入假数据的周期可以与该周期同步。此外,可以在是安装在SSD413中的快闪存储器的块大小的整数倍的条件下设置假数据的数据大小,并且CPU-A401可以生成所设置的大小的“FF”(16进制)假数据。
接下来,该处理前进到步骤S108,CPU-A401在步骤S107中设置的条件下启动将假数据写入SSD413和对所写入的假数据进行的逻辑删除处理。接下来,该处理前进到步骤S109,并且CPU-A401进行写入假数据和周期性逻辑删除所写入的假数据的处理,以覆盖在步骤S106中确认的SSD413的所有逻辑上空闲区域。接下来,当确认不存在未被处理的逻辑上空闲区域时,假数据重写处理结束。
注意,当在步骤S102中HDD407未被连接时,当在步骤S104中不存在对SSD413的特定逻辑地址区域的集中访问时,以及当在步骤S105中访问频率小于预定值α时,处理结束,而不继续进行。
通过该处理,在对逻辑地址区域的访问频率高于预定量的情况下,可以将假数据写入逻辑上空闲区域,并且在逻辑上空闲区域中生成空闲块。此外,通过基于集中访问频率和基于访问数据大小确定对SSD413的逻辑上空闲区域写入假数据的周期和数据大小,能够更有效地生成空闲块。
图12是用于描述在根据本实施例的图像形成设备100处于闲置状态的情况下,通过对SSD413的逻辑上空闲区域进行假数据的重写处理,对分配给逻辑上空闲区域的被使用过的块进行批取消处理的流程图。这里,与图11相同的部分用相同的附图标记来表示,并且省略对该处理的说明。用于执行该处理的程序可以在执行时加载到RAM-A403中,并且在CPU-A401的控制下执行。
在步骤S106中,在CPU-A401确认SSD413的逻辑上空闲区域之后,该处理前进到步骤S201,并且CPU-A401确认图像形成设备100是否处于闲置状态,在步骤S202中,当CPU-A401确认图像形成设备100处于闲置状态时,该处理前进到步骤S203。在步骤S203中,CPU-A401启动用于将假数据连续写入SSD413的逻辑上空闲区域的整个区域、并且连续地逻辑上删除所写入的假数据的批处理。
接下来,该处理前进到步骤S204,并且CPU-A401在假数据重写处理期间监视对图像形成设备100的外部作业输入的情况,并且在作业输入被确认的情况下,该处理前进到步骤S205。在步骤S205中,CPU-A401中断假数据重写处理。接下来,该处理前进到步骤S206,并且CPU-A401对接收到的作业进行处理,并且当该作业处理结束时,该处理前进到步骤S207,并且CPU-A401重新开始假数据重写处理。然后,在步骤S208中,CPU-A401执行假数据重写处理,直到没有未被处理的逻辑上空闲区域为止,并且当没有未被处理的逻辑上空闲区域时,该处理结束。
通过该处理,当图像形成设备100处于闲置状态时,进行将假数据写入SSD413的逻辑上空闲区域的整个区域和逻辑删除所写入的假数据的批处理。这样,具有更有效并且更快地生成逻辑上空闲区域中的空闲块的效果。
图13是将用于基于S.M.A.R.T.(Self-Monitoring,Analysis and ReportingTechnology,自监视、分析和报告技术)信息确定假数据重写处理的实施的确定处理添加到图11中所示的处理的处理的流程图。这里,与图11相同的部分用相同的附图标记来表示,并且省略对该处理的说明。用于执行该处理的程序可以在执行时加载在RAM-A403中,并且在CPU-A401的控制下执行。注意,S.M.A.R.T.信息是安装在SSD413中的用于SSD413的失效的早期检测/故障的预测的功能。
在步骤S106中CPU-A401确认SSD413的逻辑上空闲区域之后,该处理前进到步骤S301,并且CPU-A401获取SSD413的S.M.A.R.T.信息。接下来,从S.M.A.R.T.信息中提取安装在SSD413中的快闪存储器的未使用的物理块的数量。接下来,该处理前进到步骤S302,并且CPU-A401根据在步骤S106中确认的SSD413的逻辑上空闲区域的容量和从S.M.A.R.T.信息中提取的数量的未使用的物理块的总容量计算容量差。接下来,该处理前进到步骤S303,并且CPU-A401比较在步骤S302中计算出的容量差和预定值β,并且在该容量差超过该预定值β的情况下,该处理前进到步骤S107。这样,在步骤S107至步骤S109中,CPU-A401确定将假数据写入SSD413的逻辑上空闲区域的周期和数据大小,并且执行将假数据周期性地写入SSD413和对所写入的假数据进行逻辑删除的处理。
这样,当基于S.M.A.R.T.信息确定未使用的物理块的数量已经小于关于SSD413的逻辑上空闲区域的容量的预定值时,进行将假数据写入逻辑上空闲区域的整个区域及其逻辑删除。这样,具有能够更有效地生成逻辑上空闲区域中的空闲块的效果。
图14是将用于基于S.M.A.R.T信息确定假数据重写处理的实施的确定处理添加到图12中所示的处理的处理的流程图。这里,与图11至图13相同的部分用相同的附图标记来表示,并且省略对该处理的说明。用于执行该处理的程序可以在执行时加载到RAM-A403中,并且在CPU-A401的控制下执行。
在该处理中,当基于S.M.A.R.T.信息确定未使用的物理块的数量已经小于关于SSD413的逻辑上空闲区域的容量的预定值时,进行将假数据写入逻辑上空闲区域的整个区域及其逻辑删除。这里,当图像形成设备100处于闲置状态时,进行将假数据写入SSD413的逻辑上空闲区域的整个区域以及逻辑删除所写入的假数据的批处理。
这样,具有能够更有效并且更快地生成逻辑上空闲区域中的空闲块的效果。
注意,以图像形成设备100具有包括SSD413和HDD407二者的存储配置的情况为例说明了前述图11至图14。然而,本实施例可适用于没有HDD407的情况。下面描述没有HDD407的情况下的实施例。
图15是用于描述在图像形成设备100没有HDD407的环境下,通过对SSD413的逻辑上空闲区域进行周期性假数据重写处理,对分配给逻辑上空闲区域的被使用的块进行取消处理的流程图。这里,通过与图11比较可知,图11的步骤S101和S102被省略。这里,与图11相同的部分用相同的附图标记来表示,并且省略对该处理的说明。用于执行该处理的程序可以在执行时加载到RAM-A403中,并且在CPU-A401的控制下执行。
首先,在步骤S401中,CPU-A401使用访问监视单元414监视是否存在OS对SSD413的特定逻辑地址区域的集中访问。这里,访问监视单元414监视对SSD413的访问情况,并且确定是否存在对SSD413的特定地址的集中访问,并且该访问频率和数据大小被存储在RAM-A403或HDD407中。在步骤S402中,当CPU-A401确定存在集中访问时,该处理前进到步骤S105,当确定没有集中访问时,该处理结束。
通过该处理,在对特定逻辑地址区域的访问频率高于预定量的情况下,可以将假数据写入逻辑上空闲区域,并且生成逻辑上空闲区域中的空闲块。此外,通过基于集中访问的频率和基于访问的数据大小确定将假数据写入SSD413的逻辑上空闲区域的周期和数据大小,可以更有效地生成空闲块。
图16是用于描述在图像形成设备100没有HDD407的环境下,图像形成设备100处于闲置状态时,通过对SSD413的逻辑上空闲区域进行假数据的重写处理,对被使用的块进行批取消处理的流程图。这里,通过与图12比较可知,步骤S101和S102被省略,并且增加图15的步骤S401和S402。这里,与图11、图12和图15相同的部分用相同的附图标记来表示,并且省略对该处理的说明。用于执行该处理的程序可以在执行时加载到RAM-A403中,并且在CPU-A401的控制下执行。
通过该处理,当图像形成设备100处于闲置状态时,进行将假数据写入SSD413的逻辑上空闲区域的整个区域和逻辑上删除所写入的假数据的批处理。这样,具有可以更有效并且更快地生成逻辑上空闲区域中的空闲块的效果。
图17是与图13类似的在没有HDD407的图像形成设备100处于闲置状态下添加用于基于S.M.A.R.T.信息确定假数据重写处理的实施的确定处理的处理的流程图。这里,通过与图13比较可以看出,步骤S101和步骤S102被省略,并且增加图15的步骤S401和S402。这里,与图11、图13和图15相同的部分用相同的附图标记来表示,并且省略对该处理的说明。用于执行该处理的程序可以在执行时加载到RAM-A403中,并且在CPU-A401的控制下执行。
这样,当基于S.M.A.R.T.信息确定未使用的物理块的数量已经小于关于SSD413的逻辑上空闲区域的容量的预定值时,进行将假数据写入逻辑上空闲区域的整个区域及其逻辑删除的处理。这样,具有可以更有效地生成逻辑上空闲区域中的空闲块的效果。
图18是与图14类似的在没有HDD407的图像形成设备100处于闲置状态下将用于基于S.M.A.R.T.信息确定假数据重写处理的实施的确定处理添加到图12的处理的处理的流程图。这里,通过与图14比较可以看出,步骤S101和步骤S102被省略,并且增加图15的步骤S401和S402。这里,与图11、图14和图15相同的部分用相同的附图标记来表示,并且省略对该处理的描述。用于执行该处理的程序可以在执行时加载到RAM-A403中,并且在CPU-A401的控制下执行。
在该处理中,当基于S.M.A.R.T.信息确定未使用的物理块的数量已经小于关于SSD413的逻辑上空闲区域的容量的预定值时,进行将假数据写入逻辑上空闲区域的整个区域及其逻辑删除的处理。这里,当图像形成设备100处于闲置状态时,进行将假数据写入SSD413的逻辑上空闲区域的整个区域以及逻辑上删除所写入的假数据的批处理。这样,具有可以更有效并且更快地生成逻辑上空闲区域中的空闲块的效果。
如上所述,通过本实施例,在半导体存储设备的已使用状态下,对分配给快闪存储器的物理块的逻辑上空闲区域进行假数据重写处理。这样,生成逻辑上空闲区域的未使用的块,并且能够恢复重写频率均衡功能。
此外,通过以适当数据大小周期性地进行针对逻辑上空闲区域的整个区域的假数据重写处理,由该处理引起的负荷被分散。这样,能够抑制由该处理引起的性能下降。
此外,所有位都是“1”的“FF”数据被用作假数据。因此,当被写入到安装在半导体存储设备中的快闪存储器中的块中的位数据不包括“0”时,能够充分抑制装置使用寿命的消耗。
此外,通过将周期性写入的假数据的数据大小设置为安装在半导体存储设备中的快闪存储器的块大小的整数倍,能够可靠地进行通过假数据写入来生成未使用的块。
此外,通过在完全删除重写数据时不必要的数据之后写入更新后的数据,能够完全删除未使用块内的数据。
此外,在比较来自S.M.A.R.T.信息的存储设备的未使用块的量与逻辑上空闲容量,并且差值小于预定值(未使用块的量大于预定量)的情况下,停止假数据未使用块的生成处理。这样,具有能够防止不必要的重写处理的效果。
(其他实施例)
本发明的各方面还可以通过读出并执行记录在存储设备上的用于执行上述实施例的功能的程序的系统或装置的计算机(或诸如CPU或MPU的设备)来实现,以及通过由系统或装置的计算机通过例如读出并执行记录在存储设备上的用于执行上述实施例的功能的程序来执行各步骤的方法来实现。鉴于此,例如经由网络或者从用作存储设备的各种类型的记录介质(例如计算机可读介质)向计算机提供程序。
虽然参照示例性实施例对本发明进行了描述,但是应当理解,本发明并不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释,以使其涵盖所有这些变型例以及等同的结构和功能。
Claims (8)
1.一种信息处理设备,其能够对能够进行动态耗损均衡的存储装置进行读取和写入,所述信息处理设备包括:
确定单元,其配置为确定对进行动态耗损均衡的存储装置的特定的逻辑地址区域的访问频率是否大于或等于预定量;
确认单元,其配置为,在所述确定单元确定所述访问频率大于或等于所述预定量的情况下,确认所述存储装置的逻辑上空闲区域;以及
空闲块生成单元,其配置为进行对由所述确认单元确认的所述逻辑上空闲区域写入假数据、以及与写入了所述假数据的所述逻辑上空闲区域相对应的逻辑删除。
2.根据权利要求1所述的信息处理设备,其中,所述空闲块生成单元还基于所述访问频率和被访问的数据的数据大小,确定要被写入到所述逻辑上空闲区域的假数据的数据大小、以及要被写入到所述逻辑上空闲区域的所述假数据要被写入的周期。
3.根据权利要求2所述的信息处理设备,其中,要被写入所述逻辑上空闲区域的所述假数据要被写入的周期,与访问所述逻辑地址区域的周期同步。
4.根据权利要求2所述的信息处理设备,其中,要被写入到所述逻辑上空闲区域的所述假数据的数据大小,是所述存储装置配备的快闪存储器的块大小的整数倍。
5.根据权利要求1所述的信息处理设备,其中,所述空闲块生成单元还在所述信息处理设备处于闲置状态的情况下,连续地进行对由所述确认单元确认的所述逻辑上空闲区域写入所述假数据、以及逻辑删除写入所述假数据的区域。
6.根据权利要求1所述的信息处理设备,其中
所述确认单元还获取包括在所述存储装置的自监视、分析和报告技术信息中的、所述存储装置配备的快闪存储器的未使用块的量,并且
所述空闲块生成单元还根据所述未使用块的量与所述逻辑上空闲区域的总容量之间的差分,进行对由所述确认单元确认的所述逻辑上空闲区域写入所述假数据、以及逻辑删除写入所述假数据的区域。
7.根据权利要求1所述的信息处理设备,其中,所述假数据是所有位为1的数据。
8.一种信息处理设备的控制方法,所述控制方法包括:
确定对配置为进行动态耗损均衡的存储装置的特定的逻辑地址区域的访问频率是否大于或等于预定量;
在确定对所述存储装置的特定的逻辑地址区域的所述访问频率大于或等于所述预定量的情况下,确认所述存储装置的逻辑上空闲区域;以及
进行对在所述确认中确认的所述逻辑上空闲区域写入假数据、以及与写入了所述假数据的所述逻辑上空闲区域相对应的逻辑删除。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012261630A JP6004923B2 (ja) | 2012-11-29 | 2012-11-29 | 情報処理装置及びその制御方法とプログラム |
JP2012-261630 | 2012-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103853502A CN103853502A (zh) | 2014-06-11 |
CN103853502B true CN103853502B (zh) | 2017-04-26 |
Family
ID=50774328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310614175.7A Expired - Fee Related CN103853502B (zh) | 2012-11-29 | 2013-11-27 | 信息处理设备及其控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9442843B2 (zh) |
JP (1) | JP6004923B2 (zh) |
CN (1) | CN103853502B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012128816A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | メモリシステム |
US10452596B2 (en) * | 2015-10-29 | 2019-10-22 | Micron Technology, Inc. | Memory cells configured in multiple configuration modes |
KR102621467B1 (ko) * | 2016-09-05 | 2024-01-05 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법 |
JP7205090B2 (ja) * | 2018-07-13 | 2023-01-17 | 富士通株式会社 | 制御装置、制御プログラム、及び制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05113858A (ja) * | 1991-10-22 | 1993-05-07 | Hokuriku Nippon Denki Software Kk | 不揮発性メモリを含むプリンタ装置 |
US7886108B2 (en) * | 2000-01-06 | 2011-02-08 | Super Talent Electronics, Inc. | Methods and systems of managing memory addresses in a large capacity multi-level cell (MLC) based flash memory device |
JP4199519B2 (ja) * | 2002-11-05 | 2008-12-17 | パナソニック株式会社 | メモリ管理装置及びメモリ管理方法 |
JP2004234473A (ja) | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
JP4710056B2 (ja) | 2007-10-04 | 2011-06-29 | Necインフロンティア株式会社 | 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム |
JP4164118B1 (ja) * | 2008-03-26 | 2008-10-08 | 眞澄 鈴木 | フラッシュメモリを用いた記憶装置 |
US8554987B2 (en) * | 2009-06-18 | 2013-10-08 | Panasonic Corporation | Nonvolatile memory system for improving stream data writing |
JP2012123499A (ja) * | 2010-12-07 | 2012-06-28 | Toshiba Corp | メモリシステム |
JP5405513B2 (ja) * | 2011-03-22 | 2014-02-05 | 株式会社東芝 | メモリシステム、不揮発性記憶装置、不揮発性記憶装置の制御方法、及びプログラム |
US8879319B1 (en) * | 2011-07-29 | 2014-11-04 | Ecole Polytechnique Federale De Lausanne (Epfl) | Re-writing scheme for solid-state storage devices |
-
2012
- 2012-11-29 JP JP2012261630A patent/JP6004923B2/ja not_active Expired - Fee Related
-
2013
- 2013-11-19 US US14/083,543 patent/US9442843B2/en not_active Expired - Fee Related
- 2013-11-27 CN CN201310614175.7A patent/CN103853502B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014106918A (ja) | 2014-06-09 |
US20140149645A1 (en) | 2014-05-29 |
JP6004923B2 (ja) | 2016-10-12 |
US9442843B2 (en) | 2016-09-13 |
CN103853502A (zh) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10031698B2 (en) | Method of wear leveling for data storage device | |
TWI385523B (zh) | 用於快閃記憶體的資料備份方法及其控制器與儲存系統 | |
US9218280B2 (en) | Non-volatile memory apparatus and operating method thereof | |
JP5376983B2 (ja) | メモリシステム | |
KR102114109B1 (ko) | 데이터 저장 장치 | |
CN102576332B (zh) | 用于电力中断管理的方法和包含电力中断管理的存储器系统 | |
WO2016067328A1 (ja) | 不揮発メモリデバイスを有するストレージ装置、及び、不揮発メモリデバイス | |
TW201619971A (zh) | 耦合至主機dram之綠能與非固態硬碟(nand ssd)驅動器、gnsd應用程式及其操作方法和電腦系統主機、增加非揮發快閃記憶儲存器耐久性之方法 | |
WO2012164618A1 (en) | Storage system and storage control method | |
CN103853502B (zh) | 信息处理设备及其控制方法 | |
CN103270500A (zh) | 事务日志恢复 | |
US11194481B2 (en) | Information processing apparatus and method for controlling information processing apparatus | |
JP5917163B2 (ja) | 情報処理装置、その制御方法及びプログラム並びに記憶媒体 | |
JP6094677B2 (ja) | 情報処理装置、メモリダンプ方法、およびメモリダンププログラム | |
JP2017142776A (ja) | 寿命管理装置および寿命管理方法 | |
CN105404468A (zh) | 绿能与非固态硬盘应用及其驱动器 | |
KR102425470B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
JP2015153443A (ja) | 情報処理装置、その制御方法及びプログラム | |
JP5661313B2 (ja) | 記憶装置 | |
US7657733B2 (en) | Hardware password accessing method | |
JP2018014005A (ja) | ストレージ制御装置 | |
CN105988733A (zh) | 存储装置、电子装置及其数据存取方法 | |
JP6128867B2 (ja) | 画像形成装置、画像形成装置のメモリ管理方法、及びプログラム | |
JP2015035114A (ja) | 画像形成装置のストレージ制御方法 | |
KR20120054674A (ko) | 고속 디램 인터페이스를 지원하는 하이브리드 메모리 구조의 데이터 복원 및 저장 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170426 Termination date: 20191127 |