JP4710056B2 - 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム - Google Patents

情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム Download PDF

Info

Publication number
JP4710056B2
JP4710056B2 JP2007260494A JP2007260494A JP4710056B2 JP 4710056 B2 JP4710056 B2 JP 4710056B2 JP 2007260494 A JP2007260494 A JP 2007260494A JP 2007260494 A JP2007260494 A JP 2007260494A JP 4710056 B2 JP4710056 B2 JP 4710056B2
Authority
JP
Japan
Prior art keywords
logical address
address
assigned
flash memory
physical address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007260494A
Other languages
English (en)
Other versions
JP2009093242A (ja
Inventor
秀樹 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2007260494A priority Critical patent/JP4710056B2/ja
Publication of JP2009093242A publication Critical patent/JP2009093242A/ja
Application granted granted Critical
Publication of JP4710056B2 publication Critical patent/JP4710056B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、情報処理装置、フラッシュメモリ管理方法、フラッシュメモリ管理プログラムおよびプログラム記録媒体に関し、特に、フラッシュメモリをストレージ装置として使用する情報処理装置、フラッシュメモリ管理方法、フラッシュメモリ管理プログラムおよびプログラム記録媒体に関する。デジタルカメラや携帯電話機等の小型電子端末に好適に適用することができる。
近年、フラッシュメモリの大容量化に伴い、フラッシュメモリをストレージ装置として利用するコンピュータや情報機器が増加してきている。
しかし、フラッシュメモリは、その物理的な特性から、各物理アドレス上のブロック当たりの書き込み回数を寿命としており、特定のブロックに書き込みが集中した場合、早く寿命を迎えてしまうという問題がある。
そのため、特許文献1の特開2004−234473号公報「不揮発性記憶装置」にも記載されているように、フラッシュメモリの制御装置には、ブロックに対する書き換え回数を平準化する機能(以下、平準化機能と称する)が備わっている場合が多い。ここで、平準化機能とは、書き込みが発生するごとに、同一の論理アドレスについて、制御装置内部で、定期的に、異なる物理アドレスの未割当領域を割り当てる一方、以前、書かれていた元の割当領域のデータを、消去した後に、未割当領域に戻すことによって、同じ論理アドレスへの書き込みが頻発するような場合であっても、特定の物理アドレスのブロックに書き込みが集中して書き込み回数が多くなることを防止する機能である。
例えば、図4(A)に示すように、システムが、論理アドレス(より詳細には、論理ブロックアドレス。LBA:Logical Block Address)として論理アドレスa〜eの5つのブロックをフラッシュメモリの物理アドレス1〜5の各領域に割り当てて使用している状態で、あらかじめ定めた一定時間が経過した場合、平準化機能が起動される。
その結果、図4(B)のように、論理アドレスa〜eの5つのブロックを、今まで割り当てていた物理アドレス1〜5から、未割当領域の物理アドレス6〜10に自動的に切り替えるように割当てを変更し、今まで割り当てていた物理アドレス1〜5を開放して未割当領域に戻すことによって、特定の物理アドレスに書き込みが集中しないように制御する。
而して、書き込みが特定の物理アドレスに集中しなくなる結果として、フラッシュメモリの寿命を延ばすことができるという効果が得られる。ここに、図4は、フラッシュメモリの平準化機能を説明するための説明図である。
特開2004−234473号公報(第8−10頁)
しかしながら、フラッシュメモリにおける平準化機能は、物理アドレスの未割当領域が多い場合には、極めて有効であるが、フラッシュメモリをストレージ装置として利用しているコンピュータや情報機器を長期に亘って使用して、フラッシュメモリへの書き込み・消去を繰り返していると、論理的にはアクセスされない空き領域が発生していても、物理アドレスとして割当領域のままになっている領域が増加していき、その結果として、未割当領域が少なくなってしまうことが生じる。
例えば、図5(A)のように、現時点では、論理アドレス(LBA)として、物理アドレス1〜5が割り当てられた論理アドレスa〜eの5つのブロックが使用中の状態になっていたとしても、それまでに、OS(Operating System)上のファイルシステムがストレージ装置としてフラッシュメモリを長期に亘って平準化機能を併用しながら使用した結果、論理的には確保されている状態にあるものの、まったく使用していない空き状態のまま放置されてしまう領域が増大し、例えば、図5(A)のように、空き領域に対応するフラッシュメモリの物理アドレス6〜8が割当領域のまま残されてしまう場合が生じる。この結果、未割当領域は物理アドレス9,10のみと少なくなった状態に陥る。ここに、図5は、従来のフラッシュメモリの平準化機能の問題を説明するための説明図である。
このような状態に陥ってしまうと、たとえ、平準化機能が動作しても、図5(B)に示すように、少なくなった未割当領域の物理アドレス9,10が、例えば、現状では論理的には空き領域となっている論理アドレスに対して割り当てられてしまう場合が発生し、現在使用中の状態にある論理アドレスa〜eの物理アドレスを切り替えて割り当てることができず、書き込みが特定の物理アドレスに集中してしまう事態を招くことになる。つまり、切り替え対象の未割当領域が少なくなってしまうと、平準化機能を効果的に利用することができなくなるという問題がある。
本発明は、かかる事情に鑑みてなされたものであり、OS(Operating System)上のファイルシステムとして認識される論理アドレスの使用状態を定期的に監視し、論理的に使用されていない論理アドレスの空き領域を検出した場合には、対応して割り当てられているフラッシュメモリの物理アドレスを強制的に開放して、未割当領域に復帰させることにより、平準化機能を効果的に動作させて、フラッシュメモリの寿命の延伸が可能な仕組みを提供することを目的としている。
前述の課題を解決するため、本発明による情報処理装置、フラッシュメモリ管理方法、フラッシュメモリ管理プログラムおよびプログラム記録媒体は、次のような特徴的な構成を採用している。
(1)論理アドレスを用いてストレージ装置の読み書きを行う情報処理装置において、各論理アドレスとして割り当てられる前記ストレージ装置の種別を示す識別子と各論理アドレスの使用中状態/空き状態を示す識別子とを少なくとも記録しているアドレス管理マップを備え、該アドレス管理マップに基づいて、前記ストレージ装置として用いるフラッシュメモリの物理アドレスが割り当てられている論理アドレスが空き状態にあるか否かを、あらかじめ定めた周期で定期的に監視し、空き状態の論理アドレスを検出した場合、当該論理アドレスに割り当てられているフラッシュメモリの物理アドレスを開放して、割当領域から未割当状態に切り替えて設定する情報処理装置。
本発明の情報処理装置、フラッシュメモリ管理方法、フラッシュメモリ管理プログラムおよびプログラム記録媒体によれば、OS上のファイルシステムの論理アドレス(LBA:Logical Block Address)として、フラッシュメモリの物理アドレスが割り当てられている論理アドレス(LBA)のいずれかに空き状態が存在していることを検出した場合、当該論理アドレスに割り当てられているフラッシュメモリの物理アドレスを未割当領域に復帰させることを可能としているので、以下のような効果を得ることができる。
つまり、フラッシュメモリの未割当領域を拡大して確保することが可能となり、フラッシュメモリの物理アドレス上のブロック当たりの書き込み回数の平準化を図ることが可能になるので、フラッシュメモリの寿命を延伸させることができる。
以下、本発明による情報処理装置、フラッシュメモリ管理方法、フラッシュメモリ管理プログラムおよびプログラム記録媒体の好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明による情報処理装置、フラッシュメモリ管理方法について説明するが、かかるフラッシュメモリ管理方法をコンピュータにより実行可能なフラッシュメモリ管理プログラムとして実施するようにしても良いし、あるいは、フラッシュメモリ管理プログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしても良いことは言うまでもない。
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてまず説明する。本発明は、フラッシュメモリの物理アドレスが割り当てられていて、情報処理装置のOS(Operating System)上のファイルシステムの論理アドレス(LBA:Logical Block Address)として認識される記憶領域について未使用領域(つまり空き領域)を定期的に監視して、未使用領域を検出した場合、当該未使用領域に対応して割り当てられているフラッシュメモリの物理アドレスの割当状態を開放して、未割当領域に復帰させることによって、フラッシュメモリの物理アドレス上のブロック当たりの書き込み回数を平準化する平準化機能の動作を効果的に活用することを可能とし、而して、フラッシュメモリの寿命を延ばすことを可能としている。
つまり、図1(A)に示すように、OS上のファイルシステムのアドレス空間と認識される記憶領域(つまり論理アドレス)のうち、フラッシュメモリの物理アドレス1〜8が割り当てられているすべてのアドレス空間すなわち論理アドレスa〜e(使用中領域)および※マーク(空き領域)を、あらかじめ定めた周期で、定期的に監視する。なお、図1は、本発明のフラッシュメモリ管理方法の概念を説明するための説明図である。
ここで、フラッシュメモリの物理アドレス1〜8の割当領域6〜8が割り当てられている論理アドレスが、空き領域(※マークの3つの領域)であることを検出した場合、図1(B)のように、論理アドレスの設定を変更して、現在使用中の状態にある論理アドレスa〜eのみを有効な論理アドレスに設定すると同時に、空き領域(※マークの3つの領域)に該当していたフラッシュメモリの割当領域つまり物理アドレス6〜8を未割当領域に復帰させる。
この結果、物理アドレス6〜8に格納されているデータは消失してしまうことになるが、元々、OS上のファイルシステムとしては未使用の状態にある不要なデータであり、全く問題にならない。
かくのごとく、論理的に未使用の領域に割り当てられていた割当領域を定期的に監視して開放することによって、フラッシュメモリの物理アドレス上の未割当領域を拡大させ、図1(C)のように、あらかじめ定めた周期で、平準化機能を動作させて、割当領域と未割当領域とを切り替える動作を効果的ならしめ、もって、フラッシュメモリの寿命を延伸可能としている。
(実施例の構成)
次に、フラッシュメモリを備えて、該フラッシュメモリを、各種データを書き込むストレージ装置として利用する本発明の情報処理装置の構成例を、図2に示す。図2は、本発明による情報処理装置のブロック構成の一例を示すブロック構成図であり、本発明に直接関連する回路ブロックのみを示している。
図2に示すように、本発明による情報処理装置1は、入出力回路12にストレージ装置2を接続して構成されており、演算器11からの制御により、データを、ストレージ装置2に書き込んだり、ストレージ装置2から読み出したりすることによって、所要の動作を実行する。また、ストレージ装置2は、少なくとも、データを格納するためのフラッシュメモリ22と、該フラッシュメモリの読み書き動作を制御する制御装置21とからなっており、制御装置21には、あらかじめ定めた周期で、定期的に、フラッシュメモリ22の割当領域と未割当領域とを切り替えて、書き込み回数の平準化を図る平準化機能が少なくとも備えられている。
さらに、制御装置21には、情報処理装置1側のOSのファイルシステムが扱う論理アドレス(LBA)とフラッシュメモリ22の物理アドレス上のブロックとの対応関係(割当状況)を設定する論理アドレス割当てマップ21aが備えられている。制御装置21の平準化機能は、論理アドレス割当てマップ21a上に記録されているフラッシュメモリ22の割当て状態(割当領域と未割当領域)を、あらかじめ定めた周期で、定期的に書き換えている。
なお、論理アドレス割当てマップ21aに設定登録されている内容は、前述のように、論理アドレス(LBA)対応に構成されており、定期的に起動される平準化機能によって、あるいは、情報処理装置1側からの指示コマンドによって、書き換えられる。例えば、平準化機能の動作によって、論理アドレスに今まで割り当てられていたフラッシュメモリ22の物理アドレスを切り替えようとして、今までの割当領域と未割当領域との間の切り替え動作を行った場合には、論理アドレス割当てマップ21aの登録内容が書き換えられることになる。
さらに、情報処理装置1には、OS(Operating System)のファイルシステムとして使用可能な記憶領域となる論理アドレス(LBA)に対応する物理アドレスを有する記憶装置例えばフラッシュメモリ22のストレージ装置2などを識別する識別子と論理アドレス(LBA)の使用中状態/未使用状態(空き状態)を設定する識別子とを少なくとも有するアドレス管理マップ13aが少なくとも格納されたメモリ13が備えられている。アドレス管理マップ13aは、演算器11からの制御によって読み出されて、ファイルシステムが指定する論理アドレスに対応して割り当てられている記憶装置例えばストレージ装置2を識別して、入出力回路12を介して、当該記憶装置例えばストレージ装置2との間で、データの転送動作が実行される。
また、OS(Operating System)のファイルシステムによって、記憶領域を使用するためにGET MEMORY動作が実行される都度、アドレス管理マップ13a中のGET MEMORYされた論理アドレスは、使用中の状態に書き換えられ、逆に、FREE MEMORY動作が実行されると、アドレス管理マップ13a中の該当する論理アドレスは、未使用の状態(つまり、空き領域の状態)に書き換えられる。
さらに、アドレス管理マップ13a中において、ストレージ装置2のフラッシュメモリ22の物理アドレスが割り当てられている論理アドレスの未使用状態(空き領域)が、あらかじめ定めた周期で、定期的に、監視されている。未使用状態(空き領域)が検出された時点で、アドレス管理マップ13a中の当該論理アドレスの設定状態を使用禁止状態に変更するとともに、未使用状態(空き領域)の論理アドレスに割り当てられていたフラッシュメモリ22の物理アドレスを未割当領域に変更させることを指示する開放コマンドを、ストレージ装置2の制御装置21に発出する。
この結果、制御装置21は、論理アドレス割当てマップ21aの設定内容を書き換えて、当該開放コマンドにて指定された論理アドレスに割り当てられていたフラッシュメモリ22の物理アドレスを、割当領域から未割当領域に変更する。
(実施例の動作の説明)
図2に示す情報処理装置1のフラッシュメモリ22の管理方法の一例について、図3のフローチャートを用いて詳細に説明する。図3は、本発明によるフラッシュメモリ管理方法の一例を示すフローチャートである。
フラッシュメモリ22が割り当てられた論理アドレスの監視周期としてあらかじめ定めた定期的な監視時刻に達したか否かをチェックし(ステップS1)、監視時刻に達していた場合は(ステップS1のY)フラッシュメモリ管理プログラムが起動される。フラッシュメモリ管理プログラムが起動されると、まず、OS上のファイルシステムの論理アドレス(LBA)のすべてに亘って、チェックが完了しているか否かを確認し(ステップS2)、まだチェックしていない論理アドレス(LBA)が存在している場合は(ステップS2のN)、チェックしていない論理アドレス(LBA)がフラッシュメモリ22上の物理アドレスとして割り当てられているか否かを調べるために、アドレス管理マップ13aの中から、当該論理アドレス(LBA)に関する情報を読み出す(ステップS3)。
次いで、当該論理アドレス(LBA)がフラッシュメモリ22上の物理アドレスとして割り当てられているか否かをチェックし(ステップS4)、割り当てられていた場合には(ステップS4のY)、割り当てられている論理アドレス(LBA)が使用中の状態か未使用中の状態(空き状態)かを調べるために、アドレス管理マップ13aの中から、当該論理アドレス(LBA)の使用中状態/空き状態に関する情報を読み出す(ステップS5)。
そして、フラッシュメモリ22上の物理アドレスが割り当てられている論理アドレス(LBA)が使用中の状態か未使用中の状態(空き状態)かをチェックする(ステップS6)。当該論理アドレス(LBA)が未使用中の状態(空き状態)にあった場合には(ステップS6のY)、アドレス管理マップ13aの当該論理アドレス(LBA)を利用不可能な状態に書き換えると同時に、当該論理アドレスに割り当てられていたフラッシュメモリ22の物理アドレスを開放し、未割当領域に復帰させるために、当該物理アドレスを開放して未割当領域に書き換えることを指示する開放コマンドをストレージ装置2の制御装置21に対して発出する(ステップS7)。該開放コマンドを受け取ったストレージ装置2側では、論理アドレス割当てマップ21aの記録内容を書き換えて、空き状態になっていた論理アドレス(LBA)に割り当てられていたフラッシュメモリ22の物理アドレスを開放し、未割当領域に復帰させる。
最後に、次の論理アドレス(LBA)をチェックするために、今までの論理アドレス(LBA)に“1”だけ加えて(ステップS8)、次の論理アドレス(LGA)に設定して、ステップS2に戻り、すべての論理アドレス(LBA)のチェックが終了するまで、前述した動作を繰り返す。
この結果、ストレージ装置2側の制御装置21では、フラッシュメモリ22の未割当領域を拡大して保有する状態になるので、制御装置21が、あらかじめ定めた周期で、定期的に、平準化機能を起動した際に、論理アドレス割当てマップ21a上の未割当領域を、今までの割当領域のほぼすべての領域と切り替えることが可能となり、平準化機能として効果的に動作させることができる。
なお、図3に示すフラッシュメモリ管理プログラムを起動して、フラッシュメモリ22の物理アドレスに割り当てられている論理アドレス(LBA)の使用状態を確認する起動周期と、ストレージ装置2側の制御装置21が平準化機能を起動する周期とを同期させて、平準化機能を起動する直前に、論理アドレスの使用状態を確認させ、その結果をただちに反映した形で平準化機能を動作させるようにしても良い。あるいは、ユーザによって、任意の周期に設定することを可能としても良い。
(効果の説明)
本発明によって、何らかの理由によりフラッシュメモリの物理アドレスの未割当領域が少なくなってしまった場合であっても、定期的に、情報処理装置側で未使用の状態にあるフラッシュメモリの割当領域を検出して未使用領域に戻すことを可能としているので、フラッシュメモリの平準化機能を効果的に動作させることを可能とし、従来の平準化機能よりも、フラッシュメモリの寿命を延伸させることができる。
以上、本発明の好適実施例の構成を説明した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。例えば、本発明の実施態様は、課題を解決するための手段における構成(1)に加えて、次のような構成として表現できる。
(2)あらかじめ定めた周期で、平準化機能を起動して、論理アドレスに割り当てられるフラッシュメモリの物理アドレスの割当状態を変更し、今まで未割当領域にあったフラッシュメモリの物理アドレスを論理アドレスに割り当て、今まで割り当てられていた割当領域を開放し、未割当領域に復帰させる上記(1)の情報処理装置。
(3)空き状態の論理アドレスを検出する動作を行う周期を、前記平準化機能を実行する周期と同期させるか、あるいは、ユーザが任意に設定する上記(2)の情報処理装置。
(4)ストレージ装置として用いるフラッシュメモリの物理アドレスが割り当てられている論理アドレスが空き状態にあるか否かを、あらかじめ定めた周期で定期的に監視し、空き状態の論理アドレスを検出した場合、当該論理アドレスに割り当てられているフラッシュメモリの物理アドレスを開放して、割当領域から未割当状態に切り替えて設定するフラッシュメモリ管理方法。
(5)あらかじめ定めた周期で、平準化機能を起動して、論理アドレスに割り当てられるフラッシュメモリの物理アドレスの割当状態を変更し、今まで未割当領域にあったフラッシュメモリの物理アドレスを論理アドレスに割り当て、今まで割り当てられていた割当領域を開放し、未割当領域に復帰させる上記(4)のフラッシュメモリ管理方法。
(6)空き状態の論理アドレスを検出する動作を行う周期を、前記平準化機能を実行する周期と同期させるか、あるいは、ユーザが任意に設定する上記(5)のフラッシュメモリ管理方法。
(7)上記(4)ないし(6)のいずれかのフラッシュメモリ管理方法を、コンピュータにより実行可能なプログラムとして実施するフラッシュメモリ管理プログラム。
(8)上記(7)のフラッシュメモリ管理プログラムを、コンピュータにより読み取り可能な記録媒体に記録しているプログラム記録媒体。
本発明のフラッシュメモリ管理方法の概念を説明するための説明図である。 本発明による情報処理装置のブロック構成の一例を示すブロック構成図である。 本発明によるフラッシュメモリ管理方法の一例を示すフローチャートである。 フラッシュメモリの平準化機能を説明するための説明図である。 従来のフラッシュメモリの平準化機能の問題を説明するための説明図である。
符号の説明
1 情報処理装置
2 ストレージ装置
11 演算器
12 出力回路
13 メモリ
13a アドレス管理マップ
21 制御装置
21a 論理アドレス割当てマップ
22 フラッシュメモリ

Claims (6)

  1. 論理アドレスを用いてストレージ装置の記憶領域に対して読み書きを行う情報処理装置であって、
    前記論理アドレスに対する物理アドレスの割当てを、定期的に未使用状態の物理アドレスの中から選択される物理アドレスに変更する平準化手段と、
    前記物理アドレスが割り当てられている前記論理アドレスのファイルシステム上の使用状況を定期的に監視する監視手段と、
    前記監視手段により未使用状態と判定された前記論理アドレスに割り当てられていた前記物理アドレスを当該割当てから開放する割当開放手段と、
    前記論理アドレスと前記論理アドレスに割り当てられた前記物理アドレスが存在する前記ストレージ装置を識別する第1の識別子と前記論理アドレスの使用状態を示す第2の識別子とが関連付けられてなるアドレス管理マップと、
    前記論理アドレスと前記論理アドレスに割り当てられた前記物理アドレスとが対応付けられてなる論理アドレス割当てマップと、
    を有し、
    前記平準化手段は、前記論理アドレス割当てマップを参照し、前記論理アドレスに割り当てられていない前記物理アドレスを前記論理アドレスの変更先とし、
    前記監視手段は、前記アドレス管理マップを参照し、未使用状態であることを示す前記第2の識別子を検出し、
    前記割当開放手段は、前記ファイルシステムが前記記憶領域を確保するためのGET MEMORY動作を実行する度に前記第2の識別子を使用中であることを示すものに更新すると共に、前記ファイルシステムが前記記憶領域を開放するためのFREE MEMORY動作を実行する度に前記第2の識別子を未使用状態であることを示すものに更新し、前記監視手段により前記未使用状態であることを示す前記第2の識別子が検出された場合に、前記論理アドレス割当てマップにおいて当該未使用状態であることを示す第2の識別子に対応する前記論理アドレスに割当てられていた前記物理アドレスの割当てを開放する、
    情報処理装置。
  2. 前記アドレス管理マップは、前記情報処理装置に保持され、
    前記論理アドレス割当てマップは、前記ストレージ装置に保持される、
    請求項1に記載の情報処理装置。
  3. 前記平準化手段による動作を実行する周期と、前記監視手段による動作を実行する周期とが同期する、
    請求項1又は2に記載の情報処理装置。
  4. 前記平準化手段による処理を実行する周期と、前記監視手段による処理を実行する周期との関係をユーザが任意に設定可能である、
    請求項1〜3のいずれか1つに記載の情報処理装置。
  5. 論理アドレスを用いてストレージ装置の記憶領域に対して読み書きを行うフラッシュメモリ管理方法であって、
    前記論理アドレスに対する物理アドレスの割当てを、定期的に未使用状態の物理アドレスの中から選択される物理アドレスに変更する平準化ステップと、
    前記物理アドレスが割り当てられている前記論理アドレスのファイルシステム上の使用状況を定期的に監視する監視ステップと、
    前記監視ステップにより未使用状態と判定された前記論理アドレスに割り当てられていた前記物理アドレスを当該割当てから開放する割当開放ステップと、
    を有し、
    前記平準化ステップは、前記論理アドレスと前記論理アドレスに割り当てられた前記物理アドレスとが対応付けられてなる論理アドレス割当てマップを参照し、前記論理アドレスに割り当てられていない前記物理アドレスを前記論理アドレスの変更先とするステップを含み、
    前記監視ステップは、前記論理アドレスと前記論理アドレスに割り当てられた前記物理アドレスが存在する前記ストレージ装置を識別する第1の識別子と前記論理アドレスの使用状態を示す第2の識別子とが関連付けられてなり、前記第2の識別子は、前記ファイルシステムが前記記憶領域を確保するためのGET MEMORY動作を実行する度に使用中であることを示すものに更新され、前記ファイルシステムが前記記憶領域を開放するためのFREE MEMORY動作を実行する度に未使用状態であることを示すものに更新されるアドレス管理マップを参照し、前記未使用状態であることを示す前記第2の識別子を検出するステップを含み、
    前記割当開放ステップは、前記監視ステップにより前記未使用状態であることを示す前記第2の識別子が検出された場合に、前記論理アドレス割当てマップにおいて当該第2の識別子に対応する前記論理アドレスに割当てられていた前記物理アドレスの割当てを開放するステップを含む、
    フラッシュメモリ管理方法。
  6. 論理アドレスを用いてストレージ装置の記憶領域に対して読み書きを行う装置を制御するフラッシュメモリ管理プログラムであって、
    コンピュータに、
    前記論理アドレスに対する物理アドレスの割当てを、定期的に未使用状態の物理アドレスの中から選択される物理アドレスに変更する平準化処理と、
    前記物理アドレスが割り当てられている前記論理アドレスのファイルシステム上の使用状況を定期的に監視する監視処理と、
    前記監視処理により未使用状態と判定された前記論理アドレスに割り当てられていた前記物理アドレスを当該割当てから開放する割当開放処理と、
    を実行させ、
    前記平準化処理は、前記論理アドレスと前記論理アドレスに割り当てられた前記物理アドレスとが対応付けられてなる論理アドレス割当てマップを参照し、前記論理アドレスに割り当てられていない前記物理アドレスを前記論理アドレスの変更先とする処理を含み、
    前記監視処理は、前記論理アドレスと前記論理アドレスに割り当てられた前記物理アドレスが存在する前記ストレージ装置を識別する第1の識別子と前記論理アドレスの使用状態を示す第2の識別子とが関連付けられてなり、前記第2の識別子は、前記ファイルシステムが前記記憶領域を確保するためのGET MEMORY動作を実行する度に使用中であることを示すものに更新され、前記ファイルシステムが前記記憶領域を開放するためのFREE MEMORY動作を実行する度に未使用状態であることを示すものに更新されるアドレス管理マップを参照し、前記未使用状態であることを示す前記第2の識別子を検出する処理を含み、
    前記割当開放処理は、前記監視処理により前記未使用状態であることを示す前記第2の識別子が検出された場合に、前記論理アドレス割当てマップにおいて当該第2の識別子に対応する前記論理アドレスに割当てられていた前記物理アドレスの割当てを開放する処理を含む、
    フラッシュメモリ管理プログラム。
JP2007260494A 2007-10-04 2007-10-04 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム Expired - Fee Related JP4710056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007260494A JP4710056B2 (ja) 2007-10-04 2007-10-04 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007260494A JP4710056B2 (ja) 2007-10-04 2007-10-04 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム

Publications (2)

Publication Number Publication Date
JP2009093242A JP2009093242A (ja) 2009-04-30
JP4710056B2 true JP4710056B2 (ja) 2011-06-29

Family

ID=40665216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007260494A Expired - Fee Related JP4710056B2 (ja) 2007-10-04 2007-10-04 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム

Country Status (1)

Country Link
JP (1) JP4710056B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010261101A (ja) 2009-04-07 2010-11-18 Mitsutaka Hino 金属鉄の製法
JP6004923B2 (ja) 2012-11-29 2016-10-12 キヤノン株式会社 情報処理装置及びその制御方法とプログラム
JP6389616B2 (ja) 2014-02-17 2018-09-12 キヤノン株式会社 情報処理装置と、その制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127242A (ja) * 2004-10-29 2006-05-18 Fuji Photo Film Co Ltd 記憶デバイス制御装置及びプログラム
JP2006146808A (ja) * 2004-11-24 2006-06-08 Kyocera Corp メモリ管理装置、及びメモリ管理方法
JP2007172250A (ja) * 2005-12-21 2007-07-05 Fujitsu Ltd 画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム
JP2008508596A (ja) * 2004-07-30 2008-03-21 ユナイテッド パーセル サービス オブ アメリカ インコーポレイテッド Nvramを使用するメモリ管理のためのシステム、方法、コンピュータ可読媒体、および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508596A (ja) * 2004-07-30 2008-03-21 ユナイテッド パーセル サービス オブ アメリカ インコーポレイテッド Nvramを使用するメモリ管理のためのシステム、方法、コンピュータ可読媒体、および装置
JP2006127242A (ja) * 2004-10-29 2006-05-18 Fuji Photo Film Co Ltd 記憶デバイス制御装置及びプログラム
JP2006146808A (ja) * 2004-11-24 2006-06-08 Kyocera Corp メモリ管理装置、及びメモリ管理方法
JP2007172250A (ja) * 2005-12-21 2007-07-05 Fujitsu Ltd 画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム

Also Published As

Publication number Publication date
JP2009093242A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
TWI632457B (zh) 用於資料儲存裝置的損耗平均方法
KR100877448B1 (ko) 비휘발성 기억 시스템
JP4844639B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4886866B2 (ja) 主記憶装置へのアクセスを高速化する方法および記憶装置システム
JP6112595B2 (ja) メモリシステムにおける消去管理
JP6403164B2 (ja) メモリシステム
US8402204B2 (en) Methods for measuring usable lifespan and replacing an in-system programming code of a memory device, and data storage system using the same
US20110197034A1 (en) Memory controller, nonvolatile storage module, access module and nonvolatile storage system
JP2011145838A (ja) 記憶装置管理装置および記憶装置の管理方法
TW201727472A (zh) 資料儲存方法及其系統
JP4710056B2 (ja) 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム
CN109690465B (zh) 一种存储设备管理方法及用户终端
JPWO2009001514A1 (ja) メモリコントローラ、不揮発性記憶装置、ファイルシステム、不揮発性記憶システム、データ書き込み方法及びデータ書き込みプログラム
JP4966418B1 (ja) 情報処理装置及び書き込み制御方法
CN112306905A (zh) 存储装置及其操作方法
JP6652605B2 (ja) メモリシステムの制御方法
JP4818453B1 (ja) 電子機器およびデータ読み出し方法
JP4410271B2 (ja) メモリ制御装置
JP2014203381A (ja) 記憶装置とその制御方法、および、プログラム
JP2008225922A (ja) 不揮発性記憶装置
JP5410083B2 (ja) 不揮発性メモリドライバ及びこれを備えた電子機器並びに不揮発性メモリ駆動方法
JP2005276288A (ja) 不揮発性記憶装置の寿命管理方法
JP2007219793A (ja) フラッシュメモリの書き込み方法
JP2017134440A (ja) メモリ制御回路、メモリ制御システム、メモリ制御方法、及び、メモリ制御プログラム
US20090319587A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091211

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

R150 Certificate of patent or registration of utility model

Ref document number: 4710056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees