JP2016091059A - 情報処理装置 - Google Patents

Abstract

【課題】 不揮発性一次メモリを備えた情報処理装置のコントローラにおいて、電源断などの意図しないシャットダウンが起きてしまった場合、不揮発性一次メモリに保持しているデータを消去できないことがある。【解決手段】 不揮発性一次メモリへの供給電源の電圧低下を検知するとメモリコントローラが不揮発性一次メモリのデータを上書き消去する。【選択図】 図１

Description

不揮発性一次メモリを有する情報処理装置に関する。

情報処理装置の一次記憶装置として、揮発性メモリであるＤＲＡＭに代わって、磁気抵抗メモリ（ＭＲＡＭ）などの不揮発性一次メモリの使用が期待されている。ＤＲＡＭはＤｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙの略であり、ＭＲＡＭはＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙの略である。不揮発性一次メモリを使用すれば、電源をオフしている状況下であっても記憶している情報が保持されるため、省電力動作時の消費電力削減や起動時間の短縮を見込むことができる。

一方で、不揮発性であるが故に、適切な消去処理を行わなければ情報を削除できないという問題がある。特に、ＭＲＡＭはＣＰＵの一次記憶装置として使用することができるため、復号化された暗号データなど、セキュリティの高い情報も保持される可能性があり、適切な消去手法が要求されている。

先行技術文献１では、不揮発性一次メモリを使用した情報処理装置の使用終了時において、ログオフシーケンスにＣＰＵによる消去シーケンスを加える手法が提案されている。

特開２００６−３２３５５２

不揮発性一次メモリに保持されている情報を、ＣＰＵによるソフトウェア消去シーケンスによって消去する場合、ＣＰＵが暴走したり、意図しないシャットダウン状態に陥ると、ソフトウェア消去シーケンスに移行することができない場合がある。その結果、セキュリティの高い情報を消去できない状態に陥ってしまうという問題がある。本発明はこうした課題に鑑みてなされたものであり、ＣＰＵによる消去シーケンスに移行できない場合であっても、不揮発性一次メモリに保持されている情報を確実に消去することを目的とする。

上記課題を解決するために、本発明は、情報処理装置であって、不揮発性一次メモリと、前記不揮発性一次メモリへの情報の書き込みを行うメモリコントローラと、前記メモリコントローラへ電力を供給する電力供給手段と、前記電力供給手段から前記メモリコントローラへの電力供給状態を監視する監視手段と、を有し、前記監視手段により監視する電力供給状態に基づいて、前記メモリコントローラが前記不揮発性一次メモリに記憶されている情報を消去することを特徴とする。

本発明によれば、ＣＰＵによる消去シーケンスに移行できない場合であっても、不揮発性一次メモリに保持されている情報を消去することができる。

情報処理装置のコントローラ１００内の構成を示す図 不揮発性一次メモリの保持データ 第１の実施形態におけるコントローラ１００の処理を説明するためのフローチャート 第２の実施形態におけるコントローラ１００の処理を説明するためのフローチャート

（第１の実施形態）
図１は、情報処理装置のコントローラ１００内の構成を示す図である。

情報処理装置のコントローラ１００は、ＣＰＵ１０３、メモリコントローラ１０２、不揮発性一次メモリ１０１、サウスブリッジ１０４、ＨＤＤ１０５、ＢＯＯＴＲＯＭ１０６、および電源１１１と電圧監視部１２１からなる。

ＣＰＵ１０３は、情報処理装置全体を統括し、ソフトウェアの処理を行う。メモリコントローラ１０２は、不揮発性一次メモリ１０１とＣＰＵ１０３に接続し、ＣＰＵ１０３からの指示に従って不揮発性一次メモリ１０１への情報の書き込み及び読み出し等を行う。また、メモリコントローラ１０２は、内部にアドレスを保持するためのレジスタを備えている。不揮発性一次メモリ１０１であっても、メモリコントローラ１０２とのアクセス手法は一般的な一次メモリの手法と変わらないため、具体的な信号の制御に関する記載は割愛する。

サウスブリッジ１０４はＣＰＵ１０３とＨＤＤ１０５、ＢＯＯＴＲＯＭ１０６と接続しており、ＣＰＵ１０３の指示に従ってＨＤＤ１０５、ＢＯＯＴＲＯＭ１０６とのデータ授受を制御する。ＨＤＤ１０５は、ユーザ用データを保存している。ＢＯＯＴＲＯＭ１０６は、不揮発性一次メモリ１０１に展開するためのＯＳデータを保存している。

電源１１１はＤＣ／ＤＣコンバータであり、情報処理装置のコントローラ１００内の各デバイスに電力を供給する。各デバイスは、要求する電圧がそれぞれ異なっている。よって電源１１１と各デバイスは、メモリコントローラ１０２と不揮発性一次メモリ１０１への電力経路１１２、ＣＰＵ１０３への電力経路１１３、ＨＤＤ１０５とＢＯＯＴＲＯＭ１０６及びサウスブリッジ１０４への電力経路１１４に分かれて接続される。

電圧監視部１２１は、メモリコントローラ１０２と不揮発性一次メモリ１０１への電力経路１１２における電圧を監視している。電圧監視部１２１の外部回路により監視電圧がハードウェアで規定されている。電圧監視部１２１は、メモリコントローラ１０２と不揮発性一次メモリ１０１への電力経路１１２における電圧が規定値以下になった場合、通知信号１２２を介してメモリコントローラ１０２へ通知することができる。

図２は、不揮発性一次メモリ１０１内のデータ保存状態を示す図である。不揮発性一次メモリ１０１は、ＢＯＯＴＲＯＭ１０６から展開されたＯＳが格納されるＯＳ領域２０１と、ＯＳが稼働するために使用するＯＳ使用領域２０２、および、ワークエリアであり、ユーザデータが格納されるユーザデータ領域２０３に分かれて配置される。また、それらの領域は、説明上、アドレス０、アドレスＡ、アドレスＢ、アドレスＣで分離されているものとする。

図３は、実施の形態１にかかるコントローラ１００の処理を説明するフローチャートである。図３を参照して、不揮発性一次メモリ１０１内に保持されている情報の消去処理について説明する。

まず、情報処理装置は、不揮発性一次メモリ１０１のユーザデータ領域２０３にデータを保持させながら稼働する。ＣＰＵ１０３は、メモリコントローラ１０２へ、あらかじめアドレス０とアドレスＣの値を指定し、メモリコントローラ１０２は指定されたアドレス値をレジスタに記憶する（Ｓ３０１）。

情報処理装置が稼働している間、電圧監視部１２１はメモリコントローラ１０２と不揮発性一次メモリ１０１への電力経路１１２を監視し（Ｓ３０２）、規定の電圧を下回らければ（Ｓ３０３のＮｏ）、監視を継続する。メモリコントローラ１０２と不揮発性一次メモリ１０１への電力経路１１２が規定の電圧を下回った場合（Ｓ３０３でＹｅｓ）、電圧監視部１２１は通知信号１２２を介してメモリコントローラ１０２に通知する（Ｓ３０４）。

通知を受けたメモリコントローラ１０２は、不揮発性一次メモリ１０１へアクセスをしているかどうかを確認する（Ｓ３０５）。アクセス中であれば（Ｓ３０５でＹｅｓ）、メモリコントローラ１０２はアクセスを中止する（Ｓ３０６）。そして、メモリコントローラ１０２はレジスタに予め記憶されたアドレスを用いて不揮発性一次メモリ１０１のアドレス０からアドレスＣの値を上書き消去する（Ｓ３０７）。また不揮発性一次メモリ１０１へアクセスしていなければ（Ｓ３０５でＮｏ）、メモリコントローラ１０２は不揮発性一次メモリ１０１のアドレス０からアドレスＣの値を上書き消去する（Ｓ３０７）。なお、電圧低下が検知されてから上書き消去が完了するまでにおける、不揮発性一次メモリ１０１とメモリコントローラ１０２の動作用電力は、電源１１１が内部に保持している図示しない電荷保持手段によって担保されているものとする。

情報処理装置においては、ＡＣインレットが抜かれる、ＣＰＵ１０３が暴走してリセットをかけるなどの、ソフトウェアによる正規のシャットダウン処理を経ずに終了イベントが発生する場合がある。本実施の形態によれば、メモリコントローラ１０２への電力供給状態を監視することで、終了イベントが発生していることをハードウェアによって認識し、メモリコントローラ１０２に通知する。メモリコントローラ１０２には、不揮発性一次メモリ１０１の消去すべきアドレスを予め記憶させておくので、メモリコントローラ１０２は当該通知に応じて、既存のアクセスより優先して上書き消去処理を実施する。その結果、ＣＰＵ１０３の介在なしに不揮発性一次メモリ１０１に保持されている情報を消去することができる。

（第２の実施形態）
第１の実施形態では、メモリコントローラ１０２が不揮発性一次メモリ１０１全体を上書き消去処理する場合について説明した。ここで、不揮発性一次メモリ１０１に保持されている情報のうち、最も機密性の高い情報はユーザデータ領域２０３に保持されている。そこで、本実施形態では、正規のシャットダウン処理を経ていない終了イベントが発生した場合に、ＯＳ領域２０１は保持したまま、ユーザデータ領域２０３を消去する場合について説明する。

図４は、第２の実施形態におけるコントローラ１００の処理を説明するフローチャートである。

情報処理装置がユーザデータ領域２０３にデータを保持させながら稼働しているとき、メモリコントローラ１０２はＣＰＵ１０３より消去するためのアドレスを指定されている。ＣＰＵ１０３は、メモリコントローラ１０２へアドレスＢとアドレスＣを指定し、当該アドレス値をメモリコントローラ１０２のレジスタに記憶させる（Ｓ４０１）。その後のＳ４０２からＳ４０６までは、図３におけるＳ３０２からＳ３０６の処理と同様である。

その後、メモリコントローラ１０２はアドレスＢとアドレスＣ間のデータを上書き消去する（Ｓ４０７）。なお、電圧低下が検知されてから上書き消去が完了するまでにおける、不揮発性一次メモリ１０１とメモリコントローラ１０２の動作用電力は、電源１１１が内部に保持している図示しない電荷保持手段によって担保されているものとする。

本実施の形態によれば、ソフトウェアによる正規のシャットダウン処理を経ていない終了イベントが発生した場合であっても、メモリコントローラ１０２が不揮発性一次メモリ１０１のユーザデータ領域２０３のみの上書き消去処理を実施する。よって、セキュリティの高い一部の情報を確実に消去すると共に、不揮発性一次メモリ１０１全体を上書き消去する場合に比べ書き込み時間を短縮することができる。また、ＯＳ領域２０１には情報が残ったままとなるため、次回起動時などにその情報を使用することができる。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や処理プロセスの組み合わせにはいろいろな変形例が可能なこと、例示されていない画像形成装置に一般的な構成要素を付加しても本発明の範囲にあることは、当業者には理解されるところである。

１００ コントローラ
１０１ 不揮発性一次メモリ
１０２ メモリコントローラ
１１２ メモリコントローラと不揮発性一次メモリへの電力経路
１２１ 電圧監視部
１２２ メモリコントローラへの通知信号

Claims (7)

1. 情報処理装置であって、
   不揮発性一次メモリと、
   前記不揮発性一次メモリへの情報の書き込みを行うメモリコントローラと、
   前記メモリコントローラへ電力を供給する電力供給手段と、
   前記電力供給手段から前記メモリコントローラへの電力供給状態を監視する監視手段と、を有し、
   前記監視手段により監視する電力供給状態に基づいて、前記メモリコントローラが前記不揮発性一次メモリに記憶されている情報を消去することを特徴とする情報処理装置。
2. 前記メモリコントローラは、前記不揮発性一次メモリに情報を上書きすることにより、前記不揮発性一次メモリに記憶されている情報を消去することを特徴とする請求項１記載の情報処理装置。
3. 前記メモリコントローラは、前記不揮発性一次メモリに記憶されている情報のうち、一部の情報を消去することを特徴とする請求項１又は２記載の情報処理装置。
4. 前記不揮発性一次メモリは、ＯＳに関する情報を記憶するＯＳ領域と、ＯＳが稼働するために使用されるＯＳ使用領域と、ユーザデータを記憶するユーザデータ領域と、を有することを特徴とする請求項１又は２に記載の情報処理装置。
5. 前記メモリコントローラは、前記不揮発性一次メモリに記憶されている情報のうち、ＯＳ領域、ＯＳ使用領域、及びユーザデータ領域に記憶されている情報を消去することを特徴とする請求項４記載の情報処理装置。
6. 前記メモリコントローラは、前記不揮発性一次メモリに記憶されている情報のうち、ＯＳ領域及びＯＳ使用領域に記憶されている情報を消去せずに、ユーザデータ領域に記憶されている情報を消去することを特徴とする請求項４記載の情報処理装置。
7. 前記メモリコントローラはアドレスを保持するためのレジスタを備え、前記不揮発性一次メモリに記憶されている情報のうち、消去すべき情報が格納されているアドレスを前記レジスタに予め記憶させておき、
   前記メモリコントローラは、前記レジスタに記憶されているアドレスに基づいて、前記不揮発性一次メモリに記憶されている情報を消去することを特徴とする請求項１から６のいずれか１項に記載の情報処理装置。

Images