CN1691568A - 同步数据传送网中数据交叉的方法及装置 - Google Patents

同步数据传送网中数据交叉的方法及装置 Download PDF

Info

Publication number
CN1691568A
CN1691568A CN 200410037456 CN200410037456A CN1691568A CN 1691568 A CN1691568 A CN 1691568A CN 200410037456 CN200410037456 CN 200410037456 CN 200410037456 A CN200410037456 A CN 200410037456A CN 1691568 A CN1691568 A CN 1691568A
Authority
CN
China
Prior art keywords
cross
data
road
bus
convergence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200410037456
Other languages
English (en)
Inventor
胥海洲
陈小铁
成民
苏文彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN 200410037456 priority Critical patent/CN1691568A/zh
Publication of CN1691568A publication Critical patent/CN1691568A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

本发明公开了一种同步数据传送网中数据交叉的方法及装置，所述方法由本发明装置中的多个相同的芯片通过分布式组合共同来实现，包括：选定n个交叉芯片；根据所述n路输入总线获取n路待交叉的数据流；将所述获取的n路待交叉的数据流分别输入到每个交叉芯片；分别控制每个交叉芯片同步完成不同的、待交叉时隙的1/n的收敛交叉，并将交叉后的数据输出到1路输出总线上。利用本发明，可以减少大容量交叉中所需芯片的数量，降低成本及单板设计和系统实现的难度。

Description

同步数据传送网中数据交叉的方法及装置
技术领域
本发明涉及通信技术领域，具体涉及一种数据交叉的方法及装置。
背景技术
目前的通信传输网络主要是基于SDH(同步数字体系)/SONET(同步光网络)技术的，在SDH/SONET网络中，随着信息容量的增加，使得交叉连接设备的交叉容量也急剧增加。目前的交叉方法主要有空分和时分两种，现有的低阶交叉芯片一般采用时分全交叉的方案：核心交叉芯片采用全T交叉实现输入的任意一路的任意一个时隙，都可以交叉到输出的任意一路的任意一个时隙上，通常有两种实现方法：顺序写入控制读出和控制写入顺序读出，其实现机理如图1所示：其中，DM为存放交叉数据用的存储器。
采用顺序写入控制读出方法时，CM为存放读DM的地址的存储器，CM中的数据由CPU配置。首先，将经过帧对齐和速率调整后的帧数据信号STM-N/STS-N(Synchronous Transport Module N/Synchronous TransportSignal-level N)顺序写入DM中，然后，顺序读取交叉的控制读出的存储器CM的数据，并以该数据作为地址，从数据存储器DM中读取数据，顺序组成新的STM-N/STS-N信号送出，也就是通过对DM的顺序写入、控制读出实现无阻塞的低阶全交叉。
例如，假设要实现10G的交叉容量，DM采用一写一读的单口RAM(随机存取存储器)来实现，传统的全T交叉顺序写入控制读出实现方法如图2所示：图中有4片RAM，可以看出每一片RAM都跟入口的2.5G总线相连，即每一片RAM都存储了所有10G输入的数据。这里的4片RAM的容量和存储结构是完全一样的，每一片RAM只有一个读口，只能支持2.5G的带宽容量，因此10G的交叉容量需要4片完全一样的RAM来实现。输入的数据顺序写入RAM内，然后在CM的控制下读出，最后经过一个MUX(复用器)将需要的数据选出后送出(这是因为RAM的同一个地址中同时存储了4个2.5G业务中的一个数据，通过CM控制只能读出一个地址中的数据，而到底需要哪个20G业务中的数据，还需要一个MUX来选择)，即完成了顺序写入控制读出的全T交叉。
由图2还可以看出，假设需要20G的交叉容量，那么肯定需要8片RAM(每片支持2.5G的读口，8片一共20G容量)，即RAM的片数增加了两倍，而每一片RAM也需要存储20G的数据，即RAM的容量也增加了两倍，因此总资源增加了2×2＝4倍，这里只计算了RAM资源，还不计算其它附带的资源增加，比如MUX的增加和CM资源的增加。
如果采用有8个读口的RAM，则可以支持20G的带宽容量，假设要实现80G的交叉容量，传统的全T交叉顺序写入控制读出实现方法也可以采用与图2类似的方式：由4片容量和存储结构完全相同的RAM来实现，每一片RAM都跟入口的80G总线相连，即每一片RAM都存储了所有80G输入的数据。
采用控制写入顺序读出方法时，CM为存放写DM的地址的存储器，CM中的数据由CPU配置。首先，顺序读出CM中的地址，并使该地址信息与需要输入的数据同步，然后，将读出的地址信息作为DM的写地址，将待交叉的数据信息写入DM中指定的地址，此时，待交叉的数据已经按照新的顺序在DM中排列，然后，再将数据从DM中顺序读出即可，也就通过对DM的控制写入、顺序读出实现无阻塞的低阶全交叉。
上述这两种方法都有一个缺点，即交叉的规模扩大两倍，则交叉的资源(对时分交叉指存储器容量，对空分交叉是实现的逻辑)将扩大四倍。这个缺点严重制约了大容量交叉芯片的实现。鉴于此，采用现有的工艺水平，单片80G以上的低阶交叉芯片几乎是不能实现的。
目前，为了提高交叉容量，通常采用3级CLOS(即六片交叉芯片实现加倍容量的方法)的方法来搭交叉矩阵，例如：假设一块芯片的容量为5G，要实现10G容量的交叉，则连接方式如图3所示，图中没有表明容量的总线都表示2.5G带宽，可以看出，采用这种方法，增加一倍的交叉容量，则需要6块芯片，成本将会非常高，而且由于芯片的增加也会给单板设计和系统实现带来很大的麻烦。
发明内容
本发明的目的是提供一种同步数据传送网中数据交叉的方法及装置，以减少大容量交叉中所需芯片的数量，降低成本及单板设计和系统实现的难度。
本发明的目的是通过以下技术方案实现的：
一种同步数据传送网中数据交叉的方法，由多个相同的芯片通过分布式组合实现n路输入总线到n路输出总线的全交叉，其特征在于，包括：
A、选定n个交叉芯片；
B、根据所述n路输入总线获取n路待交叉的数据流；
C、将所述获取的n路待交叉的数据流分别输入到每个交叉芯片；
D、分别控制每个交叉芯片同步完成不同的、待交叉时隙的1/n的收敛交叉，并将交叉后的数据输出到1路输出总线上。
所述交叉芯片具有n路输入总线和n路输出总线。
所述步骤B具体为：分别通过支路单元指针处理获取所述n路输入总线对应的n路待交叉的数据流。
所述步骤C包括：
C1、将所述获取的待交叉的数据流分别输入到所述交叉芯片的第1路输入总线上；
C2、同时将所述获取的n路待交叉的数据流分别直接驱动n-1个接口，将所述n-1个接口输出的待交叉的数据流分别输入到其他交叉芯片另外的n-1路输入总线上。
所述步骤D包括：
D1、利用顺序写入控制读出的方式使所述交叉芯片实现收敛交叉；或者
D2、利用控制写入控制读出的方式使所述单个芯片实现收敛交叉。
一种同步数据传送网中数据交叉的装置，其特征在于，包括：
多个小容量交叉装置，用于完成输入数据流的收敛交叉，每个小容量交叉装置有n路输入总线和n路输出总线，其中，
所述n路输出总线包括1路收敛交叉后的输出总线和n-1路相同的驱动输入总线；
所述n路输入总线的第1路输入为包括不同数据流的高速数据总线，其他n-1路输入分别为其他小容量交叉装置输出的驱动输入总线。
所述小容量交叉装置包括：
支路单元指针处理装置，用于提取所述包括不同数据流的高速数据总线中的待交叉的数据流；
收敛交叉装置，用于根据所述支路单元指针处理装置输出的待交叉的数据流以及所述其他小容量交叉装置输出的驱动输入总线完成低阶收敛交叉。
所述收敛交叉装置包括：
低阶交叉模块，用于完成低阶交叉；
控制模块，用于控制所述低阶交叉模块完成低阶交叉。
所述收敛交叉装置还包括：高阶交叉模块，用于完成高阶交叉。
由以上本发明提供的技术方案可以看出，本发明通过采用分布式交叉方式，在使用多块芯片组合实现大规模交叉容量的时候不需要按照3级CLOS的方法进行扩充，而只需要线性扩充，从而可以根据单个芯片的交叉容量线性选择芯片数量来组成不同的交叉容量，并利用较少芯片的线性组合完成大容量交叉的功能，使得在现有工艺水平上实现更大规模交叉容量的交叉芯片变为可能；同时，使单个交叉芯片的应用可以适应从较低容量到高容量的全覆盖，从而可以减少制作不同容量芯片单独流片的费用；由于芯片的减少，也降低了单板设计和系统实现的难度。
附图说明
图1是现有技术中实现全T交叉的原理框图；
图2是传统的全T交叉顺序写入控制读出实现10G交叉的结构框图；
图3是现有技术中3级CLOS方式扩充交叉容量的实现原理框图；
图4是本发明方法的实现流程；
图5是本发明装置的实施例80G低阶交叉连接示意图；
图6是图5所示本发明装置中单个小容量交叉装置的实现框图；
图7是图6中的收敛交叉装置实现收敛交叉的结构示意图；
图8是本发明装置中内部逻辑的一种应用实例。
具体实施方式
本发明的核心在于采用分布式交叉的方法，即由多片芯片来共同实现大容量的交叉，而每一片芯片则只实现其中的部分容量的交叉。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和实施方式对本发明作进一步的详细说明。
参照图4，图4是本发明方法的实现流程，该流程描述了由多个相同的芯片通过分布式组合实现n路输入总线到n路输出总线的全交叉的过程，包括以下步骤：
步骤401：选定n个具有n路输入总线和n路输出总线交叉芯片。
步骤402：分别通过支路单元指针处理获取所述n路输入总线对应的n路待交叉的数据流。
步骤403：将获取的待交叉的数据流分别输入到交叉芯片的第1路输入总线上。
步骤404：同时将所述获取的n路待交叉的数据流分别直接驱动n-1个接口。
步骤405：将n-1个接口输出的待交叉的数据流分别输入到其他交叉芯片另外的n-1路输入总线上。
步骤406：分别控制每个交叉芯片同步完成不同的、待交叉时隙的1/n的收敛交叉，并将交叉后的数据输出到该交叉芯片的1路输出总线上。比如，可以利用顺序写入控制读出的方式使交叉芯片实现低阶收敛交叉；或者利用控制写入控制读出的方式使交叉芯片实现低阶收敛交叉。
下面以4片交叉容量为20G的小容量交叉装置实现80G低阶全交叉为例，进一步说明本发明装置。
参照图5和图6，图5示出了本发明装置的实施例80G低阶交叉中每个小容量交叉装置之间的连接关系，图6示出了图5中单个小容量交叉装置的实现框图：
图中的CHIP1、CHIP2、CHIP3和CHIP4分别为20G的小容量交叉装置，分别有4路20G的输入总线和4路20G的输出总线，图中编号名称相同的总线互连。
第一个20G的包括不同数据流的高速数据总线进入CHIP1后经过支路单元指针处理装置后直接驱动3个20G的高速接口，以提高输入总线的驱动能力。该支路单元指针处理装置用于提取包括不同数据流的高速数据总线中待交叉的数据流。接口的输出“1-2”、“1-3”、“1-4”分别为20G的驱动输入总线，将接口的输出“1-2”、“1-3”、“1-4”分别送给其它三个小容量交叉装置，同时和由其他另外三个小容量交叉装置的60G的业务进入收敛交叉装置，由收敛交叉装置中的控制模块控制低阶交叉模块完成第1路输入的各时隙数据与本路其他时隙及另外3路各时隙数据的交叉，然后，输出第1路20G的交叉结果；
同样，第二个20G的包括不同数据流的高速数据总线进入CHIP2后经过支路单元指针处理装置后直接驱动3个20G的高速接口，以提高输入总线的驱动能力。接口的输出“2-1”、“2-3”、“2-4”分别为20G的驱动输入总线，将接口的输出“2-1”、“2-3”、“2-4”分别送给其它三个小容量交叉装置，同时和由其他另外三个小容量交叉装置的60G的业务进入收敛交叉装置，由收敛交叉装置中的控制模块控制低阶交叉模块完成第2路输入的各时隙数据与本路其他时隙及另外3路各时隙数据的交叉，然后，输出第2路20G的交叉结果；
同样，第三个20G的包括不同数据流的高速数据总线进入CHIP3后经过支路单元指针处理装置后直接驱动3个20G的高速接口，以提高输入总线的驱动能力。接口的输出“3-1”、“3-2”、“3-4”分别为20G的驱动输入总线，将接口的输出“3-1”、“3-2”、“3-4”分别送给其它三个小容量交叉装置，同时和由其他另外三个小容量交叉装置的60G的业务进入收敛交叉装置，由收敛交叉装置中的控制模块控制低阶交叉模块完成第3路输入的各时隙数据与本路其他时隙及另外3路各时隙数据的交叉，然后，输出第3路20G的交叉结果；
同样，第四个20G的包括不同数据流的高速数据总线进入CHIP4后经过支路单元指针处理装置后直接驱动3个20G的高速接口，以提高输入总线的驱动能力。接口的输出“4-1”、“4-2”、“4-3”分别为20G的驱动输入总线，将接口的输出“4-1”、“4-2”、“4-3”分别送给其它三个小容量交叉装置，同时和由其他另外三个小容量交叉装置的60G的业务进入收敛交叉装置，由收敛交叉装置中的控制模块控制低阶交叉模块完成第4路输入的各时隙数据与本路其他时隙及另外3路各时隙数据的交叉，然后，输出第4路20G的交叉结果。
上述不同收敛交叉装置中数据的交叉是同步进行的，因此可以保证4路20G的交叉输出同步，也就是说，通过4个20G交叉容量的芯片实现了80G的输入到80G输出的全交叉。
在上述本发明装置的实施例中，支路单元指针处理装置与收敛交叉装置集成在同一个小容量交叉装置中，支路单元指针处理装置会占用小容量交叉装置的部分资源。应该知道，稍加变化，通过独立的支路单元指针处理芯片分别提取出各路高速数据总线中的待交叉的数据流，将其分别送给各小容量交叉装置，同样可以实现全交叉，同时会节省交叉芯片的资源，希望所附的权利要求包括这些变化而不脱离本发明的精神。
在上述本装置的实施方式中，80G到20G的交叉由收敛交叉装置中的控制模块和低阶交叉模块来完成。本技术领域人员知道，实现收敛交叉的方式可以有多种，比如，通过顺序写入控制读出方式实现收敛交叉、通过控制写入控制读出方式实现收敛交叉。下面以80G收敛到20G为例说明如下：
参照图2所示的传统方式顺序写入控制读出实现10G全交叉的结构框图，如果要实现80G的全交叉，则图中的每一片低阶交叉模块都需要存储所有80G输入的数据，每片低阶交叉模块的带宽容量为20G，也就是说每片低阶交叉模块能实现20G的交叉，因此可以采用其中的一片低阶交叉模块，由CM控制完成收敛交叉，其实现结构如图7所示：将输入的80G数据顺序存储到低阶交叉模块1中，然后在CM(控制模块)的控制下读出，读出的数据经过MUX(复用器)的选择后输出，即实现了20G的交叉。20G收敛交叉所占用的资源为80G全交叉所占用资源的四分之一。由该图可以看出，如果增加到160G容量的交叉，假设采用160G到20G的收敛，则只需要将RAM1的容量加倍即可，因此单片的交叉资源只增加2倍。
由图7可以看出，在由收敛交叉装置完成收敛交叉的过程中，只占用了实现交叉的RAM的部分资源，因此，本发明装置还可以顺带提供一种高阶交叉内嵌低阶交叉的功能，也就是说，利用本发明装置中的同一套逻辑资源，不仅可以实现分布式交叉，还可以实现高阶内嵌低阶的传统全T交叉模式，如图8所示，这种功能完全不需要添加任何资源，与图3相比，支路单元指针处理装置是本发明装置中现有的逻辑，核心低阶交叉模块也是本发明装置中现有的逻辑，不同的只是将RAM中低阶交叉未用的资源用作实现高阶交叉的功能，比如，图7中RAM的存储空间为768K1写8读的RAM，而没有收敛功能的低阶交叉只用192K1写8读的RAM，因此如果不需要收敛功能还有576K K1写8读的RAM剩余空间，可以利用该部分资源提供一个高阶交叉模块，这样可以使这种交叉芯片功能更加强大。
上面所述的交叉都同时支持SONET和SDH协议。
虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims (9)

1、一种同步数据传送网中数据交叉的方法，由多个相同的芯片通过分布式组合实现n路输入总线到n路输出总线的全交叉，其特征在于，包括：
A、选定n个交叉芯片；
B、根据所述n路输入总线获取n路待交叉的数据流；
C、将所述获取的n路待交叉的数据流分别输入到每个交叉芯片；
D、分别控制每个交叉芯片同步完成不同的、待交叉时隙的1/n的收敛交叉，并将交叉后的数据输出到1路输出总线上。
2、如权利要求1所述的同步数据传送网中数据交叉的方法，其特征在于，所述交叉芯片具有n路输入总线和n路输出总线。
3、如权利要求2所述的同步数据传送网中数据交叉的方法，其特征在于，所述步骤B具体为：分别通过支路单元指针处理获取所述n路输入总线对应的n路待交叉的数据流。
4、如权利要求3所述的同步数据传送网中数据交叉的方法，其特征在于，所述步骤C包括：
C1、将所述获取的待交叉的数据流分别输入到所述交叉芯片的第1路输入总线上；
C2、同时将所述获取的n路待交叉的数据流分别直接驱动n-1个接口，将所述n-1个接口输出的待交叉的数据流分别输入到其他交叉芯片另外的n-1路输入总线上。
5、如权利要求1至4任意一项所述的同步数据传送网中数据交叉的方法，其特征在于，所述步骤D包括：
D1、利用顺序写入控制读出的方式使所述交叉芯片实现收敛交叉；或者
D2、利用控制写入控制读出的方式使所述单个芯片实现收敛交叉。
6、一种同步数据传送网中数据交叉的装置，其特征在于，包括：
多个小容量交叉装置，用于完成输入数据流的收敛交叉，每个小容量交叉装置有n路输入总线和n路输出总线，其中，
所述n路输出总线包括1路收敛交叉后的输出总线和n-1路相同的驱动输入总线；
所述n路输入总线的第1路输入为包括不同数据流的高速数据总线，其他n-1路输入分别为其他小容量交叉装置输出的驱动输入总线。
7、如权利要求6所述的同步数据传送网中数据交叉的装置，其特征在于，所述小容量交叉装置包括：
支路单元指针处理装置，用于提取所述包括不同数据流的高速数据总线中的待交叉的数据流；
收敛交叉装置，用于根据所述支路单元指针处理装置输出的待交叉的数据流以及所述其他小容量交叉装置输出的驱动输入总线完成低阶收敛交叉。
8、如权利要求7所述的同步数据传送网中数据交叉的装置，其特征在于，所述收敛交叉装置包括：
低阶交叉模块，用于完成低阶交叉；
控制模块，用于控制所述低阶交叉模块完成低阶交叉。
9、如权利要求8所述的同步数据传送网中数据交叉的装置，其特征在于，所述收敛交叉装置还包括：高阶交叉模块，用于完成高阶交叉。
CN 200410037456 2004-04-29 2004-04-29 同步数据传送网中数据交叉的方法及装置 Pending CN1691568A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410037456 CN1691568A (zh) 2004-04-29 2004-04-29 同步数据传送网中数据交叉的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410037456 CN1691568A (zh) 2004-04-29 2004-04-29 同步数据传送网中数据交叉的方法及装置

Publications (1)

Publication Number Publication Date
CN1691568A true CN1691568A (zh) 2005-11-02

Family

ID=35346735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410037456 Pending CN1691568A (zh) 2004-04-29 2004-04-29 同步数据传送网中数据交叉的方法及装置

Country Status (1)

Country Link
CN (1) CN1691568A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009036618A1 (fr) * 2007-09-19 2009-03-26 Zte Corporation Dispositif d'interconnexion distribuée par bus partagé
WO2010000194A1 (zh) * 2008-06-30 2010-01-07 中兴通讯股份有限公司 一种数据交叉方法和装置
CN101137246B (zh) * 2006-10-12 2010-09-29 中兴通讯股份有限公司 用于同步数字传输系统中的超大规模数据交叉连接的方法
CN101662330B (zh) * 2008-08-27 2012-12-19 中兴通讯股份有限公司 一种具有时隙扫描功能的交叉收敛设备及信令采集系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101137246B (zh) * 2006-10-12 2010-09-29 中兴通讯股份有限公司 用于同步数字传输系统中的超大规模数据交叉连接的方法
WO2009036618A1 (fr) * 2007-09-19 2009-03-26 Zte Corporation Dispositif d'interconnexion distribuée par bus partagé
WO2010000194A1 (zh) * 2008-06-30 2010-01-07 中兴通讯股份有限公司 一种数据交叉方法和装置
CN101621715B (zh) * 2008-06-30 2012-07-04 中兴通讯股份有限公司 一种数据交叉方法和装置
CN101662330B (zh) * 2008-08-27 2012-12-19 中兴通讯股份有限公司 一种具有时隙扫描功能的交叉收敛设备及信令采集系统

Similar Documents

Publication Publication Date Title
CN1035927A (zh) 混合式分组交换的方法和设备
CN1113365C (zh) 实现数据的读修改写操作的方法和电路以及半导体存储器
CN1043052A (zh) 通讯转换元件
CN1221919A (zh) 在处理器单元之间交换数据的系统
CN1262091C (zh) 单级数据管理交换机的体系结构
CN1120652C (zh) 2n×n多路交换机
CN1691568A (zh) 同步数据传送网中数据交叉的方法及装置
CN1317842C (zh) 用于同步数字传输系统的超大规模交叉连接装置
CN101789840B (zh) 一种全t交叉装置和方法
CN1764182A (zh) 一种多协议处理芯片及多协议处理装置
CN1893388A (zh) 一种异步fifo实现系统及实现方法
CN1678127A (zh) 一种大容量多播严格无阻塞交叉矩阵结构
CN1841978A (zh) 实现多路信号再定时的方法及装置
CN1094011C (zh) 转换帧数据的电路
CN1282317C (zh) 多路多速率数字交换的方法及其装置
CN1124609C (zh) 半导体存储器
CN1929476A (zh) 一种实现无损伤虚级联恢复的方法
CN1204935A (zh) 电子交换机中的时分多路通信高速切换控制系统和控制方法
CN1129279C (zh) 可变码速的复用分路器及复用分路方法
CN1855783A (zh) 大容量时分多路复用交换芯片的数据处理方法
CN1242659A (zh) 单板大容量数字时分交换网络
CN1306836C (zh) 一种实现信道完全共享的移动通信装置
CN1112782C (zh) 同步数字传输设备中的超大规模交叉连接装置
CN1841977A (zh) 一种光网络高阶开销处理装置及其方法
CN1219374C (zh) 实现信道共享的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication