CN1219374C - 实现信道共享的装置 - Google Patents

Abstract

实现信道共享的装置，属于CDMA基站信道单元共享技术。将所有信道板配置成跨板级联的方式：每个信道板均接收来自上级信道板的输出，从上游来的数据与本地数据在本板累加，累加输出送到下级信道板，即所有信道板构成一个板间的菊花链级联形式；在每个信道板末级设置一个受控于背板控制器的可编程延时器；每个信道板单独输出到射频接口板，在射频接口板上的选择电路选择有效数据，送到射频单元；能够简化系统结构，提高信道共享精度，支持最灵活的业务，提高健壮性及可靠性。

Description

实现信道共享的装置

本发明属于CDMA移动通讯领域，更具体地说，属于CDMA基站信道单元共享技术。

CDMA数字基带系统由多块信道板(CHM)构成，每块信道板中有多片CDMA基站调制解调芯片(CSM)，CSM完成CDMA信道的数字基带调制及解调，信道板的输出为所有CSM的输出之和，整个基站的输出为所有信道板分组累加的总和。累加功能一般在一块射频接口板(RIM)上实现，RIM的累加输出送到射频单元进行上下变频。

一般而言，基站累加器的数目取决于所配置的载频及扇区数。每个累加器中参加累加的信道板数取决于两个因素，一个是信道板的处理能力，一个是基站配置。根据累加方式的不同可分为信道不共享与信道共享两种：

信道不共享是指固定槽位，固定数量CHM的前向输出送到RIM，在RIM进行简单累加。缺点是信道板与射频单元的关系在硬件上已确定，无法更改。若改变基站配置，或信道板升级，则需要更换背板，灵活性较差。

信道共享：即信道调制解调器在硬件上不与特定载频或扇区对应，信道单元形成一个资源池，可由软件动态配置。信道共享的好处有：配置灵活，便于升级，可实现信道板冗余，提高可靠性。为方便软件，有时需要冗余信道单元，则可用信道共享将原先服务于其它扇区或载频的信道单元调度过来使用。还可以处理用户数量超出设计的情况，即提供某种意义上的“软容量”。

要实现真正的信道共享具有相当的难度：首先每个信道板单独输出到RIM，RIM上必须承担全部累加工作，最关键的问题是，RIM的累加方式必须能够动态更改。每个信道板前向输出数据线很多(12位或24位)，则在信道板数量较多的情况下RIM难以布局。此外，为实现灵活配置，整个基站的累加最好在一片逻辑器件中实现，如此大规模的器件难以选择并且成本较高；若用串行总线传输，则可减轻背板走线压力。但对于RIM，反而带来更大难度，因为在完成累加的同时，还要作串并转换。

现有技术中实现信道共享的方案有如下三种：

第一种方案是在RIM内部采用并行总线：

该方案的基本结构图1所示：每个信道板将本板的输出送到RIM，RIM的一片可编程逻辑器件接收来自所有信道板的输出。在该逻辑器件内部，首先对信号进行交叉连接，分成多组，每组分别累加，其输出分别送到不同的射频单元。

该方案结构简单，但存在如下问题：

1、由于每个CHM输出多位并行线(一般为12位或24位)，因此RIM上的可编程逻辑器件需要大量输入，更重要的是需要对这些输入作交叉连接，致使可编程逻辑器件规模庞大，成本较高。

2、RIM上的可编程器件需要多个多输入的累加器，大量占用逻辑资源。

3、RIM单板上需要大量并行总线，布线较困难。

4、由于需要适应各种配置，在逻辑设计中，无论是输入还是输出均要按最大可能的情况考虑，这必将浪费大量逻辑资源。

5、信道板对外输出均为本板所有CSM信号之和，因而信道共享只能达到CHM单板一级，而不能精确到每个CSM芯片。例如，只要CHM上有一个CSM服务于扇区组1，则所有CSM都只能服务于扇区组1，而不能将空闲的CSM调度到其它扇区组。

第二种方案是用单片逻辑器件实现串行传输接口及累加：该方案在RIM上采用带差分输入输出接口的逻辑器件，完成差分串并转换，累加及并串转换功能，最后用差分电平输出到射频单元。该方案中，满足CDMA前向累加要求的逻辑器件难以选择，成本较高，有如下具体问题：

1、目前满足CDMA要求的，集成多路，12位以上的，内置复用/解复用器及时钟数据恢复电路的逻辑器件难以选择且成本过高。

2、若用专用器件实现串行/解串，则在RIM上必须先解复用后再累加，存在大量并行线，并且专用串行/解串器件成本高。

3、此外，每个逻辑器件内置的锁相环数量有限，若小于CHM板的数量，则无法对每个CHM进行分别锁相。由此带来的问题是，由于器件的差异或因逻辑器件中布线的差异将造成CHM板之前传输延迟，数据传回RIM时有相差，若该差异达到一定程度，则某些板的数据帧头将出错，导致数据混乱。由于复用后数据速率很高，时延允差很小，设计极其困难。

4、若无法保证时延，则只能将任务分担到多个逻辑器件，但最终仍需一个集中点，致使多个逻辑器件之间存在大量通讯线。

5、与第一种方案相同，信道共享只能达到CHM单板一级，而不能精确到每个CSM芯片。

第三种方案是用交叉连接器与逻辑器件共同完成：

首先，信道板需要将前向输出数据复用成差分信号，所有信道板的信号汇集到RIM。在RIM处，首先经过一个大规模的差分交叉连接器，分成多组，每组又分为多路，分别在多个逻辑器件中累加，用差分电平输出到第二个多路交叉连接器，选择其中有用的信号输出到射频单元。

该方案存在如下缺点：

1、需要多个逻辑器件。

2、需要两个大规模，高速率的差分交叉连接器，成本较高。

3、要求内部部件的输入输出均按最大设计，由于各种配置相差太大(如可能为6载频3扇区，也可能为2载频6扇区，等等)，因此存在严重的逻辑资源浪费。

4、同样，该方案的信道共享只能达到CHM单板一级，而不能精确到每个CSM芯片。

为解决上述实现困难，成本高，信道共享范围小的缺点，本发明提出一种实现信道共享的装置，用简单的装置低成本地实现高精度信道共享。

为实现本发明的目的，采用了如下技术方案：

将所有信道板配置成跨板级联的方式：每个信道板均接收来自上级信道板的输出，从上游来的数据与本地数据在本板累加，累加输出送到下级信道板，即所有信道板构成一个板间的菊花链级联形式；在每个信道板末级设置一个可编程延时器；每个信道板单独输出到射频接口板RIM，在射频接口板RIM上的选择电路选择有效数据，送到射频单元。

为了使信道板拔插或出现故障时不影响链路的其余部分，在背板上对应每个信道板加一个旁路开关；所有旁路开关及可编程延时器均受控于背板控制器，背板控制器对链路动态配置。

为了进一步提高可靠性，可增加奇校验电路，对射频接口板RIM输入数据进行奇校验，以实时检测及处理信道板单板故障。

下面结合附图对本发明的具体实施方式作进一步详细的描述：

图1是在RIM内部采用并行总线的原理框图；

图2是本发明装置的原理示意；

图3是板间级联的实施例示意图；

图4是板内分段的实施例示意图；

图1已在背景技术中描述。

本发明装置的原理示意图如图2：

将所有信道板配置成跨板级联的方式：每个信道板均接收来自上级信道板的输出，从上游来的数据与本地数据在本板累加，累加输出送到下级信道板，即所有信道板构成一个板间的菊花链级联形式；为满足CDMA对信号延时的严格要求，在每个CHM单板末级设置可编程延时器，能够动态地调整各链路延时；每个信道板单独输出到射频接口板(RIM)，在射频接口板(RIM)上的选择电路选择有效数据，送到射频单元。

而在信道板单板内部，将所有调制解调芯片组成一条可动态配置的菊花链，与其它装置不同的是，该菊花链受控于一个板内分段控制电路，在其控制下，菊花链可在本板末尾，或本板中部任何一点断开；当CHM单板内部菊花链断开时，断开点的上一片CSM成为上一条子链的末尾，被直接送到RIM，而下一片CSM成为下一条子链的开始；单独输出到射频接口板RIM的每个信道板，其中有的恰好位于菊花链末尾，则其输出数据有效，而另一些信道板位于菊花链起始或中部，其输出仅代表中间结果，是无用数据；由于累加及路由均已分散到各信道板，射频接口板RIM无须再累加。

为使信道板拔插或出现故障时不影响链路的其余部分，在背板上对应每个信道板加旁路开关SB，当单板取出或损坏时，相应的旁路开关闭合，上游直连至下游，不影响其它信道板工作；

所有旁路开关及可编程延时器均受控于背板控制器，背板控制器对链路动态配置。

为进一步提高可靠性，可增加奇校验电路，对在射频接口板RIM的输入数据进行奇校验，以实时检测及处理信道板单板故障。

图3为用板间级联实现信道共享的方案框图：每个信道板单独输出到RIM，同时在背板上将自身的输出连到下一CHM的输入，在CHM的上、下游输入处分别置开关SCI和SCO，当SCI接通时，本板CHM的菊花链输入与上一CHM的菊花链输出相连，当SCI断开时，本板的CHM菊花链输入接0；

以适当的方式控制开关SCI和SCO，将同一载频的所有信道板首尾相连，在最后一个CHM上即可输出全链的累加结果；

在RIM侧，虽仍接收来自所有CHM的输入，但由于在CSM中已作菊花链累加，因此每载频只需要选择特定的一路(位于该载频菊花链尾部的那一路)，将其解复用并重新复用即可直接输出到射频单元；这样RIM上只须完成简单的选择，可省掉大量的累加器及可编程逻辑，连线也可大大减少，同时也支持对信道最大限度的灵活配置。

菊花链连接的一个固有缺点是：当链路中任意一个环节损坏或断开时，整个链路就不能工作。即一个信道板有可能影响整个载频。为解决这一问题，在背板上还有一组旁路开关SB，每个旁路开关对应一个CHM：当开关断开时，为正常工作方式，信道板逐级级联；当开关接通时，单板被旁路；以适当的方式控制SB，SCI和SCO，就能对链路动态配置，当链路中任意一块板或几块板取出时，原有链路仍可正常工作。

下面详细说明信道共享及动态配置情况：

当载频数、扇区数、乃至CHM上的CSM数发生变化时，可通过改变SB及SCI进行动态配置，举例说明如下：

假设在一个CHM上配有2片CSM，要求用CHM1、CHM2、CHM3三个信道板实现单载频3扇区的业务，则将开关SB1、SB2、SB3断开，而将SCI1、SCI2、SCI3、SCO1、SCO2、SCO3接通。使CHM1、CHM2、CHM3的前向数据首尾相连，在CHM3上输出整个载频的数据。为不影响下一载频，还应将SB4、SCI4断开，断绝前3块信道板与其后面信道板的联系。由于在CSM芯片内部已完成了累加功能，因此RIM无须再有累加器，仅需一个n输入的选择电路。在上例中，选择电路忽略作为中间结果的CHM1、CHM2的输入，仅取CHM3的输入作为最终结果，直接送到射频单元。

假设在一个CHM上配有3个CSM，要求CHM1、CHM2、CHM3、CHM4四个信道板实现单载频6扇区的业务，则应将开关SB1、SB2、SB3、SB4断开，而将SCI1、SCI2、SCI3、SCI4、SCO1、SCO2、SCO3、SCO4接通。使CHM1、CHM2、CHM3、CHM4的前向数据首尾相连，在CHM4上输出整个载频的数据。另外，还应将SB5、SCI5断开，断绝前四块信道板与其后面信道板的联系。在RIM处选择CHM4，直接输出到射频单元。

假设在一个CHM上配有4片CSM，要求用CHM1、CHM2、CHM3 3个信道板实现单载频6扇区业务，则应将开关SB1、SB2、SB3断开，而将SCI1、SCI2、SCI3、SCO1、SCO2、SCO3接通。使CHM1、CHM2、CHM3的前向数据首尾相连，在CHM3上输出整个载频的数据。此外，SB4、SCI4处于断开状态，断绝前3块信道板与其后面信道板的联系。在RIM处选择CHM3，直接送往射频单元。

图4为板内分段原理图：最上游的CSM通过开关SCI接收来自上级CHM的数据，本级CSM的输出通过SCk，SCk-1，....SC1，SCO送到下级，依此类推，使板上所有CSM连成一条链；

链路中所有开关SC均受控于译码器，当开关SC接通时，上级与下级联通，当SC断开时，菊花链隔断，上一级CSM成为菊花链的终点，直接输入到RIM；

除此之外，每个CSM的输出还同时送到另一组开关SDk，SDk-1，....SD1，该组开关的输出连成一条总线。开关SD也同样受控于译码器，由于译码器的特性，任一时刻只有一个导通，避免了总线冲突。通过对SD的控制，可选择任何一个CSM作为菊花链输出；

采用板内分段使得即使CHM上的CSM数目增加，每个信道板仍可维持一组输出，即信道板的升级不会带来背板改版的风险；可将信道共享做到CSM一级，提供最大限度的灵活性；

由于CDMA基站对定时提前量有严格的要求，因此当链路状态发生改变，例如某些单板取出时，需要调整延时以补偿链路延迟的改变。每个CSM引入的延时为一个CDMA码片，因此CHM上若有k+1个CSM则延时为k+1个码片。CHM末级有一个可编程延时器专用于补偿延时，当链路状态发生改变时，可重置可编程延时器，补偿延时。

在本实施例中，用分立的译码器、非门及缓冲器实现了分段控制的功能，但也可由可编程逻辑器件等实现类似功能。

在以前的情况下，菊花链中若一块板损坏或取出时，则整条链均受影响。但本发明采用板间级联、板内分段，较好地解决了这一问题。以下将着重讨论单板损坏的异常情况：

如图3所示，假设由3块CHM(CHM1、CHM2、CHM3)组成一个共享池，设想正常工作过程中一块或多块CHM损坏或被取出的情状：若CHM2被取出，则背板控制器将SB2接通，使CHM1的数据直接旁路到CHM3，再由CHM3输出到RIM，CHM3上的CSM完成CHM1及CHM3两块单板业务的累加。原先运行于CHM1及CHM3上的所有业务均可保持。

当CHM2再次插入时，SCI2及SCO2处于关闭状态，当CHM2初始化完毕后，将向背板控制器上报就绪消息，背板控制器收到该消息后将断开SB2，并接通SCI2和SCO2，使CHM2无缝隙地插入链路，同时避免了总线冲突。

若CHM3被取出，则背板控制器要求RIM改选CHM2的输出作为最终结果，使原来的业务得以保持。

若CHM1取出，则背板控制器断开SCI2、SB2、SB3；接通SCI3，使CHM2与CHM3相连，而将CHM1排除在外，RIM侧选择CHM3输出。

若同时取出两块板，也可用类似的方法保证剩下的板工作正常。例如CHM1及CHM3同时取出，则背板控制器选择CHM2的输出，原先位于CHM2的业务得以保持。

以上是由3个信道板组成一个共享池的情况，当CSM密度更高时，链路的可靠性将更高。

在单板及旁路开关同时损坏的情况下，由于背板上的旁路开关正常工作时均处于断开状态，只有当单板出现问题或被取出时才接通，因此即使背板上的开关损坏对系统运行也无影响。即使当单板和所对应的旁路开关同时损坏，也只有在极特殊的情况下影响部分链路工作。

例如，若CHM1、CHM2、CHM3组成一个共享池：

当CHM1和SB1恰好同时损坏时，背板控制器使RIM仍然从CHM3读入数据。由于CHM2上游浮空内部下拉，读到的上游输入为0，因此对CHM2及CHM3工作无影响。

当CHM3和SB3恰好同时损坏时，背板控制器将命令RIM从CHM2读入数据。仍可保证CHM1，CHM2正常工作。

当CHM2和SB2恰好同时损坏时，背板控制器将命令RIM选择CHM1或CHM3。假设选择了CHM1，则CHM1的工作仍正常，故障只影响CHM3。

当任意两块板及相应的旁路开关同时损坏时，例如，CHM1、SB1、CHM3、SB3同时损坏，则RIM将从CHM2读入数据。对未损坏的单板无影响。

即使在旁路开关输出短路、断路、甚至混乱时，也不会影响到整条链路：

当旁路开关短路时，相当于一块CHM单板被旁路，而不影响其它CHM。

当旁路开关断路时，不会影响整条链路，因为正常工作时，所有的旁路开关均处于断路状态。

当旁路开关固定输出高或低电平，甚至噪音时，下级CSM将检测到奇校验错(只有连续出现15个周期0，加一个周期1的情况才能通过奇校验)，并旁路上游，因此不会影响到后面的链路。

旁路开关起备份或增加可靠性的作用，只有在非常极端的情况下，旁路开关的损坏才会影响到系统工作，因此背板控制器加旁路开关能够提高可靠性。

CSM可对上游输入数据作逐扇区的奇校验，RIM上的奇校验电路也可对信道板输出的数据作奇校验，这样在链路上存在一个逐级校验的机制，只有当连续的16个比特中1的数目为奇数时才能通过奇校验。因此当上游未插板、旁路开关短路、开路、工作不正常等异常情况发生时，下游CSM均能够感知。

当发现奇校验错后，CSM可编程为本地输出模式，以使下游不受影响。同时，CSM还可通过奇校验中断向上报错。

所有开关均受控于背板控制器，背板控制器物理上可位于RIM。背板控制器不断监控每个CHM上电或掉电(取出)的事件，以此来控制背板的开关。

本发明所述的所有开关可由74HC244、74HC245、可编程逻辑器件等实现。例如，可将74HC 244的使能端(OE)作为开关的控制端，当OE为低时，开关接通，当OE为高时，开关断开，输出变为三态，由于CSM内部具有下拉电阻，因此下级输入将自动置0。

由于CDMA基站对定时提前量有严格的要求，因此应注意各单板CSM定时寄存器的设置，链路发生改变，例如链路中有板取出时，需要调整定时提前量以补偿链路延迟的改变，延时调整可用软件实现，也可用硬件实现。

本发明将在RIM上完成的集中的，复杂的累加及动态配置工作在信道板完成，大大简化了系统结构，在RIM上只须完成简单的选择，成本及难度大大降低；由于板内分段的应用，信道共享的精度从单板一级提高到芯片一级，进一步节省了资源；由于每个信道单元均可灵活配置到任一扇区，系统可能够以最少的资源支持最灵活的业务；提高了健壮性及可靠性，背板控制器对系统进行动态配置，并对各板的延时进行调整，满足了CDMA关于系统延时的严格要求；当信道资源分配策略改变，信道板CPU处理提高时，可保持总体结构不变，各种形式的信道板可以混插，对产品开发及维护带来极大方便。

Claims (3)

1、实现信道共享的装置，将所有信道板配置成跨板级联的方式：每个信道板均接收来自上级信道板的输出，从上游来的数据与本地数据在本板累加，累加输出送到下级信道板，即所有信道板构成一个板间的菊花链级联形式；在每个信道板末级设置一个受控于背板控制器的可编程延时器；每个信道板单独输出到射频接口板RIM，在射频接口板RIM上的选择电路选择有效数据，送到射频单元。

2、根据权利要求1所述的实现信道共享的装置，其特征在于：还包括在背板上对应每个信道板加一个旁路开关，所述的所有旁路开关受控于背板控制器。

3、根据权利要求1或2所述的实现信道共享的装置，其特征在于：还包括奇校验电路，对射频接口板RIM的输入数据进行奇校验。

Images