CN101420233B - 一种比特交织器及交织方法 - Google Patents
一种比特交织器及交织方法 Download PDFInfo
- Publication number
- CN101420233B CN101420233B CN2008102397462A CN200810239746A CN101420233B CN 101420233 B CN101420233 B CN 101420233B CN 2008102397462 A CN2008102397462 A CN 2008102397462A CN 200810239746 A CN200810239746 A CN 200810239746A CN 101420233 B CN101420233 B CN 101420233B
- Authority
- CN
- China
- Prior art keywords
- write
- ram
- configuration information
- bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明涉及一种比特交织器及交织方法，该比特交织器包括一个控制单元，一个双口随机存储器RAM和与所述随机存储器RAM相对应的一个配置信息存储介质，所述控制单元用于每接收到一个编码数据块时，将其写入所述双口随机存储器RAM，同时完成比特交织，并从所述RAM中读出数据；还用于当对所述RAM进行读/写数据的同时，相应对其对应的配置信息存储介质读/写配置信息；还用于写满用于写操作的RAM，并且读完用于读操作的RAM后，恢复初始状态等待新数据的到来。本发明采用近乎实时处理的方式相比采用两个随机存储器RAM，以乒乓RAM方式工作的比特交织器占用资源少一倍，硬件实现更简单。
Description
技术领域
本发明涉及无线通讯领域，尤其涉及一种比特交织器和进行比特交织的方法。
背景技术
比特交织器有两大主要功能，一是比特交织，二是根据上级模块传下来的配置信息进行星座映射。所述上级模块为用于向比特交织器提供数据和配置信息的编码器。
比特交织器内部有一块RAM(随机读写存储器)，以流水方式工作，数据以比特为单位先按行后按列写入RAM的后，从RAM中把数据以字节为单位顺序读出，从而实现比特交织。
现有方案中当从RAM中读出某个时隙的数据时，还需要对输出时隙进行计数，根据该时隙号，从相应的寄存器组中读取配置信息，从而对当前数据进行星座映射，另外现有方案需要占用较多的寄存器资源，而且每次读/写配置信息时都需要根据时隙技术找到相应的寄存器组，一次硬件实现也较复杂。
另外现有技术中也有采用两个随机存储器RAM，以乒乓方式工作的比特交织器，该比特交织器还包括两个配置信息存储介质，各固定对应于所各固定对应于所述RAM中的一个，和一个控制单元，该控制单元用于将前述两个RAM交替作为用于读操作的RAM和写操作的RAM，还用于当对一个RAM进行读/写数据的同时，相应对其对应的配置信息存储介质读/写配置信息；并在进行完一轮操作后，交换用于读/写操作的RAM；此方法消耗2倍的资源，同时还增加了乒乓RAM的切换判断等操作，从而加大了出错的可能性。
发明内容
本发明的目的在于克服上述现有技术的不足，提供一种比特交织器和进行比特交织的方法，能够解决资源浪费的问题，而且操作方便，硬件实现简单。
本发明的上述目的是通过如下技术方案予以实现的：
一种比特交织器，包括一个控制单元，其特征在于还包括一个双口随机存储器RAM和与所述随机存储器RAM相对应的一个配置信息存储介质，
所述控制单元用于每接收到一个编码数据块时，将其写入所述双口随机存储器RAM，同时完成比特交织，并从所述RAM中读出数据；还用于当对所述RAM进行读/写数据的同时，相应对其对应的配置信息存储介质读/写配置信息；还用于写满用于写操作的RAM，并且读完用于读操作的RAM后，恢复初始状态等待新数据的到来；
所述编码数据块为比特交织器每次接收到的一批数据。
在上述比特交织器中，控制单元将一个编码数据块写入所述双口随机存储器RAM，同时完成比特交织，并从所述RAM中读出数据是指：
控制单元向RAM写入数据时是以比特为单位写入，从第一个比特位开始写起以行数为间隔写入，写够列数个比特后再从第二个比特位开始写起并以行数为间隔写入，同样写够列数个比特，依此类推，直到将整个RAM写满；从RAM中读取数据时是以字节为单位顺序读出。
在上述比特交织器中，还包括一个星座映射单元，星座映射单元用于接收所述控制单元读出的数据和配置信息，并根据所述读出的配置信息对读出的数据进行星座映射并输出。
在上述比特交织器中，配置信息存储介质大小至少等于一个配置信息的大小；随机存储介质RAM的大小至少等于一个编码数据块的大小。
一种比特交织器进行比特交织的方法，其特征在于包括如下步骤：
(1)控制单元接收一个编码数据块的数据，同时接收所述编码数据块 对应的配置信息；
(2)将所述一个编码数据块的数据写入所述双口随机存储器RAM，同时完成比特交织，并将所述配置信息写入所述RAM对应的配置信息存储介质；
(3)将数据从所述RAM中读出并从其对应的配置信息存储介质中读出配置信息；
(4)等待新的编码数据块及对应的配置信息到来后返回步骤(1)。
在上述一种比特交织器的比特交织方法中，步骤(2)中一个编码数据块的数据写入双口随机存储器RAM，同时完成比特交织是指：
控制单元向RAM写入数据时是以比特为单位写入，从第一个比特位开始写起以行数为间隔写入，写够列数个比特后再从第二个比特位开始写起并以行数为间隔写入，同样写够列数个比特，依此类推，直到将整个RAM写满；从RAM中读取数据时是以字节为单位顺序读出。
在上述一种比特交织器的比特交织方法中，比特交织器还包括一个星座映射单元，比特交织方法还包括如下步骤：星座映射单元将步骤(3)中根据读出的配置信息对读出的数据进行星座映射并输出。
在上述一种比特交织器的比特交织方法中，配置信息存储介质大小至少等于一个配置信息的大小；随机存储介质RAM的大小至少等于一个编码数据块的大小。
本发明与现有技术相比的有益效果如下：
本发明技术方案中仅包括一个随机存储介质RAM，和与其对应的一个配置信息存储介质，当控制单元将编码数据块写入RAM的同时完成比特交织，并将数据从RAM中读出，相比现有技术中采用两个随机存储器RAM，以乒乓RAM方式工作的比特交织器占用资源少一倍，硬件实现更简单，由于在控制写地址的同时完成了比特交织而无需先缓存一个RAM再进行比特交织，使得处理延迟更短，同时直接接收而无需向前端模块发出请求该编码数据 块对应的配置信息指令，减少了接口个数，并且近乎实时处理的方式使得配置信息与进行比特交织及星座映射的数据完全匹配。
附图说明
图1为本发明比特交织器的结构示意图；
图2为本发明比特交织器进行比特交织的工作流程图。
具体实施方式
下面结合附图通过具体实施例对本发明技术方案作进一步的详细描述：
如图1所示为本发明比特交织器的结构示意图，包括一个控制单元，一个双口随机存储介质RAM，一个配置信息存储介质和一个星座映射单元。
其中控制单元用于每接收到一个编码数据块时，将其写入随机存储器RAM，同时完成比特交织，并从RAM中读出数据；还用于在接收到一编码数据块后向上级模块请求该编码数据块对应的配置信息，并在向RAM写入数据的同时，将所请求到的配置信息写入该RAM对应的配置信息存储介质；还用于从RAM中读出数据时，从配置信息存储介质中读出配置信息；还用于将读出的数据和配置信息一同发给所述星座映射单元；还用于当星座映射单元输出映射结果的同时，也将与其对应的配置信息传输给下级模块；还用于每进行完一轮操作后，恢复初始状态等待新数据的到来。
随机存储介质RAM用于存放数据，大小至少等于一个编码数据块的大小；编码数据块是指编码器每次向比特交织器输出的一批数据，亦即比特交织器每次接收到的一批数据。
配置信息存储介质用于存放配置信息，固定对应于所述RAM，其大小至少等于一个配置信息的大小；本发明中的存储介质可以为一独立寄存器组，也可以为独立的RAM，还可以是所对应的RAM中指定的一块存储区域。
星座映射单元用于根据读出的配置信息对读出数据进行星座映射并输出。
如图2所示为本发明比特交织器进行比特交织的工作流程图，比特交织器进行比特交织的方法包括如下步骤：
(1)控制单元接收一个编码数据块的数据，同时接收所述编码数据块对应的配置信息；
(2)将所述一个编码数据块的数据写入所述双口随机存储器RAM，同时完成比特交织，并将所述配置信息写入所述RAM对应的配置信息存储介质；
(3)将数据从所述RAM中读出并从其对应的配置信息存储介质中读出配置信息；
(4)控制单元将读出的数据和配置信息一同发送给星座映射单元，星座映射单元根据读出的配置信息对读出的数据进行星座映射并输出，当星座映射单元输出映射结果的同时，也将与其对应的配置信息输出；
(5)等待新的编码数据块及对应的配置信息到来后返回步骤(1)。
上述步骤(2)中控制单元将一个编码数据块写入所述双口随机存储器RAM，同时完成比特交织，并从所述RAM中读出数据是指：
控制单元向RAM写入数据时是以比特为单位写入，从第一个比特位开始写起以行数为间隔写入，写够列数个比特后再从第二个比特位开始写起并以行数为间隔写入，同样写够列数个比特，依此类推，直到将整个RAM写满；从RAM中读取数据时是以字节为单位顺序读出。
下面用本发明的一个应用实例进一步加以说明。
在本实施例中，编码数据块大小为34560×1bits，RAM的存储深度也设置为34560×1bits，配置信息存储介质为寄存器组。各时隙的数据根据映射方式的不同可分为一个或多个编码数据块，在本应用实例中：对于BPSK星座映射方式，一个时隙的数据量相当于1个编码数据块的大小；对于QPSK星座映射方式，一个时隙的数据量相当于2个编码数据块的大小；对于16QAM星座映射方式，一个时隙的数据量相当于4个编码数据块的 大小。比如，当一个时隙为QPSK映射时，一个时隙的数据分为2个编码数据块传输，但仅需匹配1个配置信息，
控制单元先将数据写入RAM，从第一个比特位开始写起以行数为间隔写入，写够列数个比特后再从第二个比特位开始写起并以行数为间隔写入，同样写够列数个比特，依此类推，直到将整个RAM写满，在写入的同时，将配置信息写入配置信息存储介质，从RAM中读取数据时是以字节为单位顺序读出，当进行完一轮操作，即读完RAM后，控制单元恢复初始状态等待新数据的到来。
映射过程为星座映射单元在收到比特交织后的数据及相对应的配置信息后，根据配置信息中对星座映射方式的两比特指示从数据中依次取出一定数量的比特进行星座映射，例如星座映射方式的两比特指示为“00”表示BPSK星座映射，每次取1比特数据进行映射；为“01”表示QPSK星座映射，每次取2比特数据进行映射；为“10”表示16QAM星座映射，每次取4比特数据进行映射；直到将所有比特交织后数据块中的数据映射完毕为止。
以此类推，继续进行后面的操作。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。
Claims (4)
1.一种比特交织器，包括一个控制单元，其特征在于还包括一个双口随机存储器RAM、与所述随机存储器RAM相对应的一个配置信息存储介质和一个星座映射单元；
所述控制单元用于每接收到一个编码数据块时，将其写入所述双口随机存储器RAM，同时完成比特交织，并从所述RAM中读出数据，具体方法为：控制单元向RAM写入数据时是以比特为单位写入，从第一个比特位开始写起以行数为间隔写入，写够列数个比特后再从第二个比特位开始写起并以行数为间隔写入，同样写够列数个比特，依此类推，直到将整个RAM写满，同时完成比特交织，从RAM中读取数据时是以字节为单位顺序读出；还用于当对所述RAM进行读/写数据的同时，相应对其对应的配置信息存储介质读/写配置信息；还用于读完RAM中的数据后，恢复初始状态等待新数据的到来；星座映射单元用于接收所述控制单元读出的数据和配置信息，并根据所述读出的配置信息对读出的数据进行星座映射并输出；
所述编码数据块为比特交织器每次接收到的一批数据。
2.根据权利要求1所述的一种比特交织器，其特征在于所述配置信息存储介质大小至少等于一个配置信息的大小；所述RAM的大小至少等于一个编码数据块的大小。
3.一种权利要求1所述的比特交织器进行比特交织的方法，其特征在于包括如下步骤：
(1)控制单元接收一个编码数据块的数据，同时接收所述编码数据块对应的配置信息；
(2)将所述一个编码数据块的数据写入所述双口随机存储器RAM，同时完成比特交织，并将所述配置信息写入所述RAM对应的配置信息存储介质，其中将所述一个编码数据块的数据写入所述双口随机存储器RAM的具体方法为：以比特为单位写入，从第一个比特位开始写起以行数为间隔写入，写够列数个比特后再从第二个比特位开始写起并以行数为间隔写入，同样写够列数个比特，依此类推，直到将整个RAM写满；
(3)将数据从所述RAM中读出并从其对应的配置信息存储介质中读出配置信息，其中将数据从所述RAM中读出是以字节为单位顺序读出；
(4)星座映射单元根据所述读出的配置信息对读出的数据进行星座映射并输出；
(5)等待新的编码数据块及对应的配置信息到来后返回步骤(1)。
4.根据权利要求3所述的比特交织器的比特交织方法，其特征在于所述配置信息存储介质大小至少等于一个配置信息的大小；所述RAM的大小至少等于一个编码数据块的大小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102397462A CN101420233B (zh) | 2008-12-17 | 2008-12-17 | 一种比特交织器及交织方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102397462A CN101420233B (zh) | 2008-12-17 | 2008-12-17 | 一种比特交织器及交织方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101420233A CN101420233A (zh) | 2009-04-29 |
| CN101420233B true CN101420233B (zh) | 2011-07-20 |
Family
ID=40630869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102397462A Active CN101420233B (zh) | 2008-12-17 | 2008-12-17 | 一种比特交织器及交织方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101420233B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102595622B (zh) * | 2011-01-11 | 2015-05-13 | 中兴通讯股份有限公司 | 一种数据处理方法及装置 |
| EP2552043A1 (en) * | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
| CN106101712B (zh) * | 2016-06-13 | 2019-07-16 | 浙江大华技术股份有限公司 | 一种视频流数据的处理方法及装置 |
| WO2018196976A1 (en) * | 2017-04-27 | 2018-11-01 | Huawei Technologies Co., Ltd. | Transmitter and receiver for delayed bit-interleaved code modulation |
| CN109787707B (zh) * | 2017-11-10 | 2021-05-18 | 华为技术有限公司 | 交织方法和交织装置 |
| CN108039937B (zh) * | 2017-12-20 | 2021-01-08 | 北京数码视讯科技股份有限公司 | 基带处理中的资源优化方法、装置及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178530B1 (en) * | 1998-04-24 | 2001-01-23 | Lucent Technologies Inc. | Addressing scheme for convolutional interleaver/de-interleaver |
| CN1983824A (zh) * | 2006-04-05 | 2007-06-20 | 华为技术有限公司 | 一种实现第二次交织的方法和系统及一种随机存取内存 |
| CN101188429A (zh) * | 2007-12-24 | 2008-05-28 | 北京创毅视讯科技有限公司 | 一种比特交织器和进行比特交织的方法 |
| CN101257313A (zh) * | 2007-04-10 | 2008-09-03 | 深圳市同洲电子股份有限公司 | 一种基于fpga实现的解卷积交织器及解卷积交织方法 |
-
2008
- 2008-12-17 CN CN2008102397462A patent/CN101420233B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178530B1 (en) * | 1998-04-24 | 2001-01-23 | Lucent Technologies Inc. | Addressing scheme for convolutional interleaver/de-interleaver |
| CN1983824A (zh) * | 2006-04-05 | 2007-06-20 | 华为技术有限公司 | 一种实现第二次交织的方法和系统及一种随机存取内存 |
| CN101257313A (zh) * | 2007-04-10 | 2008-09-03 | 深圳市同洲电子股份有限公司 | 一种基于fpga实现的解卷积交织器及解卷积交织方法 |
| CN101188429A (zh) * | 2007-12-24 | 2008-05-28 | 北京创毅视讯科技有限公司 | 一种比特交织器和进行比特交织的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101420233A (zh) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101420233B (zh) | 一种比特交织器及交织方法 | |
| CN104090847B (zh) | 一种固态存储设备的地址分配方法 | |
| CN102053923B (zh) | 一种日志数据的存储方法及存储装置 | |
| CN109388590B (zh) | 提升多通道dma访问性能的动态缓存块管理方法和装置 | |
| CN107154012A (zh) | 图形处理器及其操作方法 | |
| CN105183662B (zh) | 一种无cache一致性协议的分布式共享片上存储架构 | |
| CN102681946B (zh) | 内存访问方法和装置 | |
| CN106302238A (zh) | 一种队列管理方法及装置 | |
| CN103262425A (zh) | 无竞争存储访问的系统和方法 | |
| CN101866277B (zh) | 数据排序方法和装置 | |
| CN102541782A (zh) | Dram访问控制装置与控制方法 | |
| CN104615684A (zh) | 一种海量数据通信并发处理方法及系统 | |
| CN101188429B (zh) | 一种比特交织器和进行比特交织的方法 | |
| CN106254270A (zh) | 一种队列管理方法及装置 | |
| CN104991745A (zh) | 一种存储系统数据写入方法和系统 | |
| CN101236741A (zh) | 一种数据读写方法和装置 | |
| CN102236625A (zh) | 一种可同时进行读写操作的多通道NANDflash控制器 | |
| CN103220230A (zh) | 支持报文交叉存储的动态共享缓冲方法 | |
| CN103226977B (zh) | 基于fpga的快速nand flash控制器及其控制方法 | |
| CN102118304B (zh) | 一种信元交换方法和装置 | |
| CN101764797A (zh) | 一种时分多通道lapd处理器及其设计方法 | |
| CN101763310A (zh) | 数据存储控制方法 | |
| CN100338910C (zh) | 网络信息交换中多端口收发包数统计方法 | |
| CN111694777B (zh) | 基于PCIe接口的DMA传输方法 | |
| CN105045752B (zh) | 一种基于宽口sram存储的高速ad数据pxi总线传输解析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |