CN101236741A - 一种数据读写方法和装置 - Google Patents

Abstract

本发明公开了一种数据读写方法，包括：获得存储器读写信息，所述存储器读写信息包括读写接口标识和存储器标识；根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果；所述读写接口标识中标识的读写接口获取所述仲裁结果；所述读写接口根据所述仲裁结果对所述存储器标识中标识的存储器进行相应的操作。本发明还公开了一种数据读写装置。采用本发明可以实现多个读写接口对存储器组进行无冲突的读写访问。

Description

一种数据读写方法和装置

技术领域

本发明涉及数据处理技术，尤其涉及一种数据读写方法和装置。

背景技术

在具有多媒体应用的各种设备，比如移动终端设备中需对需要显示的图像进行缓存。

现在普遍使用单口静态随机访问存储器(Static Random Access Memory，SRAM)作为图像显示缓存。对图像进行缓存的过程具体为：图像源装置(如摄像头等)将原始的图像数据写入显示缓存中，当一帧图像数据全部写入缓存中后，图像显示装置(如液晶显示器等)从显示缓存中读取存储的图像数据进行显示。在上述缓存过程中，还需要一控制器，实现图像源装置和图像显示装置对图像缓存的访问的控制，如图1所示。

在同一时间，只能对单口SRAM进行读操作或写操作，所以，当图像源装置向SRAM写数据时，图像显示装置不能读取数据。反之，当图像显示装置从SRAM读取数据时，图像源装置不能向SRAM写数据。

使用上述技术的图像缓存，浪费了总线带宽，降低了图像刷新效率。

发明内容

本发明实施例所要解决的技术问题在于，提供一种数据读写方法和装置，实现多个读写接口对存储器组进行无冲突的读写访问，提高存储器的数据吞吐能力。

为了解决上述技术问题，一方面，本发明的实施例提供了一种数据读写方法，包括：获得存储器读写信息，所述存储器读写信息包括读写接口标识和存储器标识；根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果；所述读写接口标识中标识的读写接口获取所述仲裁结果；所述读写接口根据所述仲裁结果对所述存储器标识中标识的存储器进行相应的操作。

另一方面，本发明的实施例提供了一种数据读写装置，所述装置包括仲裁模块、至少两个读写接口以及至少两个存储器，所述读写接口用接口标识进行标识，所述存储器用存储器标识进行标识，其中：所述仲裁模块，用于从数据总线中获得存储器读写信息，所述存储器读写信息包括存储器标识和读写接口标识，并根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果；所述读写接口，用于从数据总线中获得所述存储器读写信息，并根据所述存储器读写信息和仲裁模块获得的仲裁结果进行相应的操作。

在本发明实施例中，设置了仲裁模块，当需要对同一存储器组进行访问时，仲裁模块通过一定的仲裁策略对访问进行控制，以实现多个读写接口对存储器组进行无冲突的读写访问。

附图说明

图1是现有的显示缓存的结构示意图；

图2是本发明中一种数据读写装置的一个具体实施例的组成示意图；

图3是图2中仲裁模块的一个具体实施例的组成示意图；

图4是图2中读写接口的一个具体实施里的组成示意图；

图5是本发明中一种数据读写方法的一个具体实施例的流程示意图；

图6是本发明中一个数据读写装置的另一具体实施例的组成示意图。

具体实施方式

下面参考附图对本发明的实施例进行描述。

参见图2，为本发明中一种数据读写装置的一个具体实施例的组成示意图。所述数据读写装置1可以作为基于片上系统(System On Chip，SOC)的流水总线结构的通用存储器，也可以作为图形存储器，或作为通用存储器(如高速程序存储器)使用。

上述数据读写装置1具体包括：仲裁模块10、读写接口组12(该读写接口组至少包括两个读写接口)以及存储器组14(该存储器组至少包括两个存储器)，所述读写接口12用接口标识进行标识，所述存储器14用存储器标识进行标识。

存储器组14中单个具体的存储器可为单口存储器，如单口静态随机访问存储器或单口动态随机访问存储器。读写接口组12可分别通过先进高性能总线(Advanced High-performance Bus，AHB)与其他设备交互数据及相关信息，并根据所述数据和相关信息与存储器14进行数据和信息交互，当用于图形数据存储时，所述数据读写装置1中的读写接口组12中各个读写接口可以分别是图像源接口和图像显示接口。

其中，所述仲裁模块10，用于从数据总线中获得存储器读写信息，所述存储器读写信息包括存储器标识和读写接口标识，并根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果。其中，所述存储器标识用于标识所述存储器读写信息的目的存储器；所述读写接口标识用于标识所述存储器读写信息的目的接口。

如图3所示，仲裁模块10还可进一步包括：接收子模块100，用于从数据总线中获得存储器读写信息，所述数据总线可为AHB；状态子模块102，用于获取所述标识的存储器14的访问状态；仲裁子模块104，用于根据所述接收子模块100获得存储器读写信息、所述状态子模块102获取的访问状态以及仲裁策略进行仲裁获得相应仲裁结果。

其中，仲裁策略为：若所述存储器标识中标识的存储器正在被其他读写接口访问，则生成仲裁结果为所述存储器不能访问；若同时有至少两个读写接口需要对所述存储器进行访问，则根据所述读写接口的优先级确定访问顺讯，优先级高的读写接口先访问，所述优先级高的读写接口访问完后优先级次高的进行访问。该优先级可以为预先通过硬件设定的固定优先级。

当所述读写接口组12中分别包括图像源接口和图像显示接口时，仲裁子模块104可进一步包括：

图像源仲裁子模块，用于根据所述存储器读写信息、所述对应的存储器的访问状态以及仲裁策略进行仲裁获得第一使能信息，所述第一使能信息用于指示所述图像源接口能否访问所述存储器。将该第一使能信息发送给图像源接口用以控制图像源接口对存储器的访问。

图像显示仲裁子模块，用于根据所述存储器读写信息、所述对应的存储器的访问状态以及仲裁策略进行仲裁获得第二使能信息，所述第二使能信息用于指示所述图像显示接口能否访问所述存储器。将该第二使能信息发送给图像显示接口用以控制图像显示接口对存储器的访问。

所述读写接口12，用于从数据总线中获得所述存储器读写信息，并根据所述存储器读写信息和仲裁模块10获得的仲裁结果进行相应的操作。如图4所示，读写接口12可进一步包括：获取子模块120，用于从数据总线中获得所述存储器读写信息，并从所述仲裁模块10中获得仲裁结果；保持子模块122，用于当所述仲裁结果为所述标识的存储器14不可访问时，暂停所述读写接口的当前操作，并保持当前操作的各种控制信号不变；读写子模块124，用于当所述仲裁结果为可对所述标识的存储器14进行读或写操作时，根据当前获取子模块120获取的存储器读写信息向其标识的存储器14进行读写或根据保持子模块122保持的状态继续对相应的存储器14进行读或写。

另一方面，本发明还提供了一种数据读写的方法的具体实施例，如图5所示，为上述方法的流程示意图，所述方法包括：

步骤S501、获得存储器读写信息，所述存储器读写信息包括读写接口标识和存储器标识。其中，所述存储器标识用于标识所述存储器读写信息的目的存储器，该目的存储器可以为单口存储器，如单口静态随机访问存储器或单口动态随机访问存储器。；所述读写接口标识用于标识所述存储器读写信息的目的接口。

步骤S502、根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果。该仲裁遵循的仲裁规则为：

1、若所述存储器标识中标识的存储器正在被其他读写接口访问，则生成仲裁结果为所述存储器不能访问；

2、若所述存储器标识中标识的存储器同时有其他读写接口需要对其进行读写操作，即同时有至少两个读写接口需要对所述存储器进行访问，则根据所述读写接口的优先级确定访问顺讯，优先级高的读写接口先访问，所述优先级高的读写接口访问完后优先级次高的进行访问。

若其中的读写接口为图像源接口或图像显示接口，则仲裁结果具体为图像源接口可/不可访问所述存储器，或图像显示接口可/不可访问所述存储器。

步骤S503、所述读写接口标识中标识的读写接口获取所述仲裁结果。

步骤S504、所述读写接口根据所述仲裁结果对所述存储器标识中标识的存储器进行相应的操作。具体为，若所述仲裁结果为所述存储器不能访问，则所述读写接口暂停当前操作，同时保持当前操作的各种控制信号不变；若所述仲裁结果为可对所述存储器进行读或写操作，则所述读写接口对所述存储器进行读或写操作。

参见图6，为本发明中一种数据读写装置的另一具体实施例的组成示意图。其中，存储器组中的每个存储器均为4096×32bit的单口SRAM，共有十三块(这十三块SRAM组成的存储器组可以存放一帧QVGA和一帧QCIF图像的数据)，同时还包括两个读写接口，分别为图像显示接口和图像源接口，这两个接口均为先进高性能总线(Advanced High-performance Bus，AHB)的从(SLAVE)接口。

图像源装置(图中未示例)和图像显示装置(图中未示例)可以分别通过AHB总线和上述SLAVE接口对各单口SRAM进行访问。具体的，图像源接口是图像源装置通过AHB总线访问SRAM的接口，图像显示接口是图像显示装置通过AHB总线访问SRAM的接口。

同时，在图中信号流上标明了该信号的意义。其中，与仲裁模块有关的信号中，cen_dma_ab是图像源接口对SRAM的使用状态信号，如果为“0”表示图像源接口正在访问SRAM，如果此时图像显示接口想访问同一块SRAM，需要等到图像源接口结束对SRAM的访问后(cen_dma_ab为“1”)才进行访问。类似的cen_lcd_ab为图像显示接口访问SRAM的使用状态信号。

wen_dma信号是SRAM写使能信号。当图像源接口对SRAM进行写访问时，wen_dma和cen_dma都为“0”。当图像源接口对SRAM进行读访问时，wen_dma为“1”，cen_dma为“0”。wdata_dma则是写入SRAM的数据。

mready标识SRAM能否被访问的信号；与存储器有关的信号中，cen标识为使能信号，dma标识该信号为与图像源接口有关的信号，lcd标识该信号为与图像显示接口有关的信号，data标识该信号为图像数据。

结合图6中所示的装置，下面具体描述本发明中的数据存储方法的另一具体实施例的流程如下：

A、图像显示接口接收来自AHB总线的存储器读写信息，同时，总线也将该信息发送给仲裁模块。该存储器读写信息中包括读写接口标识、存储器标识和读写标识。读写接口标识用以标识该信息的读写接口，本例中为图像显示接口；存储器标识用以标识数据将要存储至哪一个存储器，或是标识将从哪一个存储器中读取数据；读写标识用以标识将对存储器进行读操作还是写操作。

B、仲裁模块根据接收到的信息、其存储的各读写接口的状态信息以及仲裁策略进行仲裁生成仲裁结果。

其仲裁策略具体为：

1、如果图像显示接口和图像源接口同时发出请求访问同一块SRAM，则当图像源接口的优先级高时，优先处理图像源接口的请求，图像显示接口的请求则等到图像源接口的访问操作完成后再处理。即在仲裁策略中，设图像源接口的访问优先级高于图像显示接口的访问优先级。

2、如果图像源装置发出请求访问SRAM已经处于图像显示装置的访问中，则需要等到图像显示装置当前访问操作完成后再处理图像源装置的访问请求。

3、如果图像显示装置发出请求访问的SRAM已经处理图像源装置的访问中，则需要等到图像源的访问操作完成后再处理图像显示装置的请求。

4、如果图像源装置和图像显示装置请求访问的不是同一块SRAM，则图像源装置和图像显示装置的请求都可以立即处理。

其中仲裁策略中需要知道的SRAM的访问状态的信息可以通过仲裁模块中存储的各读写接口的状态信息获知。在各读写接口的状态信息中包括读写接口的标识、读写标识、读写接口当前状态以及读写接口访问的存储器标识。

另外，在本发明的其他具体实施例中，若两个或两个以上的读写接口同时访问同一存储器时，还可以为接口设定不同的读写优先级，此处不做赘述。

在本例中，仲裁结果还可通过两个二进制信号来表示，如，信号mready_dma发送给图像源接口，如果信号为“1”，表示SRAM可以访问，如果信号为“0”，则表示SRAM暂时不能访问；信号mready_lcd发送给图像显示接口，如果信号为“1”，表示SRAM可以访问，如果信号“0”，则表示SRAM暂时不能访问。

则根据上述仲裁策略，如果图像显示接口将要访问的SRAM正在被图像源接口访问，则mready_lcd信号被仲裁模块置“0”并发送给图像显示接口，直到图像源接口完成对SRAM的访问后，mready_lcd信号才会被仲裁模块置“1”。

同理，如果图像源接口访问的SRAM正在被图像显示接口访问，则mready_dma信号就会被仲裁模块置“0”，直到图像显示接口完成对SRAM的访问后，mready_dma信号才会被仲裁模块置“1”。

如果，图像源接口和图像显示接口同时访问同一SRAM，则将mready_lcd置“0”，mready_dma置“1”，直到图像源接口完成对SRAM的访问后，mready_lcd信号才会被仲裁模块置“1”。

在程序中可用状态机来实现，在本例中，对于图像显示接口的仲裁过程中的状态机可有两种状态：

状态a：图像显示接口可对SRAM进行访问，状态机保持在normal状态，mready_1cd为“1”。当系统复位时，状态机进入normal状态，同时如果图像显示装置与图像源装置访问的SRAM不发生冲突时，状态机保持在normal状态，在该状态时，mready_lcd为“1”，表明图像显示装置访问的SRAM可用。如果图像显示装置与图像源装置同时发出的同一块SRAM访问请求时，图像源装置有优先权，这种情况下，状态机维持在normal状态，mready_dma为“1”。

状态b：图像显示接口不可对SRAM进行访问，如图像源接口正在对该SRAM进行访问，由于图像显示接口的访问优先级较低，所以此时状态机处于wait状态，mready_1cd为“0”。

当图象源接口完成对冲突SRAM访问时，状态机进入normal状态，图象显示接口开始访问SRAM。具体可参见如下状态转移表。

其中，指示图象显示接口访问的十三块SRAM中的哪一块SRAM的信号是chip_lcd。指示图象源接口访问的十三块SRAM中的哪一块SRAM的信号是chip_dma。

状态转移表：

状态	转换条件	下一状态	说明
				Normal	If(chip_dma＝＝chip_lcd)&&(htrans_dma＝＝seq)meady_lcd＝1	Wait	图像源装置正在访问图象显示装置将访问的SRAM
wait	If(chip_dma！＝chip_lcd)mready_lcd＝1If(！cen_dma_ab)mready_lcd＝1Elsemready_lcd＝1	Normal	图像显示装置结束对冲突SRAM的访问

对于图像源接口的仲裁的状态机类似，此处不做赘述。

C、所述存储器读写信息中标识的读写接口在仲裁模块在接收到存储器读写信息的下一时序获取仲裁结果。

D、读写接口根据接收到的仲裁结果进行相应的操作。

结合步骤B中描述，当图像显示接口检测到mready_lcd为“0”时，就暂停当前操作，同时保持当前操作的各种控制信号不变，直到mready_lcd变为“1”时，图像显示接口才继续完成上述当mready_lcd为“0”时暂停的访问。

当图像源接口检测到mready_dma为“0”时，就暂时停止当前操作，同时保持当前操作的各种控制信号不变。直到mready_dma变为“1”，图像源接口模块完成mready_dma为“0”时暂停的访问。

当图像源接口检测到mready_dma为“1”时，则进行存储器写操作。当图像显示接口检测到mready_lcd为“1”时，则进行存储器读操作。

当图像源接口和图像显示接口访问同一SRAM时，mready_lcd和mready_dma只能有一个置为“1”。

当图像源接口和图像显示接口访问不同SRAM时，mready_lcd和mready_dma可同时置为“1”，而不影响对各存储器的访问。

在本例中，图像显示接口根据AHB总线时序产生总线与SRAM的接口时序，并支持所有八种传输类型(SINGLE，INCR，WRAP4，INCR4，WRAP8，INCR8，WRAP16以及INCR16)，并支持OKEY和ERROR响应，其支持的总线传输的最大数据宽度为32位，且支持8，16，32比特读写操作。

相应的，本例中的图像源接口也用于实现AHB总线时序与SRAM接口时序的转换，并支持五种传输类型(SINGLE，INCR，INCR4，INCR8以及INCR16)，并支持OKEY和ERROR响应，其支持的总线传输的最大数据宽度为32位，只支持32比特读操作。

本发明的具体实施例中所述的读写接口并不局限于上述的图像显示接口和图像源接口，还可以是同时具有读写功能的其他接口，该接口的功能主要是为了实现总线与存储器之间信号适配和其他相应处理。

如上所述，在本发明的具体实施例中，设置了仲裁模块，当需要对同一存储器组进行访问时，仲裁模块通过一定的仲裁策略对访问进行控制，以实现多个读写接口对存储器组进行无冲突的读写访问。如图6中所述的实施例，如果图像源接口访问的SRAM始终与图像显示接口访问的SRAM不是同一块，则写入和读取一帧图像数据的时间比采用现有技术写入或读取一帧图片的时间减少一半，数据吞吐率提高了100％。

Claims (15)

1、一种数据读写方法，其特征在于，所述方法包括：

获得存储器读写信息，所述存储器读写信息包括读写接口标识和存储器标识；

根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果；

与所述读写接口标识对应的读写接口获取所述仲裁结果；

所述读写接口根据所述仲裁结果对所述存储器标识对应的存储器进行相应的操作。

2、如权利要求1所述的方法，其特征在于，所述根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果步骤包括：

若所述存储器标识对应的存储器正在被其他读写接口访问，则生成仲裁结果为所述存储器不能访问。

3、如权利要求2所述的方法，其特征在于，所述根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果步骤还包括：

若同时有至少两个读写接口需要对所述存储器进行访问，则根据所述读写接口的优先级确定访问顺序，生成仲裁结果为当前读写接口可以访问或不可访问。

4、如权利要求3所述的方法，其特征在于，所述读写接口根据仲裁结果对存储器标识对应的存储器进行相应的操作步骤具体为：

若所述仲裁结果为所述存储器不能访问，则所述读写接口暂停当前操作，同时保持当前操作的各种控制信号不变；

若所述仲裁结果为可对所述存储器标识对应的存储器进行读或写操作，则所述读写接口对所述存储器进行读或写操作。

5、如权利要求3所述的方法，其特征在于，所述存储器读写信息还包括读写标识，所述读写标识用于标识将对存储器进行读操作还是写操作。

6、如权利要求2所述的方法，其特征在于，若所述存储器标识对应的存储器正在被其他读写接口访问，则生成仲裁结果为所述存储器不能访问的步骤包括：如果所述图像源接口对SRAM的使用状态信号表示所述图像源接口正在访问SRAM，则所述图像显示接口不能访问同一块SRAM；如果所述图像显示接口对SRAM的使用状态信号表示所述图像显示接口正在访问SRAM，则所述图像源接口不能访问同一块SRAM。

7、如权利要求6所述的方法，其特征在于，所述若同时有至少两个读写接口需要对所述存储器进行访问，则根据所述读写接口的优先级确定访问顺序，生成仲裁结果为当前读写接口可以访问或不可访问的步骤包括：当图像源接口的优先级高于图像显示接口时，优先处理图像源接口的请求，图像显示接口的请求等到图像源接口的访问操作完成后再处理。

8、一种数据读写装置，其特征在于，所述装置包括仲裁模块、至少两个读写接口以及至少两个存储器，其中：

所述仲裁模块，用于获得存储器读写信息，并根据仲裁规则对所述获得的存储器读写信息进行仲裁，获得仲裁结果，所述存储器读写信息包括存储器标识和读写接口标识；

所述读写接口，对应于所述读写接口标识，用于获得所述存储器读写信息，并根据所述仲裁结果对所述存储器标识相应的存储器进行相应的操作。

9、如权利要求8所述的装置，其特征在于，所述仲裁模块具体包括：

接收子模块，用于获得存储器读写信息；

状态子模块，用于获取所述存储器标识对应的存储器的访问状态；

仲裁子模块，用于根据所述存储器读写信息、所述对应的存储器的访问状态以及仲裁策略进行仲裁获得相应仲裁结果。

10、如权利要求9所述的装置，其特征在于，所述仲裁策略包括：

若所述存储器标识对应的存储器正在被其他读写接口访问，则生成仲裁结果为所述存储器不能访问。

11、如权利要求10所述的装置，其特征在于，所述仲裁策略还包括：

若同时有至少两个读写接口需要对所述存储器进行访问，则根据所述读写接口的优先级确定访问顺序。

12、如权利要求11中所述的装置，其特征在于，所述读写接口包括：

获取子模块，用于获得所述存储器读写信息，并从所述仲裁模块中获得仲裁结果；

保持子模块，用于当所述仲裁结果为所述存储器标识对应的存储器不可访问时，暂停所述读写接口的当前操作，并保持当前操作的各种控制信号不变；

读写子模块，用于当所述仲裁结果为可对所述存储器标识对应的存储器进行读或写操作时，根据当前接收子模块接收的存储器读写信息对所述存储器标识对应的存储器进行读写或根据保持子模块保持的状态继续对相应的存储器进行读或写。

13、如权利要求11所述的装置，其特征在于，所述存储器的个数为13，所述读写接口为图像源接口和图像显示接口。

14、如权利要求13所述的装置，其特征在于，所述仲裁子模块包括：

图像源仲裁子模块，用于根据所述存储器读写信息、所述对应的存储器的访问状态以及仲裁策略进行仲裁获得第一使能信息，所述第一使能信息用于指示所述图像源接口能否访问所述存储器；

图像显示仲裁子模块，用于根据所述存储器读写信息、所述对应的存储器的访问状态以及仲裁策略进行仲裁获得第二使能信息，所述第二使能信息用于指示所述图像显示接口能否访问所述存储器。

15、如权利要求7所述的装置，其特征在于，所述存储器读写信息还包括读写标识，所述读写标识用于标识将对存储器进行读操作还是写操作。

Images