CN103761205B - 一种适用于sparc空间处理器的存储器桥接方法 - Google Patents

一种适用于sparc空间处理器的存储器桥接方法 Download PDF

Info

Publication number
CN103761205B
CN103761205B CN201410003288.8A CN201410003288A CN103761205B CN 103761205 B CN103761205 B CN 103761205B CN 201410003288 A CN201410003288 A CN 201410003288A CN 103761205 B CN103761205 B CN 103761205B
Authority
CN
China
Prior art keywords
dram
cpu
bridge
access
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410003288.8A
Other languages
English (en)
Other versions
CN103761205A (zh
Inventor
刘波
宫经刚
田宇斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Control Engineering
Original Assignee
Beijing Institute of Control Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Control Engineering filed Critical Beijing Institute of Control Engineering
Priority to CN201410003288.8A priority Critical patent/CN103761205B/zh
Publication of CN103761205A publication Critical patent/CN103761205A/zh
Application granted granted Critical
Publication of CN103761205B publication Critical patent/CN103761205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种适用于SPARC空间处理器的动态存储器桥接方法，设计动态存储器桥接器，将实际动态存储器映射为SPARC空间处理器即不自带动态存储控制器形式上的静态存储器，不限制SPARC空间处理器的访问模式。本发明适用于不具备片上动态存储控制器的SPARC空间处理器，支持程序与数据访问操作的动态存储器桥接，实现了SPARC空间处理器与动态存储器的无缝桥接，使硬件设计对软件访问透明，同时还减少了动态存储器时序控制和处理器时序控制的耦合程度。

Description

一种适用于SPARC空间处理器的存储器桥接方法
技术领域
本发明涉及一种适用于SPARC空间处理器的存储器桥接方法，适用于不具备片上动态存储控制器的SPARC空间处理器与动态存储控制器桥接。
背景技术
由于静态存储器较动态存储器能达到更优异的抗辐照性能，部分空间处理器片上仅具备静态存储控制器，不具备动态存储控制器功能。对于采用该类空间处理器，又需要使用动态存储器的星载计算机，需在CPU外部设计额外的动态存储控制器，来实现CPU与动态存储器的桥接控制，动态存储控制器有两种实现方式：（1）动态存储器仅作为数据存储区域，不需支持作为程序存储器使用；（2）动态存储器既可作为数据存储区域，又可作为程序存储器，支持CPU的程序运行；当要同时支持程序访问和数据访问，或者说存储器桥接设计对处理器运行软件透明，就不能仅通过处理器本身的控制信号RAMSN、RAMOEN和WRITEN来具体判断处理器存储控制器在当前存储访问时处于单字访问或Burst模式，而是和处理器运行的指令序列内容相关，具体判断处理器在当前存储访问时的访存要求。方式（2）的硬件实现方式可以更大程度地支持软件、系统的应用，同时支持软件程序操作与数据操作，对软件实现透明，因此，采用同时支持程序操作和数据操作的存储器桥接方法，对于星载计算机来说，可以同时支持程序操作和数据操作的存储器桥接方法，可以不限制软件对动态存储器的使用，是较好的方法。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供一种适用于SPARC空间处理器的存储器桥接方法，适用于不具备片上动态存储控制器的SPARC空间处理器，支持程序与数据访问操作的动态存储器桥接，实现了SPARC空间处理器与动态存储器的无缝桥接，使硬件设计对软件访问透明，同时还减少了动态存储器时序控制和处理器时序控制的耦合程度。
本发明的技术解决方案：一种适用于SPARC空间处理器的存储器桥接方法，设计动态存储器桥接器，将实际动态存储器映射为处理器形式上的“静态存储器”，不限制处理器的访问模式；
（1）梳理动态存储器访问控制方法，将动态存储控制器访问限定为单字读、写模式，即对动态存储器的访问全部采用SingleWord随机存取模式，不采用突发模式读、写动态存储器数据；
（2）设计使用多片动态存储器颗粒合成与CPU相匹配宽度的数据总线，对动态存储器的访问每次只读出或写入1个字，分别对应处理器的1次SRAM的字读、写访问，使处理器访问和动态存储器数据访问速度实现均衡；
（3）动态存储控制器设计中固定动态存储器读命令输入到数据输出的延时，并硬件配置动态存储器刷新采用自动刷新模式，不采用自我刷新模式；
（4）由控制器逻辑自主完成动态存储器的初始化和自动刷新，控制器逻辑自动调度动态存储器刷新操作和处理器对动态存储器的读、写操作，使处理器对动态存储器的读、写操作；
（5）在硬件、逻辑、时序设计上保证动态存储控制器对动态存储的自动刷新操作和存储访问操作在极端时序情况也可以满足处理器的访问要求；
（6）梳理SPARC空间处理器指令特性，将处理器全部访存操作细分：
●单字读操作；
●单字写操作；
●双字连读操作；
●双字连写操作；
●字节写操作；
●多字读操作；
（7）评估分析出SPARC处理器的全部访问模式，通过解析逻辑将处理器对动态存储器的访问解析为多个单字读、写操作，进而转化为动态存储器控制器的多次单字读、写访问请求；
●使用LDD指令时，解析逻辑将处理器存储控制器连续的两次读操作分解为对动态存储器的2次读访问，对动态存储器的访问每次只读出1个字，分别对应处理器需要读出的2个字；同时，桥接逻辑自动将两个字以符合处理器的时序要求，将顺序读出的两个字连续提供给处理器使用；
●使用STB指令时，解析逻辑将处理器存储控制器连续的读-写操作分解为对动态存储器的2次访问，对动态存储器的第一次访问先读出1个字，对动态存储器的第二次访问再写入1个字（对应字节进行替换），完成STB指令；
●使用指令Cache时，采用突发模式装载Cache块时，解析逻辑将处理器存储控制器连续的读操作分解为对动态存储器的N次访问，对动态存储器的一次访问读出1个字，分别对应处理器的N字突发读操作。
●当对动态存储器的访问为单字读、写模式时，解析逻辑不对处理器存储控制器操作分解，对应动态存储器正常的一次访问，读出或写入1个字，对应处理器1次读、写访问。
本发明与现有技术相比的优点在于：依据SPARC空间处理器对存储器程序访问与数据访问时序的差异先验知识，实现对SPARC空间处理器程序访问与数据访问的自动识别和翻译，转换为对动态存储器的不同方法的访存操作，实现SPARC空间处理器与动态存储器的无缝桥接，使硬件设计对软件访问透明，同时还减少了动态存储器时序控制和处理器时序控制的耦合程度。
附图说明
图1为本发明的实现框图。
具体实施方式
如图1所示，本发明的动态存储器桥接器设计的方案为：
对于无片上动态存储器控制器（DRAM）的SPARC空间处理器（CPU），在片外设计的动态存储器（DRAM）的桥接控制器由三部分组成：
采用如下步骤完成桥接操作：
（1）为计算机系统选配与桥接器匹配的动态存储器（DRAM）模块，包括：
a、依据CPU的处理器数据总线字度（W，目前SPARCV7/V8空间处理器一般为32位字宽），采用动态存储器颗粒合成与处理器数据总线等字宽的动态存储器模块；
b、依据SPARC空间处理器（CPU）工作频率（fC），选用DRAM颗粒，要求DRAM颗粒工作频率fD>(8～16）*fC，或单字模式下动态存储器数据传输率满足空间处理器访存峰值要求，否则在空间处理器访问DRAM时对应插入额外等待周期，保证DRAM数据访问速率满足CPU访问吞吐率要求；
（2）在上电复位时，桥接器硬件配置全部动态存储器工作模式参数，使CPU在上电复位时即可对DRAM进行访问，整个DRAM访问对软件透明，包括：
a、桥接器硬件配置DRAM的模式寄存器为单字操作，固定对DRAM的访问只能为与数据总线等宽的单字读或单字写模式；
b、依据DRAM访问速度参数，桥接器硬件配置DRAM读命令输入到数据输出的延时；
c、依据DRAM访问速度参数和空间处理器工作频率，桥接器硬件固定配置动态存储器为自动刷新模式，不采用自我刷新模式；
在上电复位对DRAM配置完成后，桥接器执行步骤（3）；
（3）桥接器的DRAM控制器维持空闲模式，在此过程中：
a、若CPU对DRAM进行读操作，执行步骤（5）；
b、若CPU对DRAM进行写操作，执行步骤（6）；
c、若DRAM刷新周期到，执行步骤（4）；
其它情况下，桥接器的DRAM控制器继续保持为空闲模式，继续执行步骤（3）；
（4）桥接器的DRAM控制器对DRAM进行刷新操作；在此过程中：
a、若CPU对DRAM进行读操作，提前结束刷新操作，执行步骤（5）；
b、若CPU对DRAM进行写操作，提前结束刷新操作，执行步骤（6）；若刷新完成，桥接器的DRAM控制器返回空闲模式，执行步骤（3）；
（5）依据CPU的指令特性，分如下情况进行处理：
a、若CPU访问为“字节读”操作：
桥接器解析逻辑将CPU的“字节读”操作解析为1次对DRAM的单字读访问；随后桥接器黏合逻辑将读出字的对应字节以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤（3）；
b、若CPU访问为“单字读”操作：
桥接器解析逻辑将CPU的“单字”读操作解析为1次读DRAM的单字读访问，从DRAM对应地址读回1个字的数据；随后桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤（3）；
c、若CPU访问为“双字连读”操作
桥接器解析逻辑将CPU的“双字连读”分解为2次独立的DRAM单字读访问，从DRAM对应地址读回2个字的数据；存储控制器对DRAM的访问每次只读出1个字，连续两次分别对应CPU需读出的2个字；同时，桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤（3）；
d、若CPU访问为“多字读”操作
桥接器解析逻辑将连续的读操作分解为对DRAM的N次单字读访问，对动态存储器的一次访问读出1个字；同时，桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤（3）；
（6）依据CPU的指令特性，分如下情况进行处理：
a、若CPU访问为“字节写”操作：
桥接器解析逻辑将CPU的“字节写”操作分解为连续两次独立的DRAM访问，第一次为DRAM读访问，第二次为DRAM写访问；存储控制器对DRAM进行读访问后，将CPU应字节进行替换，然后对DRAM进行写访问，写入对应数据；然后桥接器返回步骤（3）；
b、若CPU访问为“单字写”操作：
桥接器解析逻辑将CPU的“单字写”操作解析为1次写DRAM访问，朝DRAM对应地址写1个字的数据；然后桥接器返回步骤（3）；
c、若CPU访问为“双字连写”操作：
桥接器解析逻辑将CPU的“双字连写”操作解析为两次独立的DRAM单字写访问，存储控制器对DRAM进行2次写访问，存储控制器对DRAM的访问每次只写1个字，连续两次分别对应CPU需写入DRAM的2个字；然后桥接器返回步骤（3）；
d、若CPU访问为“多字写”操作
桥接器解析逻辑将连续的写操作分解为对DRAM的N次单字写访问，对动态存储器的一次访问写入1个字；然后桥接器返回步骤（3）；
通过上述步骤，桥接器可以将实际DRAM映射为CPU形式上的SRAM。

Claims (1)

1.一种适用于SPARC空间处理器的动态存储器桥接方法，其特征在于：设计动态存储器桥接器，将实际动态存储器映射为SPARC空间处理器即不自带动态存储控制器的静态存储器，不限制SPARC空间处理器的访问模式，具体实现如下步骤：
(1)为计算机系统选配与桥接器匹配的动态存储器(DRAM)模块，包括：
a.依据CPU的处理器数据总线字宽，采用动态存储器合成与处理器数据总线等字宽的动态存储器模块；
b.依据SPARC空间处理器中CPU的工作频率fC，选用DRAM，要求DRAM工作频率fD为8fC～16fC，或单字模式下动态存储器数据传输率满足空间处理器访存峰值要求，或在空间处理器访问DRAM时对应插入额外等待周期，以保证DRAM数据访问速率满足CPU访问吞吐率要求；
(2)在上电复位时，桥接器硬件配置全部动态存储器工作模式参数，使CPU在上电复位时即可对DRAM进行访问，整个DRAM访问对软件透明，包括：
a.桥接器硬件配置DRAM的模式寄存器为单字操作，固定对DRAM的访问只能为与数据总线等宽的单字读或单字写模式；
b.依据DRAM访问速度参数，桥接器硬件配置DRAM读命令作为输入到数据输出的命令；
c.依据DRAM访问速度参数和空间处理器工作频率，桥接器硬件固定配置动态存储器为自动刷新模式，不采用自我刷新模式；
在上电复位对DRAM配置完成后，桥接器执行步骤(3)；
(3)桥接器的DRAM控制器维持空闲模式，在此过程中：
a.若CPU对DRAM进行读操作，执行步骤(5)；
b.若CPU对DRAM进行写操作，执行步骤(6)；
c.若DRAM刷新周期到，执行步骤(4)；
其它情况下，桥接器的DRAM控制器继续保持为空闲模式，继续执行步骤(3)；
(4)桥接器的DRAM控制器对DRAM进行刷新操作；在此过程中：
a.若CPU对DRAM进行读操作，提前结束刷新操作，执行步骤(5)；
b.若CPU对DRAM进行写操作，提前结束刷新操作，执行步骤(6)；若刷新完成，桥接器的DRAM控制器返回空闲模式，执行步骤(3)；
(5)依据CPU的指令特性，分如下情况进行处理：
a.若CPU访问为“字节读”操作，桥接器解析逻辑将CPU的“字节读”操作解析为1次对DRAM的单字读访问；随后桥接器黏合逻辑将读出字的对应字节以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；
b.若CPU访问为“单字读”操作，桥接器解析逻辑将CPU的“单字读”操作解析为1次对DRAM的单字读访问，从DRAM对应地址读回1个字的数据；随后桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；
c.若CPU访问为“双字连读”操作，桥接器解析逻辑将CPU的“双字连读”分解为2次独立的DRAM单字读访问，从DRAM对应地址读回2个字的数据；存储控制器对DRAM的访问每次只读出1个字，连续两次分别对应CPU需读出的2个字；同时，桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；
d.若CPU访问为“多字读”操作，桥接器解析逻辑将连续的读操作分解为对DRAM的多次单字读访问，对动态存储器的一次访问读出1个字；同时，桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；
(6)依据CPU的指令特性，分如下情况进行处理：
a.若CPU访问为“字节写”操作，桥接器解析逻辑将CPU的“字节写”操作分解为连续两次独立的DRAM访问，第一次为DRAM读访问，第二次为DRAM写访问；存储控制器对DRAM进行读访问后，将CPU对应字节进行替换，然后对DRAM进行写访问，写入对应数据；然后桥接器返回步骤(3)；
b.若CPU访问为“单字写”操作，桥接器解析逻辑将CPU的“单字写”操作解析为1次写DRAM访问，向DRAM对应地址写1个字的数据；然后桥接器返回步骤(3)；
c.若CPU访问为“双字连写”操作，桥接器解析逻辑将CPU的“双字连写”操作解析为两次独立的DRAM单字写访问，存储控制器对DRAM进行2次写访问，存储控制器对DRAM的访问每次只写1个字，连续两次分别对应CPU需写入DRAM的2个字；然后桥接器返回步骤(3)；
d.若CPU访问为“多字写”操作，桥接器解析逻辑将连续的写操作分解为对DRAM的多次单字写访问，对动态存储器的一次访问写入1个字；然后桥接器返回步骤(3)；
通过上述步骤，桥接器将实际DRAM映射为CPU形式上的SRAM。
CN201410003288.8A 2014-01-03 2014-01-03 一种适用于sparc空间处理器的存储器桥接方法 Active CN103761205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410003288.8A CN103761205B (zh) 2014-01-03 2014-01-03 一种适用于sparc空间处理器的存储器桥接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410003288.8A CN103761205B (zh) 2014-01-03 2014-01-03 一种适用于sparc空间处理器的存储器桥接方法

Publications (2)

Publication Number Publication Date
CN103761205A CN103761205A (zh) 2014-04-30
CN103761205B true CN103761205B (zh) 2016-03-30

Family

ID=50528446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410003288.8A Active CN103761205B (zh) 2014-01-03 2014-01-03 一种适用于sparc空间处理器的存储器桥接方法

Country Status (1)

Country Link
CN (1) CN103761205B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107844438B (zh) * 2017-12-07 2023-06-16 合肥国为电子有限公司 用于地震仪主控站cpu与外设数据传输的桥接器及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522113A (zh) * 2011-09-28 2012-06-27 华为技术有限公司 一种sdram桥接电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522113A (zh) * 2011-09-28 2012-06-27 华为技术有限公司 一种sdram桥接电路

Also Published As

Publication number Publication date
CN103761205A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
US6938142B2 (en) Multi-bank memory accesses using posted writes
KR102444201B1 (ko) 플랫폼 마지닝 및 디버그를 위한 소프트웨어 모드 레지스터 액세스
CN100538882C (zh) 一种同步动态存储器控制器的设计方法
DE112015003397T5 (de) Vorrichtung, System und Verfahren zur Bestimmung von Vergleichsinformationen basierend auf Speicherdaten
KR102650828B1 (ko) 둘 이상의 프로세서에 의해 공유되는 메모리 장치 및 상기 메모리 장치를 포함하는 시스템
JP2019520640A (ja) セルフリフレッシュステートマシンｍｏｐアレイ
US7725609B2 (en) System memory device having a dual port
US10032494B2 (en) Data processing systems and a plurality of memory modules
CN102543159B (zh) 一种ddr控制器及其实现方法和芯片
US7996601B2 (en) Apparatus and method of partially accessing dynamic random access memory
CN103778086A (zh) 一种基于粗粒度动态可重构系统的多模式数据访问装置及办法
CN105487988B (zh) 基于存储空间复用提高sdram总线有效访问速率的方法
DE112022000954T5 (de) Doppelabruf für Speicherdatenübertragung mit langer Burst-Länge
US20160034392A1 (en) Shared memory system
CN108959105B (zh) 一种实现地址映射的方法及装置
CN103761205B (zh) 一种适用于sparc空间处理器的存储器桥接方法
CN102663051A (zh) 搜索内容可寻址存储器的方法和系统
CN105573933A (zh) 处理器及存取存储器的方法
WO2021139733A1 (zh) 一种对内存进行分配的方法、设备及计算机可读存储介质
CN102522113B (zh) 一种sdram桥接电路
US20120311250A1 (en) Architecture and access method of heterogeneous memories
CN107025190B (zh) 系统及其操作方法
US11755502B2 (en) Methods of controlling power consumption, boards, electronic devices and storage media
WO2021035804A1 (zh) 一种适用于NVMe命名空间下双接口位址硬体架构
US20110066797A1 (en) Memory system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant