CN107146194A - 一种提高处理器存取图片速度的结构 - Google Patents
一种提高处理器存取图片速度的结构 Download PDFInfo
- Publication number
- CN107146194A CN107146194A CN201710424170.6A CN201710424170A CN107146194A CN 107146194 A CN107146194 A CN 107146194A CN 201710424170 A CN201710424170 A CN 201710424170A CN 107146194 A CN107146194 A CN 107146194A
- Authority
- CN
- China
- Prior art keywords
- processor
- picture
- buffering area
- stored
- buffer circle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Image Input (AREA)
Abstract
本发明公开了一种提高处理器存取图片速度的结构,它涉及处理器技术领域。级联SRAM1和SRAM2作为缓冲区2,级联SRAM3和SRAM4作为缓冲区1,在第一个缓冲周期,处理器A将图片存到缓冲区1中;在第二个缓冲周期,处理器A将需要存放的图片存放到缓冲区2中,同时处理器B可以读取缓冲区1中缓存的图片进行处理;在第三个缓冲周期处理器A将图片再次存放到缓冲区1中,处理器B可以读取缓冲区2中的图片进行处理,如此循环。本发明不占用处理器时间,提高处理器的操作速度和效率。
Description
技术领域
本发明涉及的是处理器技术领域,具体涉及一种提高处理器存取图片速度的结构。
背景技术
目前,处理器在对图片进行处理时,要将图片放入SRAM中,然后在输出进行处理,一般SRAM和图片的位数是不一致的,此时要读写图片就要两次操作命令,从而降低了处理器的速率,而且只有当写入图片结束才能读取图片进行处理,处理结束才可以进行下一张图片的存放,这样就会让一方处理器处在等待状态,不能及时存入图片。为了解决上述问题,设计一种新型的提高处理器存取图片速度的结构还是很有必要的。
发明内容
针对现有技术上存在的不足,本发明目的是在于提供一种提高处理器存取图片速度的结构,不占用处理器时间,提高处理器的操作速度和效率。
为了实现上述目的,本发明是通过如下的技术方案来实现:一种提高处理器存取图片速度的结构,包括SRAM1、SRAM2、SRAM3和SRAM4、处理器A、处理器B,级联SRAM1和SRAM2作为缓冲区2,级联SRAM3和SRAM4作为缓冲区1,在第一个缓冲周期,处理器A将图片存到缓冲区1中;在第二个缓冲周期,处理器A将需要存放的图片存放到缓冲区2中,同时处理器B可以读取缓冲区1中缓存的图片进行处理;在第三个缓冲周期处理器A将图片再次存放到缓冲区1中,处理器B可以读取缓冲区2中的图片进行处理,如此循环。
本发明的有益效果:采用级联方式,不影响处理器读写图片的速度,提高处理器的操作速度与效率。
附图说明
下面结合附图和具体实施方式来详细说明本发明;
图1为本发明的结构示意图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。
参照图1,本具体实施方式采用以下技术方案:一种提高处理器存取图片速度的结构,包括SRAM1、SRAM2、SRAM3和SRAM4、处理器A、处理器B,级联SRAM1和SRAM2作为缓冲区2,级联SRAM3和SRAM4作为缓冲区1,本具体实施方式将级联SRAM1和SRAM2作为一个缓冲区,使得处理器存储一张图片只要一次操作;使用SRAM3和SRAM4与SRAM1和SRAM2配合进行乒乓操作,不需要等待一方的操作结束。
本具体实施方式的原理为:在第一个缓冲周期,处理器A将图片存到缓冲区1中;在第二个缓冲周期,处理器A将需要存放的图片存放到缓冲区2中,同时处理器B可以读取缓冲区1中缓存的图片进行处理;在第三个缓冲周期处理器A将图片再次存放到缓冲区1中,处理器B可以读取缓冲区2中的图片进行处理,如此循环。
本具体实施方式采用两个SRAM来匹配图片的格式,让处理器一次操作命令来存入一张图片,不影响处理器读写图片的速度;另外再使用一组SRAM实现乒乓操作,不需要等待存放结束或处理结束,达到数据处理的无缝连接,不占用处理器时间,进而提高效率。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (1)
1.一种提高处理器存取图片速度的结构,其特征在于,包括SRAM1、SRAM2、SRAM3和SRAM4、处理器A、处理器B,级联SRAM1和SRAM2作为缓冲区2,级联SRAM3和SRAM4作为缓冲区1,在第一个缓冲周期,处理器A将图片存到缓冲区1中;在第二个缓冲周期,处理器A将需要存放的图片存放到缓冲区2中,同时处理器B可以读取缓冲区1中缓存的图片进行处理;在第三个缓冲周期处理器A将图片再次存放到缓冲区1中,处理器B可以读取缓冲区2中的图片进行处理,如此循环。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710424170.6A CN107146194A (zh) | 2017-06-07 | 2017-06-07 | 一种提高处理器存取图片速度的结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710424170.6A CN107146194A (zh) | 2017-06-07 | 2017-06-07 | 一种提高处理器存取图片速度的结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107146194A true CN107146194A (zh) | 2017-09-08 |
Family
ID=59780506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710424170.6A Pending CN107146194A (zh) | 2017-06-07 | 2017-06-07 | 一种提高处理器存取图片速度的结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107146194A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070226420A1 (en) * | 2006-03-22 | 2007-09-27 | Sung Chih-Ta S | Compression method and apparatus for a CPU |
CN101201811A (zh) * | 2006-12-11 | 2008-06-18 | 边立剑 | 用于soc的加解密协处理器、其实现方法及编程模型 |
CN101221541A (zh) * | 2007-01-09 | 2008-07-16 | 张立军 | 用于soc的可编程通信控制器及其编程模型 |
CN101236741A (zh) * | 2008-01-24 | 2008-08-06 | 华为技术有限公司 | 一种数据读写方法和装置 |
CN101667169A (zh) * | 2008-09-03 | 2010-03-10 | 中国科学院上海技术物理研究所 | 一种数字信号的多处理器并行处理系统 |
CN102331981A (zh) * | 2011-09-16 | 2012-01-25 | 国电南瑞科技股份有限公司 | 一种用于fpga中实现数据无冲突实时存取的方法 |
-
2017
- 2017-06-07 CN CN201710424170.6A patent/CN107146194A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070226420A1 (en) * | 2006-03-22 | 2007-09-27 | Sung Chih-Ta S | Compression method and apparatus for a CPU |
CN101201811A (zh) * | 2006-12-11 | 2008-06-18 | 边立剑 | 用于soc的加解密协处理器、其实现方法及编程模型 |
CN101221541A (zh) * | 2007-01-09 | 2008-07-16 | 张立军 | 用于soc的可编程通信控制器及其编程模型 |
CN101236741A (zh) * | 2008-01-24 | 2008-08-06 | 华为技术有限公司 | 一种数据读写方法和装置 |
CN101667169A (zh) * | 2008-09-03 | 2010-03-10 | 中国科学院上海技术物理研究所 | 一种数字信号的多处理器并行处理系统 |
CN102331981A (zh) * | 2011-09-16 | 2012-01-25 | 国电南瑞科技股份有限公司 | 一种用于fpga中实现数据无冲突实时存取的方法 |
Non-Patent Citations (3)
Title |
---|
应小军等: ""基于 FPGA 的 CMOS 图像传感器驱动电路设计"", 《广东工业大学学报》 * |
李芮等: ""基于SRAM 乒乓操作的数据采集系统的设计"", 《济南大学学报( 自然科学版)》 * |
林 琳等: ""双CMOS成像器同步影像传感系统设计"", 《半导体光电》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN206557767U (zh) | 一种基于乒乓操作结构控制数据缓存的缓存系统 | |
CN102053923B (zh) | 一种日志数据的存储方法及存储装置 | |
JP2020091933A (ja) | Pimを採用する半導体メモリ装置及びその動作方法 | |
CN102395958B (zh) | 一种数据包的并发处理方法及设备 | |
US9619859B2 (en) | Techniques for efficient GPU triangle list adjacency detection and handling | |
CN104778138B (zh) | 一种内核多线程直接存储驱动实现方法 | |
CN107908357A (zh) | 命名数据网转发平面pit存储结构及其数据检索方法 | |
CN106156148A (zh) | 一种页面的渲染方法、装置和终端设备 | |
CN103019645B (zh) | Ccd信号处理电路高速数据流仲裁控制方法 | |
CN104681082B (zh) | 单端口存储器件中的读和写冲突避免方法及其半导体芯片 | |
CN103645873A (zh) | 一种在趋势曲线系统中实现高效数据缓存的方法 | |
WO2019084789A1 (zh) | 直接存储器访问控制器、数据读取方法和数据写入方法 | |
TWI696949B (zh) | 直接記憶體存取方法、裝置、專用計算晶片及異構計算系統 | |
CN105955711A (zh) | 一种支持非阻塞缺失处理的缓冲方法 | |
WO2018148918A1 (zh) | 存储设备、芯片及存储设备的控制方法 | |
CN103177133A (zh) | 一种数据采集和存储的系统及方法 | |
CN107146194A (zh) | 一种提高处理器存取图片速度的结构 | |
Hattori et al. | What is Takakia lepidozioides? | |
CN106155591A (zh) | 一种图片缓存的方法 | |
CN107783732A (zh) | 一种数据读写方法、系统、设备及计算机存储介质 | |
CN104183006A (zh) | 一种基于Web3D模型的动态贴图方法 | |
US7451182B2 (en) | Coordinating operations of network and host processors | |
CN116107959A (zh) | 缓存方法、图像传输方法、电子设备及存储介质 | |
CN110362519A (zh) | 接口装置和接口方法 | |
TWI435267B (zh) | 處理器電路及讀取資料的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170908 |
|
RJ01 | Rejection of invention patent application after publication |