JPH05315957A - アナログデジタル変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 中央演算処理装置の割り込みプログラムを介
さないで入力チャネルの選択を高速にできるようにする
ことにより、中央演算処理装置等の処理能力の向上を図
る。 【構成】 チャネル設定ビット信号生成回路１５を備
え、外部からの割り込み要求信号を入力し、当該割り込
み要求信号の内容に応じた入力チャネルを指定するため
のチャネル設定ビット信号を生成する。また、チャネル
設定レジスタ１４を備え、そのチャネル設定ビット信号
を設定する。そのチャネル設定ビット信号によりチャネ
ルセレクタ１３はアナログデジタル変換すべき入力チャ
ネルを選択する。Ａ／Ｄ変換器１１はその選択された入
力チャネルのアナログ信号をデジタル信号に変換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイクロコンピュータ
内に備えられ複数の入力チャネルの中から任意のチャネ
ルを選択して入力チャネルのアナログ信号をデジタル信
号に変換するアナログデジタル変換装置に関するもの
で、特に各種センサによる環境など外部状態を把握し、
外部状態の変化にリアルタイム反応するマイクロコンピ
ュータを必要とする電機機器に主に用いられるアナログ
デジタル変換装置に関するものである。

【０００２】

【従来の技術】図６はこの種の従来のアナログデジタル
変換装置（以下Ａ／Ｄ変換装置という）の構成を示すブ
ロック図である。図６において、Ｓ０〜Ｓ７は入力チャ
ネルであるチャネル０〜７からの各アナログ信号を入力
するスイッチ、１３は複数のチャネル０〜７の中から任
意のチャネルを選択するチャネル選択手段としてのチャ
ネルセレクタ、１１はチャネルセレクタ１３により選択
されたチャネルからのアナログ信号をデジタル信号に変
換するアナログデジタル変換手段としてのアナログデジ
タル変換器（以下Ａ／Ｄ変換器という）、１４はチャネ
ルセレクタ１３により選択させるための入力チャネルに
対応したチャネル設定ビット信号を外部のマイクロコン
ピュータ等に備えられる割り込みプログラムにより設定
するチャネル設定手段としてのチャネル設定レジスタ、
１２はＡ／Ｄ変換器１１で変換された結果を格納する変
換結果格納レジスタである。上記チャネルセレクタ１３
は、詳しくはチャネル設定レジスタ１４に設定されたチ
ャネル設定ビット信号で指定された値でスイッチＳ０〜
Ｓ７のうちのどのスイッチをＯＮするかを決める。そし
てＯＮされたスイッチに入力されたチャネルのアナログ
信号がＡ／Ｄ変換器１１に与えられる。変換結果格納レ
ジスタ１２に格納された変換結果は図示しないマイクロ
コンピュータの中央演算処理装置（ＣＰＵ）等によって
読み出される。

【０００３】次に動作について説明する。複数の入力チ
ャネルを持つＡ／Ｄ変換装置は、どのチャネルの入力ア
ナログ信号をデジタル信号に変換するかを決める必要が
ある。このチャネルの設定は、チャネル設定レジスタ１
４に、チャネルに対応したデータ（チャネル設定ビット
信号）を書き込むことによって行われる。例えば、この
例ではチャネル設定レジスタ１４は３ビット構成であ
り、この３ビットｄ０，ｄ１，ｄ２が“０００”であれ
ば入力チャネル０を選択、“００１”であれば入力チャ
ネル１を選択というように、各入力チャネルに対応した
３ビットのデータをチャネル設定レジスタ１４に書き込
む。チャネル設定レジスタ１４にそのデータが設定され
ると、その値に従ってチャネルセレクタ１３で上記のよ
うにチャネル設定レジスタ１４のデータに対応した入力
チャネルが選択されるようにスイッチをＯＮして、Ａ／
Ｄ変換器１１に接続し、指定した入力アナログ信号をデ
ジタル信号に変換する。変換が完了すると、変換結果
は、入力チャネルに対応した変換結果格納レジスタ１２
の領域に格納される。

【０００４】別の入力チャネルのＡ／Ｄ変換をしたい場
合は、チャネル設定レジスタ１４にチャネルに対応した
データを書き込んで、チャネルを新たに設定する。チャ
ネル設定レジスタ１４へのデータの書き込み手段は、マ
イクロコンピュータなどでは、割り込みプログラムによ
り、そのレジスタ１４へ書き込む動作を行う。

【０００５】また、例えば予め設定された時間や時刻に
なった時にチャネルの変更を行ってＡ／Ｄ変換したい場
合外部からの信号などによってチャネルの変更を行って
Ａ／Ｄ変換したい場合がある。このような場合、例えば
割り込み要求信号によって中央演算処理装置に所望する
入力チャネルのＡ／Ｄ変換を要求する。中央演算処理装
置は、その要求を受けて割り込み処理を行い、プログラ
ムされているデータをチャネル設定レジスタ１４に書き
込み、入力チャネルを所望の入力チャネルに変更する。

【０００６】図７はこの種の他の従来のＡ／Ｄ変換装置
の構成を示すブロック図である。図７において、２１は
各種演算を実行し、図示しないＲＯＭやＲＡＭ等の各種
メモリや各種レジスタへのリード／ライトを制御する中
央演算処理装置（以下ＣＰＵと称する）、２２はＣＰＵ
２１と各構成要素間のアドレス転送を行うアドレスバ
ス、２３はＣＰＵ２１と各構成要素間のデータ転送を行
うデータバスである。２４はＣＰＵ２１によりＡ／Ｄ変
換モードや変換速度や被選択チャネルなどＡ／Ｄ変換に
必要なすべての条件が設定され下記チャネル選択手段や
アナログデジタル変換手段を制御するアナログデジタル
変換手段としてのＡ／Ｄ変換制御回路で、図示しないモ
ードレジスタとＡ／Ｄ変換開始フラグを備えている。上
記モードレジスタは、Ａ／Ｄ変換モードや変換速度の情
報及びアナログ入力（チャネル）を選択するためのセレ
クト信号３２を設定する。Ａ／Ｄ変換開始フラグはＡ／
Ｄ変換を開始させるためのフラグである。２７は複数の
入力チャネルの中から任意のチャネルを選択するチャネ
ル選択手段としてのアナログ入力セレクタである。この
アナログ入力セレクタ２７は、Ａ／Ｄ変換制御回路２４
内のモードレジスタに設定されたセレクト信号３２によ
り、複数の外部入力端子（入力チャネル）２９から１つ
のアナログ入力を選択し下記アナログデジタル変換手段
に入力する。２５はアナログ入力セレクタ２７により選
択された１つのチャネルのアナログ入力（アナログ信
号）を得て該アナログ信号を外部から与えられた参照電
圧を基準にしたｎビットのデジタル信号（デジタル値）
に変換する１つの共通のアナログデジタル変換手段とし
てのＡ／Ｄ変換器である。２６は複数の外部入力端子２
９と同数のデジタル値格納レジスタを有したデジタル値
格納レジスタ群、２８はＡ／Ｄ変換器２５から出力され
るｎビットのデジタル値を上記セレクト信号３２により
デジタル値格納レジスタ群２６の中の選択されたレジス
タに格納するデジタル値出力場所セレクタである。３１
はＡ／Ｄ変換器２５からＡ／Ｄ変換制御回路２４へ与え
られるＡ／Ｄ変換終了信号、３０はＡ／Ｄ変換制御回路
２４からＡ／Ｄ変換器２５へ与えられるＡ／Ｄ変換開始
信号である。

【０００７】次に動作について説明する。まずＣＰＵ２
１からアドレスバス２２とデータバス２３を介して、Ａ
／Ｄ変換制御回路２４内のモードレジスタとＡ／Ｄ変換
開始フラグにＡ／Ｄ変換に必要な条件を示すデータを書
き込む。Ａ／Ｄ変換制御回路２４から出されるセレクト
信号３２がアナログ入力セレクタ２７に入り、これによ
り複数の外部入力端子２９のうち一つが選択される。こ
の選択された外部入力端子を２９ｋとする。Ａ／Ｄ変換
開始信号３０がＡ／Ｄ変換器２５に入力されると外部入
力端子２９ｋからのアナログ入力のＡ／Ｄ変換が開始さ
れる。Ａ／Ｄ変換が終了するとＡ／Ｄ変換終了信号３１
がＡ／Ｄ変換器２５から出力され、これとセレクト信号
３２との論理積の信号がデジタル値出力場所セレクタ２
８に入り、選択されたデジタル値格納レジスタ２６ｋに
デジタル値が格納される。

【０００８】複数のアナログ入力のうち１つのチャネル
（このチャネルをｉとする）のＡ／Ｄ変換を繰り返すモ
ードにおいては、セレクト信号３２は常にチャネルｉを
示し、Ａ／Ｄ変換が終了するとＡ／Ｄ変換終了信号３１
によりＡ／Ｄ変換制御回路２４から次のＡ／Ｄ変換開始
信号３０が出力され、ＣＰＵ２１がアドレスバス２２と
データバス２３を介して強制的にＡ／Ｄ変換を終了させ
ない限り繰り返しチャネルｉのＡ／Ｄ変換を繰り返す。

【０００９】

【発明が解決しようとする課題】図６に示す従来のＡ／
Ｄ変換装置は以上のように構成されているので、複数の
入力チャネルを持つ場合、そのチャネルの指定は割り込
みなどによりＣＰＵ（中央演算処理装置）に要求して、
割り込みプログラムの中でチャネル指定を行っている。
したがって、このような従来装置では、割り込みに入る
までのＣＰＵの処理時間や、割り込み先でＣＰＵがチャ
ネル設定レジスタにデータを書き込むまでの時間が多く
かかるため、緊急時の入力チャネルの変更からＡ／Ｄ変
換結果を得るまでの応答が遅く、また、割り込み処理を
行うことによるＣＰＵへの負荷が多くかかるなどの問題
点があった。

【００１０】また、図７に示す従来のＡ／Ｄ変換装置は
以上のように構成されているので、あるセンサＸからの
アナログ入力が入るチャネルｉを繰り返しＡ／Ｄ変換さ
せている途中で、リモートコントロール装置や操作スイ
ッチまたはマイクロコンピュータ内のタイマなどからの
指示で他のセンサＹからのアナログ入力が入る他のチャ
ネルｊを一時的にＡ／Ｄ変換する必要が生じたときは、
ＣＰＵは開始フラグをリセットしチャネルｉのＡ／Ｄ変
換を中断させ、新たにチャネルｊを設定しＡ／Ｄ変換の
Ａ／Ｄ変換開始フラグをセットし、チャネルｊのＡ／Ｄ
変換を開始させ、チャネルｊのＡ／Ｄ変換が終了する
と、またチャネルｉの繰り返しモードを設定しＡ／Ｄ変
換開始フラグをセットする。このような従来装置では、
ＣＰＵはチャネルの変更のために多大な負荷をおうとい
う問題点があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、入力チャネルの選択はマイクロ
コンピュータなどの中央演算処理装置の割り込みプログ
ラムを介さないで行えるようにすることにより、入力チ
ャネルの選択を高速に行え、また中央演算処理装置等へ
の負荷も軽減できるアナログデジタル変換装置を提供す
ることを目的とする。

【００１２】また、この発明は上記のような問題点を解
消するためになされたもので、繰り返し１つのチャネル
をＡ／Ｄ変換している途中で、他のチャネルの割り込み
Ａ／Ｄ変換の必要が生じた場合、中央演算処理装置の介
入なしで自動的に他のチャネルのＡ／Ｄ変換に切り換
え、中央演算処理装置の負荷を軽減できるアナログデジ
タル変換装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】請求項１の発明に係るア
ナログデジタル変換装置は、チャネル選択手段（チャネ
ルセレクタ１３）と、アナログデジタル変換手段（Ａ／
Ｄ変換器１１）と、外部からの割り込み要求信号を入力
して当該割り込み要求信号の内容に応じた入力チャネル
を指定するためのチャネル設定ビット信号を生成しチャ
ネル設定手段（チャネル設定レジスタ１４）に与えるチ
ャネル設定ビット信号生成手段（チャネル設定ビット信
号生成回路１５）とを備えたものである。

【００１４】請求項２の発明に係るアナログデジタル変
換装置は、１つのチャネルからのアナログ信号を繰り返
しＡ／Ｄ変換させている途中で、他のチャネルからのア
ナログ信号のＡ／Ｄ変換が割り込み要求された場合に、
ＣＰＵ２１の介入なしに変換対象を他のチャネルのＡ／
Ｄ変換に切り換えさせ、この変換が終了すると元のチャ
ネルに対するＡ／Ｄ変換に戻すようにアナログデジタル
変換制御手段（Ａ／Ｄ変換制御回路２４ａ）を制御させ
る割り込み変換要求制御手段（割り込み変換要求制御回
路３３）を備えたものである。

【００１５】請求項３の発明に係るアナログデジタル変
換装置は、１つのチャネルからのアナログ信号を繰り返
しＡ／Ｄ変換させている途中で、他の複数のチャネルか
らのアナログ信号のＡ／Ｄ変換が割り込み要求された場
合に、ＣＰＵ２１の介入なしに変換対象を上記他の複数
のチャネルのＡ／Ｄ変換に切り換えさせ、上記複数のチ
ャネルからのアナログ信号を１つずつＡ／Ｄ変換させ、
これらの変換が終了すると元のチャネルに対するＡ／Ｄ
変換に戻すようにアナログデジタル変換制御手段（Ａ／
Ｄ変換制御回路２４ａ）を制御させる割り込み変換要求
制御手段（割り込み変換要求制御回路３３）を備えたも
のである。

【００１６】

【作用】請求項１の発明において、チャネル設定ビット
信号生成手段（チャネル設定ビット信号生成回路１５）
は、外部からの割り込み要求信号を入力し、当該割り込
み要求信号の内容に応じた入力チャネルを指定するため
のチャネル設定ビット信号を生成する。チャネル設定手
段（チャネル設定レジスタ１４）はそのチャネル設定ビ
ット信号を設定する。したがって、そのチャネル設定ビ
ット信号によりチャネル選択手段（チャネルセレクタ１
３）はアナログデジタル変換すべき入力チャネルを選択
する。アナログデジタル変換手段（Ａ／Ｄ変換器１１）
はその選択された入力チャネルのアナログ信号をデジタ
ル信号に変換する。

【００１７】請求項２の発明において、割り込み変換要
求制御手段（割り込み変換要求制御回路３３）は、１つ
のチャネルからのアナログ信号を繰り返しＡ／Ｄ変換さ
せている途中で、他のチャネルからのアナログ信号のＡ
／Ｄ変換が割り込み要求された場合にアナログデジタル
変換制御手段（Ａ／Ｄ変換制御回路２４ａ）に対して割
り込み変換要求する。これによりアナログデジタル変換
制御手段は、現在実施しているＡ／Ｄ変換を中断させ、
上記他のチャネルのＡ／Ｄ変換に切り換えさせ、この変
換が終了すると元のチャネルに対するＡ／Ｄ変換に戻す
ように制御する。

【００１８】請求項３の発明において、割り込み変換要
求制御手段（割り込み変換要求制御回路３３）は、１つ
のチャネルからのアナログ信号を繰り返しＡ／Ｄ変換さ
せている途中で、他の複数のチャネルからのアナログ信
号のＡ／Ｄ変換が割り込み要求された場合にアナログデ
ジタル変換制御手段（Ａ／Ｄ変換制御回路２４ａ）に対
して割り込み変換要求する。これによりアナログデジタ
ル変換制御手段は、現在実施しているＡ／Ｄ変換を中断
させ、上記他の複数のチャネルのＡ／Ｄ変換に切り換え
させ、１つずつＡ／Ｄ変換させ、これらの変換が終了す
ると元のチャネルに対するＡ／Ｄ変換に戻すように制御
する。

【００１９】

【実施例】実施例１．図１は請求項１の発明の一実施例
に係るアナログデジタル変換装置の構成を示すブロック
図である。図１において、図６に示す構成要素に対応す
るものには同一の符号を付し、その説明を省略する。図
１において、１５は外部からの割り込み要求信号を入力
して当該割り込み要求信号の内容に応じた入力チャネル
を指定するためのチャネル設定ビット信号を生成しチャ
ネル設定レジスタ１４に与えるチャネル設定ビット信号
生成手段としてのチャネル設定ビット信号生成回路であ
る。即ちチャネル設定ビット信号生成回路１５は、外部
から割り込み要求信号Ｉ０〜Ｉ７を入力し、これらの割
り込み要求信号Ｉ０〜Ｉ７に対し各々入力チャネル０〜
７に対応するようにチャネル設定レジスタ１４へのチャ
ネル設定ビット信号を生成する。チャネル設定レジスタ
１４はそのチャネル設定ビット信号を設定する。

【００２０】次に、上記実施例の動作について説明す
る。以下アナログデジタル変換をＡ／Ｄ変換と呼ぶ。複
数の入力チャネルを持つＡ／Ｄ変換装置は、どのチャネ
ルの入力アナログ信号をデジタル信号に変換するかを決
める必要がある。このチャネルの設定は、チャネル設定
レジスタ１４にチャネルに対応したチャネル設定ビット
信号を設定し、そのビット信号がチャネルセレクタ１３
に入力され、入力チャネル０〜７を選択するスイッチＳ
０〜Ｓ７のうち対応したスイッチをＯＮすることによっ
て行われる。選択された入力アナログ信号はＡ／Ｄ変換
器１１に与えられ、デジタル信号に変換される。変換が
完了すると、変換結果は、入力チャネルに対応した変換
結果格納レジスタ１２の領域に格納される。

【００２１】チャネル設定レジスタ１４にチャネルに対
応したチャネル設定ビット信号を設定する手段は、マイ
クロコンピュータのＣＰＵ等からの割り込み要求信号Ｉ
０〜Ｉ７を直接用いる。これらの割り込み要求信号Ｉ０
〜Ｉ７が、チャネル設定ビット信号生成回路１５に入力
されると、チャネル設定ビット信号生成回路１５は各々
の割り込み要求信号Ｉ０〜Ｉ７に対応して、入力チャネ
ル０〜７を指定できるチャネル設定ビット信号をチャネ
ル設定レジスタ１４へ与える。例えばチャネル設定レジ
スタ１４のチャネル設定ビット信号が“０００”であれ
ば入力チャネル０を選択、“００１”であれば入力チャ
ネル１を選択というように対応するものとする。また割
り込み要求信号Ｉ０が発生した時には入力チャネル０を
選択、割り込み要求信号Ｉ１が発生した時には入力チャ
ネル１を選択というように設定するならば、割り込み要
求信号Ｉ０が発生した時はチャネル設定ビット信号生成
回路１５から“０００”のチャネル設定ビット信号をチ
ャネル設定レジスタ１４に送り、割り込み要求信号Ｉ１
が発生した時はチャネル設定ビット信号生成回路１５か
ら“００１”のチャネル設定ビット信号をチャネル設定
レジスタ１４に送るというように、割り込み要求信号Ｉ
０〜Ｉ７により入力チャネル０〜７の対応ができる。

【００２２】このようにして割り込み要求信号に対応し
て入力チャネルの指定ができるので、チャネル指定ビッ
ト信号生成回路１５から各入力チャネルに対応するチャ
ネル設定ビット信号がチャネル設定レジスタ１４に設定
される。これによりチャネルセレクタ１３を通して入力
チャネルが選択される。

【００２３】実施例２．なお、上記実施例では、入力チ
ャネル数を８チャネルとして説明したが、このチャネル
数は任意のチャネル数でもよく、そのチャネル数に従い
チャネル設定レジスタ１４のビット数、チャネル設定ビ
ット信号生成回路１５の出力信号ビット数及び変換結果
格納レジスタ１２のレジスタ数を加減すればよい。ま
た、複数のアナログ信号のチャネルを掃引して変換する
ような場合、あるチャネルの信号を変換中に、別のチャ
ネルの信号を変換したいため、そのチャネルに対応した
割り込みが発生すると、現在、変換中のチャネルの設定
ビット信号を一時退避するレジスタに格納し、割り込み
によって指定された新しい入力チャネルの入力信号を変
換する。この変換が完了すると、一時退避していたチャ
ネル設定ビット信号を復帰し、変換途中で中断していた
チャネルの入力信号を変換する。このようにすれば、同
じチャネルの信号を繰り返しＡ／Ｄ変換していても、ま
た、複数のチャネルの信号を繰り返しＡ／Ｄ変換してい
るときの繰り返しに選ばれた入力チャネルであっても、
選ばれていないチャネルであっても、Ａ／Ｄ変換すべき
入力チャネルを指定するための割り込みが発生すれば指
定されたチャネルの入力アナログ信号を直ちにデジタル
信号に変換できる。

【００２４】実施例３．また、上記実施例では、割り込
みに対応して入力チャネルを指定するように説明した
が、この割り込みと入力チャネルとの対応は可変できる
ようにすることも考えられる。また、割り込み数と入力
チャネル数はかならずしも同一でなくても、必要に応じ
て割り込み数は加減して、入力チャネルを指定すること
も可能である。異なる割り込みで同じ入力チャネルを指
定してもよい。また、この発明による入力チャネル指定
手段と従来通りの中央演算処理装置を用いて、入力チャ
ネルを指定する方法との兼用も可能である。さらに、上
記実施例では、マイクロコンピュータ等の例で説明した
が、そのマイクロコンピュータに内蔵されたＡ／Ｄ変換
装置であっても、内蔵されていないＡ／Ｄ変換装置であ
っても適用できる。

【００２５】実施例４．図２は請求項２の発明に係るＡ
／Ｄ変換装置の構成を示すブロック図である。図２にお
いて、図７に示す構成要素に対応するものには同一の符
号を付し、その説明を省略する。図２において、３３は
１つのチャネルからのアナログ信号を繰り返しＡ／Ｄ変
換させている途中で、他のチャネルからのアナログ信号
のＡ／Ｄ変換が割り込み要求された場合に、ＣＰＵ２１
の介入なしに変換対象を上記他のチャネルのＡ／Ｄ変換
に切り換えさせ、この変換が終了すると元のチャネルに
対するＡ／Ｄ変換に戻すようにＡ／Ｄ変換制御回路２４
ａを制御させる割り込み変換要求制御手段としての割り
込み変換要求制御回路である。３４は割り込み変換要求
制御回路３３からＡ／Ｄ変換制御回路２４ａへ与えられ
る割り込み変換要求信号、３５は例えば図５に示す外部
入力端子等のような割り込み変換要求元、３６はＡ／Ｄ
変換制御回路２４ａから割り込み変換要求制御回路３３
へ与えられる割り込み変換受付信号である。

【００２６】次に動作について説明する。ＣＰＵ２１は
アドレスバス２２とデータバス２３を介して、割り込み
変換要求制御回路３３に割り込み変換の許可もしくは禁
止を設定する。割り込み変換が許可された場合、割り込
み変換要求制御回路３３は、割り込み変換要求元３５か
ら割り込み要求を受取り、Ａ／Ｄ変換制御回路２４ａへ
割り込み変換要求信号３４を出力する。Ａ／Ｄ変換制御
回路２４ａは、割り込み変換要求信号３４によりセレク
ト信号２２を、現在Ａ／Ｄ変換実施中のチャネルｉから
割り込み変換を行うチャネルｊへ切り換える。このとき
Ａ／Ｄ変換制御回路２４ａは、割り込み変換を受け付け
ると、割り込み変換受付信号３６を割り込み変換要求制
御回路３３へ出し、これにより割り込み変換要求制御回
路３３はクリアされる。Ａ／Ｄ変換制御回路２４ａは、
Ａ／Ｄ変換器２５でのチャネルｊのＡ／Ｄ変換が終了し
Ａ／Ｄ変換器２５からＡ／Ｄ変換終了信号３１が出る
と、セレクト信号３２をチャネルｉに戻し、割り込み変
換は終了し、元のチャネルｉの繰り返しＡ／Ｄ変換が行
われる。以上の動作が図３に示される。図３において、
ＡＮｉはチャネルｉのＡ／Ｄ変換、ＡＮｊはチャネルｊ
のＡ／Ｄ変換を示す。

【００２７】実施例５．なお、上記実施例４では、チャ
ネルｉの繰り返しＡ／Ｄ変換に１つのチャネルｊの割り
込み変換について説明したが、実施例５として複数のチ
ャネルの掃引Ａ／Ｄ変換の割り込み変換を行うように構
成しても上記実施例４と同様の効果を期待できる。この
実施例５における割り込み変換要求制御回路３３（全体
のブロック構成は図２と同じ）は、本発明の請求項３に
係る割り込み変換要求制御手段であり、１つのチャネル
からのアナログ信号を繰り返しＡ／Ｄ変換させている途
中で、他の複数のチャネルからのアナログ信号のＡ／Ｄ
変換が割り込み要求された場合に、ＣＰＵ２１の介入な
しに変換対象を上記他の複数のチャネルのＡ／Ｄ変換に
切り換えさせ、上記複数のチャネルからのアナログ信号
を１つずつＡ／Ｄ変換させ、これらの変換が終了すると
元のチャネルに対するＡ／Ｄ変換に戻すようにＡ／Ｄ変
換制御回路２４ａを制御させる。このような動作が図４
に示される。図４において、ＡＮｉは１つのチャネルｉ
のＡ／Ｄ変換、ＡＮｊ〜ＡＮｘは複数のチャネルｊ〜ｘ
のＡ／Ｄ変換を示す。

【００２８】実施例６．図２に示す実施例４の割り込み
変換要求元３５は、外部入力端子からの信号、周辺回路
である例えばタイマのオーバーフロー信号、あるいはソ
フトウェアによる要求ビットであったりし、これらの切
り換え回路を図５に示す。図５において、割り込み要求
元選択回路３７は、外部入力端子からの信号、タイマの
オーバーフロー信号、ソフトウェアによる要求ビットな
どの複数の割り込み変換要求元に対して１つの要求元を
ＣＰＵが設定した割り込み要求元選択レジスタ３８の内
容に従って選択する。この選択された要求元が割り込み
変換要求元３５となり、図２中の割り込み変換要求制御
回路３３に入り、上記実施例４と同様の動作を行わせ
る。

【００２９】

【発明の効果】以上のように請求項１の発明によれば、
外部からの割り込み要求信号を入力して当該割り込み要
求信号の内容に応じた入力チャネルを指定するためのチ
ャネル設定ビット信号を生成しチャネル設定手段に与え
るチャネル設定ビット信号生成手段を設けて構成したの
で、マイクロコンピュータ等の中央演算処理装置の割り
込みプログラムを介さないで入力チャネルの選択が高速
にできるようになり、緊急時などに実時間に合ったＡ／
Ｄ変換結果が得られ、また、中央演算処理装置の割り込
みプログラムで処理していたチャネルの切り換えに要し
た無駄な時間がなくなり、かつその中央演算処理装置の
チャネル切り換え処理そのものの負担がなくなり、した
がって中央演算処理装置等の処理能力が向上するという
効果が得られる。

【００３０】また、請求項２の発明によれば、１つのチ
ャネルからのアナログ信号を繰り返しアナログデジタル
変換させている途中で他のチャネルからのアナログ信号
のアナログデジタル変換が割り込み要求された場合に、
上記中央演算処理装置の介入なしに変換対象を上記他の
チャネルのアナログデジタル変換に切り換えさせ、この
変換が終了すると元のチャネルに対するアナログデジタ
ル変換に戻すように上記アナログデジタル変換制御手段
を制御させる割り込み変換要求制御手段を設けて構成し
たので、従来、例えば１つのチャネルｉのアナログデジ
タル変換を連続に行い、途中で、他のチャネルをアナロ
グデジタル変換させたいときは、中央演算処理装置は開
始フラグをリセットしチャネルｉのアナログデジタル変
換を中断させ、新たにチャネルｊを設定しアナログデジ
タル変換の開始フラグをセットし、チャネルｊのアナロ
グデジタル変換を開始させ、チャネルｊのアナログデジ
タル変換が終了すると、またチャネルｉの繰り返しモー
ドを設定し開始フラグをセットする、というように、中
央演算処理装置はチャネルの変更ために多大な負荷をお
っていたが、本発明では自動的に割り込み変換要求のチ
ャネルに切り換えることができ、中央演算処理装置のＡ
／Ｄ変換装置に対する操作の負担が減り、即ち中央演算
処理装置の負荷が軽減するという効果が得られる。

【００３１】また、請求項３の発明によれば、１つのチ
ャネルからのアナログ信号を繰り返しアナログデジタル
変換させている途中で、他の複数のチャネルからのアナ
ログ信号のアナログデジタル変換が割り込み要求された
場合に、上記中央演算処理装置の介入なしに変換対象を
上記他の複数のチャネルのアナログデジタル変換に切り
換えさせ、上記複数のチャネルからのアナログ信号を１
つずつアナログデジタル変換させ、これらの変換が終了
すると元のチャネルに対するアナログデジタル変換に戻
すように上記アナログデジタル変換制御手段を制御させ
る割り込み変換要求制御手段を設けて構成したので、複
数のチャネルのアナログデジタル変換の切り換えに対応
でき、上記と同様な効果が得られる。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例に係るアナログデジ
タル変換装置の構成を示すブロック図である。

【図２】請求項２の発明の一実施例に係るアナログデジ
タル変換装置の構成を示すブロック図である。

【図３】請求項２の発明の一実施例の動作を説明するた
めの図である。

【図４】請求項３の発明の一実施例の動作を説明するた
めの図である。

【図５】図２中の割り込み変換要求元を切り換える切り
換え回路の一例を示す図である。

【図６】従来のアナログデジタル変換装置の構成を示す
ブロック図である。

【図７】他の従来のアナログデジタル変換装置の構成を
示すブロック図である。

【符号の説明】

０〜７ チャネル １１ アナログデジタル変換器（アナログデジタル変換
手段） １３ チャネルセレクタ（チャネル選択手段） １４ チャネル設定レジスタ（チャネル設定手段） １５ チャネル設定ビット信号生成回路（チャネル設定
ビット信号生成手段） Ｉ０〜Ｉ７ 割り込み要求信号 ２１ ＣＰＵ（中央演算処理装置） ２４ａ Ａ／Ｄ変換制御回路（アナログデジタル変換制
御手段） ２５ Ａ／Ｄ変換器（アナログデジタル変換手段） ２７ アナログ入力セレクタ（チャネル選択手段） ３３ 割り込み変換要求制御回路（割り込み変換要求制
御手段）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の入力チャネルの中から任意のチャ
   ネルを選択するチャネル選択手段と、このチャネル選択
   手段により選択されたチャネルからのアナログ信号をデ
   ジタル信号に変換するアナログデジタル変換手段と、上
   記チャネル選択手段により選択させるための入力チャネ
   ルに対応したチャネル設定ビット信号を外部から設定す
   るチャネル設定手段とを備えたアナログデジタル変換装
   置において、外部からの割り込み要求信号を入力して当
   該割り込み要求信号の内容に応じた入力チャネルを指定
   するためのチャネル設定ビット信号を生成し上記チャネ
   ル設定手段に与えるチャネル設定ビット信号生成手段を
   設けたことを特徴とするアナログデジタル変換装置。
2. 【請求項２】 複数の入力チャネルの中から任意のチャ
   ネルを選択するチャネル選択手段と、このチャネル選択
   手段により選択されたチャネルからのアナログ信号をデ
   ジタル信号に変換するアナログデジタル変換手段と、中
   央演算処理装置によりアナログデジタル変換モードや変
   換速度や被選択チャネルなどアナログデジタル変換に必
   要なすべての条件が設定され、上記チャネル選択手段や
   上記アナログデジタル変換手段を制御するアナログデジ
   タル変換制御手段とを備えたアナログデジタル変換装置
   において、１つのチャネルからのアナログ信号を繰り返
   しアナログデジタル変換させている途中で、他のチャネ
   ルからのアナログ信号のアナログデジタル変換が割り込
   み要求された場合に、上記中央演算処理装置の介入なし
   に変換対象を上記他のチャネルのアナログデジタル変換
   に切り換えさせ、この変換が終了すると元のチャネルに
   対するアナログデジタル変換に戻すように上記アナログ
   デジタル変換制御手段を制御させる割り込み変換要求制
   御手段を設けたことを特徴とするアナログデジタル変換
   装置。
3. 【請求項３】 複数の入力チャネルの中から任意のチャ
   ネルを選択するチャネル選択手段と、このチャネル選択
   手段により選択されたチャネルからのアナログ信号をデ
   ジタル信号に変換するアナログデジタル変換手段と、中
   央演算処理装置によりアナログデジタル変換モードや変
   換速度や被選択チャネルなどアナログデジタル変換に必
   要なすべての条件が設定され、上記チャネル選択手段や
   上記アナログデジタル変換手段を制御するアナログデジ
   タル変換制御手段とを備えたアナログデジタル変換装置
   において、１つのチャネルからのアナログ信号を繰り返
   しアナログデジタル変換させている途中で、他の複数の
   チャネルからのアナログデジタル変換が割り込み要求さ
   れた場合に、上記中央演算処理装置の介入なしに変換対
   象を上記他の複数のチャネルのアナログデジタル変換に
   切り換えさせ、上記複数のチャネルからのアナログ信号
   を１つずつアナログデジタル変換させ、これらの変換が
   終了すると元のチャネルに対するアナログデジタル変換
   に戻すように上記アナログデジタル変換制御手段を制御
   させる割り込み変換要求制御手段を設けたことを特徴と
   するアナログデジタル変換装置。