JP2553753B2 - Ａｄ変換装置 - Google Patents
Ａｄ変換装置Info
- Publication number
- JP2553753B2 JP2553753B2 JP2278061A JP27806190A JP2553753B2 JP 2553753 B2 JP2553753 B2 JP 2553753B2 JP 2278061 A JP2278061 A JP 2278061A JP 27806190 A JP27806190 A JP 27806190A JP 2553753 B2 JP2553753 B2 JP 2553753B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- conversion
- setting
- sweep
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
- G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、マイクロコンピュータ等に用いられるAD
変換装置に係わり、特に複数の入力チャネルを有するAD
変換装置の掃引機能に関するものである。
変換装置に係わり、特に複数の入力チャネルを有するAD
変換装置の掃引機能に関するものである。
［従来の技術］ 第３図は、マイクロコンピュータの概略構成を示すブ
ロック図である。図において、（100）は半導体集積回
路で構成された１チップマイクロコンピュータであり、
（101）はCPU、（102）はメモリ、（103）はアナログ信
号をディジタル信号に変換するAD変換装置、（104）は
これらを接続するバスである。上記AD変換装置（103）
は、マイクロコンピュータ（100）に設けられた複数のA
D変換入力端子（105）から入力されるアナログ信号のう
ち設定された任意の一つを選択してAD変換する機能を有
するとともに、複数のAD変換入力端子（105）のうち設
定された範囲の入力端子を自動的に順次切り替えながら
繰り返し選択してAD変換する掃引機能を有する（この動
作モードを掃引モードと呼ぶ）。
ロック図である。図において、（100）は半導体集積回
路で構成された１チップマイクロコンピュータであり、
（101）はCPU、（102）はメモリ、（103）はアナログ信
号をディジタル信号に変換するAD変換装置、（104）は
これらを接続するバスである。上記AD変換装置（103）
は、マイクロコンピュータ（100）に設けられた複数のA
D変換入力端子（105）から入力されるアナログ信号のう
ち設定された任意の一つを選択してAD変換する機能を有
するとともに、複数のAD変換入力端子（105）のうち設
定された範囲の入力端子を自動的に順次切り替えながら
繰り返し選択してAD変換する掃引機能を有する（この動
作モードを掃引モードと呼ぶ）。
第４図は上記のようなAD変換装置の従来例を示すブロ
ック構成図である。図において、（１）はAD変換器で、
例えばチャネル０からチャネル７までの８チャネルのAD
変換入力端子がスイッチS0からS7で選択され、その選択
されたチャネルがAD変換器（１）に接続される。スイッ
チS0からS7のどれが選択されるかはチャネルセレクタ
（３）によって決まる。AD変換器（１）で変換された結
果は、変換結果格納レジスタ（２）の変換したチャネル
に対応したレジスタに格納され、CPU等により読み出さ
れる。チャネルセレクタ（３）は、チャネル設定レジス
タ（４）の各チャネル設定ビット（この例では３ビッ
ト）で指定された値で、スイッチS0からS7のどのスイッ
チをオンするかを決める。（５）はチャネル設定判定回
路で、AD変換している入力チャネルのどのチャネルが変
換されているかを上記チャネル設定レジスタ（４）の各
ビット出力により検出できる。特に、掃引モード時に使
用し、変換しているチャネルが指定したチャネルに達
し、そのAD変換完了信号（1a）が入力すると、チャネル
設定ビット初期化信号（5a）を発生し、チャネル設定レ
ジスタ（４）のチャネル設定ビットを初期化する。チャ
ネル設定レジスタ（４）は、掃引モード時には２進カウ
ンタとして機能するとともに、入力設定データd0,d1,d2
によりデータを任意に設定することも可能であり、どの
チャネルをAD変換するかを任意に指定できる。
ック構成図である。図において、（１）はAD変換器で、
例えばチャネル０からチャネル７までの８チャネルのAD
変換入力端子がスイッチS0からS7で選択され、その選択
されたチャネルがAD変換器（１）に接続される。スイッ
チS0からS7のどれが選択されるかはチャネルセレクタ
（３）によって決まる。AD変換器（１）で変換された結
果は、変換結果格納レジスタ（２）の変換したチャネル
に対応したレジスタに格納され、CPU等により読み出さ
れる。チャネルセレクタ（３）は、チャネル設定レジス
タ（４）の各チャネル設定ビット（この例では３ビッ
ト）で指定された値で、スイッチS0からS7のどのスイッ
チをオンするかを決める。（５）はチャネル設定判定回
路で、AD変換している入力チャネルのどのチャネルが変
換されているかを上記チャネル設定レジスタ（４）の各
ビット出力により検出できる。特に、掃引モード時に使
用し、変換しているチャネルが指定したチャネルに達
し、そのAD変換完了信号（1a）が入力すると、チャネル
設定ビット初期化信号（5a）を発生し、チャネル設定レ
ジスタ（４）のチャネル設定ビットを初期化する。チャ
ネル設定レジスタ（４）は、掃引モード時には２進カウ
ンタとして機能するとともに、入力設定データd0,d1,d2
によりデータを任意に設定することも可能であり、どの
チャネルをAD変換するかを任意に指定できる。
次に動作について説明する。
掃引モードとは、AD変換入力チャネルの０から７まで
のうち，設定された範囲のチャネルを順次変換してい
き、それを繰り返す動作を行うモードである。例えば、
チャネル０から３までを掃引モードとして設定すれば、
チャネル０から３までの４チャネルのAD変換を繰り返し
行う。チャネルの開始は常にチャネル０からとなってい
るので、チャネル設定レジスタ（４）のチャネル設定ビ
ットで先ずチャネル０が指定され、チャネルセレクタ
（３）でスイッチS0をオンさせ、チャネル０からのアナ
ログ信号がAD変換器（１）に入力される。AD変換器
（１）で変換された結果は、変換結果格納レジスタ
（２）のチャネル０に対応したレジスタに格納される。
格納が終わってその変換が完了すると、チャネル設定レ
ジスタ（４）のチャネル設定ビットがチャネル１を指定
するようになり、チャネルセレクタ（３）でスイッチS1
をオンさせ、チャネル１からのアナログ信号がAD変換さ
れて変換結果格納レジスタ（２）に格納される。このよ
うな動作を繰り返しチャネル３の変換が完了すると、チ
ャネル０から３までの掃引モードを選択していたので、
そのチャネル３が設定されたことがチャネル設定判定回
路（５）で検出され、そのAD変換完了信号（1a）が入力
されると、チャネル設定ビット初期化信号（5a）が発生
され、チャネル設定レジスタ（４）のチャネル設定ビッ
トが初期化されてチャネル０の指定となる。こうするこ
とにより、チャネル３からチャネル０にチャネル選択が
戻ってチャネル０からの変換を行い、チャネル０からチ
ャネル３の４チャネルを繰り返しAD変換する動作を行
う。
のうち，設定された範囲のチャネルを順次変換してい
き、それを繰り返す動作を行うモードである。例えば、
チャネル０から３までを掃引モードとして設定すれば、
チャネル０から３までの４チャネルのAD変換を繰り返し
行う。チャネルの開始は常にチャネル０からとなってい
るので、チャネル設定レジスタ（４）のチャネル設定ビ
ットで先ずチャネル０が指定され、チャネルセレクタ
（３）でスイッチS0をオンさせ、チャネル０からのアナ
ログ信号がAD変換器（１）に入力される。AD変換器
（１）で変換された結果は、変換結果格納レジスタ
（２）のチャネル０に対応したレジスタに格納される。
格納が終わってその変換が完了すると、チャネル設定レ
ジスタ（４）のチャネル設定ビットがチャネル１を指定
するようになり、チャネルセレクタ（３）でスイッチS1
をオンさせ、チャネル１からのアナログ信号がAD変換さ
れて変換結果格納レジスタ（２）に格納される。このよ
うな動作を繰り返しチャネル３の変換が完了すると、チ
ャネル０から３までの掃引モードを選択していたので、
そのチャネル３が設定されたことがチャネル設定判定回
路（５）で検出され、そのAD変換完了信号（1a）が入力
されると、チャネル設定ビット初期化信号（5a）が発生
され、チャネル設定レジスタ（４）のチャネル設定ビッ
トが初期化されてチャネル０の指定となる。こうするこ
とにより、チャネル３からチャネル０にチャネル選択が
戻ってチャネル０からの変換を行い、チャネル０からチ
ャネル３の４チャネルを繰り返しAD変換する動作を行
う。
［発明が解決しようとする課題］ 従来の掃引機能付きのAD変換装置は以上のように構成
されていたが、掃引モードで選択されていないチャネル
を掃引中に実行しようとすると、掃引モードを別モード
に切り替えて目的のチャネルを選択し、AD変換させるこ
とが必要であった。そして、元の掃引モードに戻った
時、掃引モードでは常にチャネル０からの開始となり、
モードを切り替える前に変換を完了していたチャネルを
もう一度やり直すため、モード変換前の変換結果を有効
にできず、変換動作に無駄が生じるなどの問題点があっ
た。
されていたが、掃引モードで選択されていないチャネル
を掃引中に実行しようとすると、掃引モードを別モード
に切り替えて目的のチャネルを選択し、AD変換させるこ
とが必要であった。そして、元の掃引モードに戻った
時、掃引モードでは常にチャネル０からの開始となり、
モードを切り替える前に変換を完了していたチャネルを
もう一度やり直すため、モード変換前の変換結果を有効
にできず、変換動作に無駄が生じるなどの問題点があっ
た。
この発明は上記のような問題点を解消するためになさ
れたもので、掃引中に任意のチャネルを設定してAD変換
できるとともに、その変換が完了すると、掃引モードに
戻って中断したチャネルから変換を行うことができ、変
換動作に無駄が生じないAD変換装置を得ることを目的と
する。
れたもので、掃引中に任意のチャネルを設定してAD変換
できるとともに、その変換が完了すると、掃引モードに
戻って中断したチャネルから変換を行うことができ、変
換動作に無駄が生じないAD変換装置を得ることを目的と
する。
［課題を解決するための手段］ AD変換装置は、掃引モード中にAD変換を行ないたい任
意のチャネルを示す設定値を設定できるチャネル設定手
段（チャネル設定レジスタ４）と、掃引モード中に上記
チャネル設定手段に任意のチャネルを示す設定値が設定
された場合に、この任意のチャネルの設定値が設定され
る直前に設定されていたチャネルの設定値を記憶手段
（掃引チャネル退避レジスタ16）に退避させる退避手段
（スイッチ13,14,15）と、上記任意のチャネルのAD変換
完了を検出してチャネル変換完了信号（設定チャネル変
換完了信号5b）を出力する検出手段5gと、上記記憶手段
に退避しておいたチャネルの設定値を上記チャネル変換
完了信号に基づいて上記チャネル設定手段に復帰させる
復帰手段（スイッチ10,11,12）とを備えたものである。
意のチャネルを示す設定値を設定できるチャネル設定手
段（チャネル設定レジスタ４）と、掃引モード中に上記
チャネル設定手段に任意のチャネルを示す設定値が設定
された場合に、この任意のチャネルの設定値が設定され
る直前に設定されていたチャネルの設定値を記憶手段
（掃引チャネル退避レジスタ16）に退避させる退避手段
（スイッチ13,14,15）と、上記任意のチャネルのAD変換
完了を検出してチャネル変換完了信号（設定チャネル変
換完了信号5b）を出力する検出手段5gと、上記記憶手段
に退避しておいたチャネルの設定値を上記チャネル変換
完了信号に基づいて上記チャネル設定手段に復帰させる
復帰手段（スイッチ10,11,12）とを備えたものである。
［作用］ この発明におけるAD変換装置では、掃引中に掃引モー
ドで選択されていないチャネルなどの設定を行うと、現
掃引中のチャネルの設定値を一時的にレジスタ等の記憶
手段に退避して、目的とするチャネルの設定が行われる
ようにした。更に、その途中で設定されたチャネルの変
換が完了すると、一時的に退避していた，掃引中で変換
していたチャネルを復帰し、そのチャネルから掃引モー
ドを続行するようにした。このように、掃引中のチャネ
ルの一時退避ができることにより、掃引モードで選択さ
れていないチャネルなどを掃引モード中でも容易に設定
してAD変換できるので、持っている機能を生かせ、ま
た、そのチャネルの変換が完了すると元の掃引モードに
戻り、一時退避していた掃引中のチャネルから変換を再
開するため、それまで掃引モードで変換していた結果が
有効に使える。
ドで選択されていないチャネルなどの設定を行うと、現
掃引中のチャネルの設定値を一時的にレジスタ等の記憶
手段に退避して、目的とするチャネルの設定が行われる
ようにした。更に、その途中で設定されたチャネルの変
換が完了すると、一時的に退避していた，掃引中で変換
していたチャネルを復帰し、そのチャネルから掃引モー
ドを続行するようにした。このように、掃引中のチャネ
ルの一時退避ができることにより、掃引モードで選択さ
れていないチャネルなどを掃引モード中でも容易に設定
してAD変換できるので、持っている機能を生かせ、ま
た、そのチャネルの変換が完了すると元の掃引モードに
戻り、一時退避していた掃引中のチャネルから変換を再
開するため、それまで掃引モードで変換していた結果が
有効に使える。
［実施例］ 以下、この発明の一実施例を図について説明する。
第１図は実施例のAD変換装置を示すブロック構成図で
あり、図において、（１）はAD変換器で、チャネル０か
らチャネル７のうちスイッチS0からS7で選択されたチャ
ネルのアナログ信号が入力される。AD変換器（１）で変
換された結果は、変換結果格納レジスタ（２）にチャネ
ルに対応して格納される。スイッチS0からS7はチャネル
セレクタ（３）で選ばれる。（４）はチャネル設定レジ
スタで、ここに設定されたチャネル設定ビット情報がチ
ャネルセレクタ（３）に入力される。また、同時にチャ
ネル設定判定回路（５）にも入力され、変換中のチャネ
ルがどのチャネルかを判定できる。そして、チャネル設
定判定回路（５）は、掃引モードで掃引設定範囲まで変
換が終わったら、チャネル設定ビットを初期化して繰り
返し変換に入るようチャネル設定ビット初期化信号（5
a）を出力し、チャネル設定レジスタ（４）を初期化す
る。チャネル設定レジスタ（４）は、チャネル設定信号
０（6a）によりオン・オフするスイッチ（７），
（８），（９）を介して任意にd0,d1,d2の値を設定でき
る。また、チャネル設定レジスタ（４）は、チャネル設
定信号１（6b）によりオン・オフするスイッチ（13），
（14），（15）を介してビット対応の掃引チャネル退避
レジスタ（16）に接続される。更に、チャネル設定レジ
スタ（４）と掃引チャネル退避レジスタ（16）は、スイ
ッチ（10），（11），（12）によりビット対応に接続さ
れ、このスイッチ（10）、（11），（12）は、掃引中に
別途設定したチャンネルのAD変換が完了したときにチャ
ネル設定判定回路（５）から出力される設定チャネル変
換完了信号（5b）によりオン・オフする。ここで、上記
チャネル設定レジスタ（４）はチャネル設定手段に、掃
引チャネル退避レジスタ（16）は記憶手段に、スイッチ
（13），（14），（15）は退避手段に、スイッチ（1
0），（11），（12）は復帰手段にそれぞれ相当する。
あり、図において、（１）はAD変換器で、チャネル０か
らチャネル７のうちスイッチS0からS7で選択されたチャ
ネルのアナログ信号が入力される。AD変換器（１）で変
換された結果は、変換結果格納レジスタ（２）にチャネ
ルに対応して格納される。スイッチS0からS7はチャネル
セレクタ（３）で選ばれる。（４）はチャネル設定レジ
スタで、ここに設定されたチャネル設定ビット情報がチ
ャネルセレクタ（３）に入力される。また、同時にチャ
ネル設定判定回路（５）にも入力され、変換中のチャネ
ルがどのチャネルかを判定できる。そして、チャネル設
定判定回路（５）は、掃引モードで掃引設定範囲まで変
換が終わったら、チャネル設定ビットを初期化して繰り
返し変換に入るようチャネル設定ビット初期化信号（5
a）を出力し、チャネル設定レジスタ（４）を初期化す
る。チャネル設定レジスタ（４）は、チャネル設定信号
０（6a）によりオン・オフするスイッチ（７），
（８），（９）を介して任意にd0,d1,d2の値を設定でき
る。また、チャネル設定レジスタ（４）は、チャネル設
定信号１（6b）によりオン・オフするスイッチ（13），
（14），（15）を介してビット対応の掃引チャネル退避
レジスタ（16）に接続される。更に、チャネル設定レジ
スタ（４）と掃引チャネル退避レジスタ（16）は、スイ
ッチ（10），（11），（12）によりビット対応に接続さ
れ、このスイッチ（10）、（11），（12）は、掃引中に
別途設定したチャンネルのAD変換が完了したときにチャ
ネル設定判定回路（５）から出力される設定チャネル変
換完了信号（5b）によりオン・オフする。ここで、上記
チャネル設定レジスタ（４）はチャネル設定手段に、掃
引チャネル退避レジスタ（16）は記憶手段に、スイッチ
（13），（14），（15）は退避手段に、スイッチ（1
0），（11），（12）は復帰手段にそれぞれ相当する。
第２図は、チャネル設定判定回路（５）における上記
設定チャネル変換完了信号（5b）等の生成機構を示すブ
ロック図である。図において、（5c）は掃引設定チャネ
ル一致信号（5d）がアクティブのときのAD変換完了信号
（1a）をチャネル設定ビット初期化信号（5a）として出
力する変換完了信号選択回路１であり、掃引設定チャネ
ル一致信号（5d）は予め設定された掃引設定チャネルと
チャネル設定レジスタ（４）の出力が一致したときにア
クティブとなる信号で、これらは従来例と同様である。
（5e）はチャネル設定信号１（6b）がアクティブになる
とセットされてその出力がアクティブとなり、AD変換完
了信号（1a）によりリセットされるフリップフロップ、
（5f）は上記フリップフロップ（5e）の出力がアクティ
ブのときの変換完了信号（1a）を設定チャネル変換完了
信号（5b）として出力する変換完了信号選択回路２であ
り、上記フリップフロップ（5e）と変換完了信号選択回
路２（5f）により本願の検出手段（5g）が構成されてい
る。
設定チャネル変換完了信号（5b）等の生成機構を示すブ
ロック図である。図において、（5c）は掃引設定チャネ
ル一致信号（5d）がアクティブのときのAD変換完了信号
（1a）をチャネル設定ビット初期化信号（5a）として出
力する変換完了信号選択回路１であり、掃引設定チャネ
ル一致信号（5d）は予め設定された掃引設定チャネルと
チャネル設定レジスタ（４）の出力が一致したときにア
クティブとなる信号で、これらは従来例と同様である。
（5e）はチャネル設定信号１（6b）がアクティブになる
とセットされてその出力がアクティブとなり、AD変換完
了信号（1a）によりリセットされるフリップフロップ、
（5f）は上記フリップフロップ（5e）の出力がアクティ
ブのときの変換完了信号（1a）を設定チャネル変換完了
信号（5b）として出力する変換完了信号選択回路２であ
り、上記フリップフロップ（5e）と変換完了信号選択回
路２（5f）により本願の検出手段（5g）が構成されてい
る。
次に、上記実施例の作用，動作について説明する。
チャネル０から３までを掃引モードとして選択するも
のとすると、チャネルの開始はチャネル０からで順次チ
ャネル３まで変換し、これが終わるとまたチャネル０に
戻り、繰り返し変換を行う。すなわち、開始時，チャネ
ル設定レジスタ（４）のチャネル設定ビットはチャネル
０を指定し、チャネルセレクタ（３）でスイッチS0をオ
ンしAD変換器（１）に接続し、チャネル０を変換する。
チャネル０の変換が完了すると、その変換結果がチャネ
ルに対応した変換結果格納レジスタ（２）に格納され
る。格納が終わってその変換が完了すると、チャネル設
定レジスタ（４）はその次のチャネル１を自動的に設定
し、チャネルセレクタ（３）はスイッチS1をオンしてチ
ャネル１をAD変換器（１）に接続し、チャネル０の場合
と同様の動作を行って順次チャネル０から３までを繰り
返す。チャネル３まで完了すると、チャネル設定判定回
路（５）によりチャネル設定ビット初期化信号（5a）が
発生し、チャネル設定ビットをチャネル０に戻し、AD変
換をチャネル０から繰り返す。
のとすると、チャネルの開始はチャネル０からで順次チ
ャネル３まで変換し、これが終わるとまたチャネル０に
戻り、繰り返し変換を行う。すなわち、開始時，チャネ
ル設定レジスタ（４）のチャネル設定ビットはチャネル
０を指定し、チャネルセレクタ（３）でスイッチS0をオ
ンしAD変換器（１）に接続し、チャネル０を変換する。
チャネル０の変換が完了すると、その変換結果がチャネ
ルに対応した変換結果格納レジスタ（２）に格納され
る。格納が終わってその変換が完了すると、チャネル設
定レジスタ（４）はその次のチャネル１を自動的に設定
し、チャネルセレクタ（３）はスイッチS1をオンしてチ
ャネル１をAD変換器（１）に接続し、チャネル０の場合
と同様の動作を行って順次チャネル０から３までを繰り
返す。チャネル３まで完了すると、チャネル設定判定回
路（５）によりチャネル設定ビット初期化信号（5a）が
発生し、チャネル設定ビットをチャネル０に戻し、AD変
換をチャネル０から繰り返す。
このような掃引モードで変換中に、掃引のチャネルと
して選択されていないチャネルについて変換したい場
合，例えばチャネル６を変換したい場合は、チャネル６
の指定となるようチャネル設定レジスタ（４）のチャネ
ル設定ビットを設定する。これには先ず、現在，掃引中
のチャネルを設定しているチャネル設定レジスタ（４）
のチャネル設定ビットを、チャネル設定信号１（6b）で
スイッチ（13），（14），（15）をオンさせることによ
り掃引チャネル退避レジスタ（16）に退避させる。そし
てこの直後に、d0,d1,d2を設定データとし、チャネル設
定信号０（6a）でスイッチ（７），（８），（９）をオ
ンして、チャネル設定レジスタ（４）に設定する。この
ときスイッチ（10），（11），（12）はオフの状態にあ
る。このようにして、掃引中に掃引チャネルに選択され
ていないチャネル６が設定されると、掃引モードで変換
中のチャネルは一時的に変換を中断し、チャネルセレク
タ（３）でスイッチS6がオンされ、チャネル６の入力ア
ナログ信号がAD変換器（１）に接続される。変換が完了
すると、その結果がチャネル６に対応した変換結果格納
レジスタ（２）に格納される。格納が終わってその変換
が完了した時点で、チャネル設定判定回路（５）から設
定チャネル変換完了信号（5b）が発生し、これによりス
イッチ（10），（11），（12）がオンして、一時退避し
ておいた，掃引モードで変換中であったチャネルの設定
値が掃引チャネル退避レジスタ（16）からチャネル設定
レジスタ（４）に復帰される。この復帰により、変換を
中断されたチャネルがチャネルセレクタ（３）で選択さ
れ、再びAD変換器（１）により変換が再開され、掃引モ
ードの動作が続行できる。このため、掃引モードに戻っ
た時にまた開始時のチャネルに戻ることがないので、変
換を完了していた変換結果を有効に活用できる。
して選択されていないチャネルについて変換したい場
合，例えばチャネル６を変換したい場合は、チャネル６
の指定となるようチャネル設定レジスタ（４）のチャネ
ル設定ビットを設定する。これには先ず、現在，掃引中
のチャネルを設定しているチャネル設定レジスタ（４）
のチャネル設定ビットを、チャネル設定信号１（6b）で
スイッチ（13），（14），（15）をオンさせることによ
り掃引チャネル退避レジスタ（16）に退避させる。そし
てこの直後に、d0,d1,d2を設定データとし、チャネル設
定信号０（6a）でスイッチ（７），（８），（９）をオ
ンして、チャネル設定レジスタ（４）に設定する。この
ときスイッチ（10），（11），（12）はオフの状態にあ
る。このようにして、掃引中に掃引チャネルに選択され
ていないチャネル６が設定されると、掃引モードで変換
中のチャネルは一時的に変換を中断し、チャネルセレク
タ（３）でスイッチS6がオンされ、チャネル６の入力ア
ナログ信号がAD変換器（１）に接続される。変換が完了
すると、その結果がチャネル６に対応した変換結果格納
レジスタ（２）に格納される。格納が終わってその変換
が完了した時点で、チャネル設定判定回路（５）から設
定チャネル変換完了信号（5b）が発生し、これによりス
イッチ（10），（11），（12）がオンして、一時退避し
ておいた，掃引モードで変換中であったチャネルの設定
値が掃引チャネル退避レジスタ（16）からチャネル設定
レジスタ（４）に復帰される。この復帰により、変換を
中断されたチャネルがチャネルセレクタ（３）で選択さ
れ、再びAD変換器（１）により変換が再開され、掃引モ
ードの動作が続行できる。このため、掃引モードに戻っ
た時にまた開始時のチャネルに戻ることがないので、変
換を完了していた変換結果を有効に活用できる。
なお、上記実施例では、AD入力チャネル数を８チャネ
ルとして説明したが、このチャネル数は任意のチャネル
数を考えてよく、そのチャネル数に従い、チャネル設定
レジスタ（４）のビット数及び変換結果格納レジスタ
（２）のレジスタ数を加減すればよい。
ルとして説明したが、このチャネル数は任意のチャネル
数を考えてよく、そのチャネル数に従い、チャネル設定
レジスタ（４）のビット数及び変換結果格納レジスタ
（２）のレジスタ数を加減すればよい。
また、掃引モードの開始チャネルもチャネル０からと
固定するものではなく、チャネル設定ビットの設定で自
由にできる。
固定するものではなく、チャネル設定ビットの設定で自
由にできる。
また、上記実施例では、掃引モード中，掃引のチャネ
ルに選択されていないチャネルを変換するものとして説
明を行ったが、掃引のチャネルに選択されているチャネ
ルでも、急いで変換を行いたい場合には同様にチャネル
を設定することで、同様の動作を行うことが可能であ
る。
ルに選択されていないチャネルを変換するものとして説
明を行ったが、掃引のチャネルに選択されているチャネ
ルでも、急いで変換を行いたい場合には同様にチャネル
を設定することで、同様の動作を行うことが可能であ
る。
更に、上記実施例では、マイクロコンピュータに内蔵
されたAD変換装置について説明したが、本願はこれに限
定されず、例えば、半導体集積回路でAD変換装置のみを
構成したものであっても適用できる。
されたAD変換装置について説明したが、本願はこれに限
定されず、例えば、半導体集積回路でAD変換装置のみを
構成したものであっても適用できる。
［発明の効果］ 以上のように、この発明によれば、掃引モードで変換
中のチャネルを一時的に退避し、掃引モードを切り替え
別モードにすることなく、途中で設定したチャネルのAD
変換を挿入することができ、また、挿入したチャネルの
変換を完了した後、一時的に退避したチャネルから変換
を再開し、元の掃引モードに戻って掃引動作を続行でき
るようにしたので、全AD変換入力チャネルをモード切り
替えなく必要に応じて有効活用でき、また、掃引モード
を一時中断する以前に完了していたAD変換結果のデータ
が壊されることがなく有効に使用できるので、変換動作
に無駄がなくなるという効果がある。
中のチャネルを一時的に退避し、掃引モードを切り替え
別モードにすることなく、途中で設定したチャネルのAD
変換を挿入することができ、また、挿入したチャネルの
変換を完了した後、一時的に退避したチャネルから変換
を再開し、元の掃引モードに戻って掃引動作を続行でき
るようにしたので、全AD変換入力チャネルをモード切り
替えなく必要に応じて有効活用でき、また、掃引モード
を一時中断する以前に完了していたAD変換結果のデータ
が壊されることがなく有効に使用できるので、変換動作
に無駄がなくなるという効果がある。
第１図はこの発明の一実施例によるAD変換装置を示すブ
ロック構成図、第２図は実施例におけるチャネル設定判
定回路の要部構成を示すブロック図、第３図はAD変換装
置が内蔵されたマイクロコンピュータの概略構成を示す
ブロック図、第４図はAD変換装置の従来例を示すブロッ
ク構成図である。 （１）はAD変換器、（1a）はAD変換完了信号、（２）は
変換結果格納レジスタ、（３）はチャネルセレクタ、
（４）はチャネル設定レジスタ（チャネル設定手段）、
（５）はチャネル設定判定回路、（5a）はチャネル設定
ビット初期化信号、（5b）は設定チャネル変換完了信
号、（5c）は変換完了信号選択回路１、（5d）は掃引設
定チャネル一致信号、（5e）はフリップフロップ、（5
f）は変換完了信号選択回路２、（5g）は検出手段、（6
a）はチャネル設定信号０、（6b）はチャネル設定信号
１、（７）〜（９）はスイッチ、（10）〜（12）はスイ
ッチ（復帰手段）、（13）〜（15）はスイッチ（退避手
段）、（16）は掃引チャネル退避レジスタ（記憶手
段）。 なお、図中、同一符号は同一、又は相当部分を示す
ロック構成図、第２図は実施例におけるチャネル設定判
定回路の要部構成を示すブロック図、第３図はAD変換装
置が内蔵されたマイクロコンピュータの概略構成を示す
ブロック図、第４図はAD変換装置の従来例を示すブロッ
ク構成図である。 （１）はAD変換器、（1a）はAD変換完了信号、（２）は
変換結果格納レジスタ、（３）はチャネルセレクタ、
（４）はチャネル設定レジスタ（チャネル設定手段）、
（５）はチャネル設定判定回路、（5a）はチャネル設定
ビット初期化信号、（5b）は設定チャネル変換完了信
号、（5c）は変換完了信号選択回路１、（5d）は掃引設
定チャネル一致信号、（5e）はフリップフロップ、（5
f）は変換完了信号選択回路２、（5g）は検出手段、（6
a）はチャネル設定信号０、（6b）はチャネル設定信号
１、（７）〜（９）はスイッチ、（10）〜（12）はスイ
ッチ（復帰手段）、（13）〜（15）はスイッチ（退避手
段）、（16）は掃引チャネル退避レジスタ（記憶手
段）。 なお、図中、同一符号は同一、又は相当部分を示す
Claims (1)
- 【請求項１】複数の入力チャネルの中から任意のチャネ
ルのアナログ信号を選択してディジタル信号に変換する
モードと、別途設定された範囲のチャネルを順次切り替
えながら繰り返し選択して変換する掃引モードと、を有
するAD変換装置において、 上記掃引モード中にAD変換を行ないたい任意のチャネル
を示す設定値を設定できるチャネル設定手段と、掃引モ
ード中に上記チャネル設定手段に任意のチャネルを示す
設定値が設定された場合に、この任意のチャネルの設定
値が設定される直前に設定されていたチャネルの設定値
を記憶手段に退避させる退避手段と、上記任意のチャネ
ルのAD変換完了を検出してチャネル変換完了信号を出力
する検出手段と、上記記憶手段に退避しておいたチャネ
ルの設定値を上記チャネル変換完了信号に基づいて上記
チャネル設定手段に復帰させる復帰手段とを備えたこと
を特徴とするAD変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278061A JP2553753B2 (ja) | 1990-10-17 | 1990-10-17 | Ａｄ変換装置 |
| US07/734,410 US5212483A (en) | 1990-10-17 | 1991-07-23 | Multiplexing a/d converter having sweep interrupt function |
| DE4126029A DE4126029A1 (de) | 1990-10-17 | 1991-08-06 | Analog/digital-umsetzer |
| NL9101421A NL192710C (nl) | 1990-10-17 | 1991-08-23 | A/D-omzetter. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278061A JP2553753B2 (ja) | 1990-10-17 | 1990-10-17 | Ａｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152716A JPH04152716A (ja) | 1992-05-26 |
| JP2553753B2 true JP2553753B2 (ja) | 1996-11-13 |
Family
ID=17592112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2278061A Expired - Fee Related JP2553753B2 (ja) | 1990-10-17 | 1990-10-17 | Ａｄ変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5212483A (ja) |
| JP (1) | JP2553753B2 (ja) |
| DE (1) | DE4126029A1 (ja) |
| NL (1) | NL192710C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3134104B2 (ja) * | 1991-09-03 | 2001-02-13 | 株式会社日立製作所 | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ |
| JP2804402B2 (ja) * | 1992-03-06 | 1998-09-24 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JP3538867B2 (ja) * | 1993-03-19 | 2004-06-14 | 株式会社デンソー | 内燃機関用ａ／ｄ変換制御装置 |
| JPH07131349A (ja) * | 1993-11-02 | 1995-05-19 | Mitsubishi Electric Corp | アナログ／デジタル変換器 |
| JPH08154055A (ja) * | 1994-11-25 | 1996-06-11 | Oki Electric Ind Co Ltd | アナログ／デジタル変換器 |
| US5617090A (en) * | 1995-05-10 | 1997-04-01 | Harris Corporation | Multi-channel sigma-delta A/D converters with improved throughput |
| US6094153A (en) * | 1998-02-25 | 2000-07-25 | Intel Corporation | Analog-to-digital converter circuit |
| GB2403858B (en) * | 2003-07-10 | 2007-08-22 | Samsung Electronics Co Ltd | Analog-to-digital interfacing device and method of analog-to-digital interfacing |
| JP2005057374A (ja) * | 2003-08-08 | 2005-03-03 | Renesas Technology Corp | Ａ／ｄ変換装置およびマイクロコントローラ |
| JP4140528B2 (ja) * | 2004-01-30 | 2008-08-27 | 株式会社デンソー | Ａ／ｄ変換装置 |
| JP4646285B2 (ja) * | 2004-03-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | Ａｄ変換装置とａｄ変換方法 |
| JP2005303575A (ja) * | 2004-04-09 | 2005-10-27 | Nec Electronics Corp | Ａｄ変換装置とａｄ変換方法 |
| DE102005017542A1 (de) * | 2005-03-23 | 2006-09-28 | Continental Teves Ag & Co. Ohg | Verfahren zur Signalverarbeitung einer Mehrzahl analoger Eingangssignale mit einem gemeinsamen Analog-Digitaler-Wandler sowie geeignete Schaltungsanordnung |
| US7941229B2 (en) * | 2007-06-06 | 2011-05-10 | Rockwell Automation Technologies, Inc. | High-speed sequential sampling of I/O data for industrial control |
| US7724169B2 (en) * | 2008-02-12 | 2010-05-25 | National Semiconductor Corporation | Semiconductor chip with a number of A/D converters that include a group of redundant A/D converters |
| US7944384B2 (en) * | 2009-08-17 | 2011-05-17 | Atmel Corporation | Device and method for scanning multiple ADC channels |
| JP5593212B2 (ja) | 2010-12-21 | 2014-09-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9043062B2 (en) * | 2012-10-05 | 2015-05-26 | Ford Global Technologies, Llc | Hybrid electric vehicle powertrain and control system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912659A (ja) * | 1982-07-12 | 1984-01-23 | Matsushita Electric Works Ltd | 多重伝送制御装置 |
| JPS60237527A (ja) * | 1984-05-11 | 1985-11-26 | Mitsubishi Electric Corp | Ａ−ｄ変換装置 |
| US4704609A (en) * | 1985-06-20 | 1987-11-03 | Rittenberry Gary M | General purpose sensor scanning apparatus |
| US4742515A (en) * | 1985-06-24 | 1988-05-03 | Honeywell Inc. | Data acquistion and control system |
| JPH01147618A (ja) * | 1987-12-02 | 1989-06-09 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| EP0350932B1 (en) * | 1988-07-13 | 1996-04-10 | Nec Corporation | One-chip data processor with built-in A/D converter |
| US4933676A (en) * | 1989-06-12 | 1990-06-12 | Technology 80, Inc. | Programmable multi-input A/D converter |
-
1990
- 1990-10-17 JP JP2278061A patent/JP2553753B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-23 US US07/734,410 patent/US5212483A/en not_active Expired - Lifetime
- 1991-08-06 DE DE4126029A patent/DE4126029A1/de active Granted
- 1991-08-23 NL NL9101421A patent/NL192710C/nl not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE4126029C2 (ja) | 1993-06-24 |
| NL192710B (nl) | 1997-08-01 |
| JPH04152716A (ja) | 1992-05-26 |
| NL9101421A (nl) | 1992-05-18 |
| DE4126029A1 (de) | 1992-04-23 |
| NL192710C (nl) | 1997-12-02 |
| US5212483A (en) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2553753B2 (ja) | Ａｄ変換装置 | |
| JP3498106B2 (ja) | アナログ・ディジタル変換器 | |
| US4408276A (en) | Read-out control system for a control storage device | |
| JPS6037532A (ja) | カメラの優先モ−ド設定装置 | |
| US6831583B1 (en) | Integrated circuit comprising a microprocessor and an analogue to digital converter which is selectively operable under the control of the microprocessor and independently of the microprocessor, and a method for operating the integrated circuit | |
| JP2619137B2 (ja) | Ａ―ｄ変換装置 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JPH0494253A (ja) | 交換機 | |
| JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
| JPS59153233A (ja) | マイクロコンピユ−タ | |
| JPH08179857A (ja) | リセット回路 | |
| JPH02188836A (ja) | マイクロコンピュータのテストモード設定回路 | |
| JP2715656B2 (ja) | アナログ・デジタル変換器 | |
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| JPH0447855B2 (ja) | ||
| JPH05315957A (ja) | アナログデジタル変換装置 | |
| JP3033334B2 (ja) | データ記憶装置 | |
| KR920001358Y1 (ko) | 마이크로 프로세서 시스템의 리세트용 롬 전환 장치 | |
| JPH0256018A (ja) | シングル・チップ・マイクロコンピュータの入力ポート拡張方法 | |
| JP2578940B2 (ja) | Ａ／ｄ変換回路 | |
| JPS5819184B2 (ja) | 画像読取り方法および読取り装置 | |
| JPS6240744B2 (ja) | ||
| JPS6045463B2 (ja) | 多入力アナログ信号演算装置 | |
| JPS59218687A (ja) | メモリ制御装置 | |
| JPH0728635A (ja) | Ｃｐｕアドレス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |