JP3134104B2 - アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ - Google Patents
アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータInfo
- Publication number
- JP3134104B2 JP3134104B2 JP03222952A JP22295291A JP3134104B2 JP 3134104 B2 JP3134104 B2 JP 3134104B2 JP 03222952 A JP03222952 A JP 03222952A JP 22295291 A JP22295291 A JP 22295291A JP 3134104 B2 JP3134104 B2 JP 3134104B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- analog
- selection
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 91
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 4
- 241001122767 Theaceae Species 0.000 claims 2
- 238000000034 method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009529 body temperature measurement Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 240000004516 Madia sativa Species 0.000 description 1
- 244000269722 Thea sinensis Species 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 125000004005 formimidoyl group Chemical group [H]\N=C(/[H])* 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 210000004210 tooth component Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Inverter Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Microcomputers (AREA)
- Control Of Ac Motors In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアナログ−デジタル変換
装置に係り、特に、アナログ量をデジタル量に変換する
に好適なアナログ−デジタル変換装置とこの装置を用い
たインバータシステム及びマイクロコンピュータに関す
る。
装置に係り、特に、アナログ量をデジタル量に変換する
に好適なアナログ−デジタル変換装置とこの装置を用い
たインバータシステム及びマイクロコンピュータに関す
る。
【０００２】
【従来の技術】モータを制御するシステムとしてＰＷＭ
インバータ制御システムが知られており、このシステム
では、モータ電流に基づいたＰＷＭ信号を生成し、ＰＷ
Ｍ信号に従ってＰＷＭインバータを制御する方式が採用
されている。ＰＷＭ信号に従ってＰＷＭインバータを制
御するに際しては、ＰＷＭインバータの出力電流である
モータ電流は脈動するため、モータ電流の基本波成分を
検出し、この検出値に従ってＰＷＭ信号を生成すること
が必要とされている。例えば、誘導モータのベクトル制
御では、各相のモータ電流から磁束成分電流Ｉｄとトル
ク成分電流Ｉｑを算出してＩｄ，Ｉｑ電流制御系を構成
するようになっている。更に、ベクトル制御が採用され
たＰＷＭインバータ制御システムでは、モータ電流のほ
かに、各構成要素を保護するために、温度計測などのア
ナログ量を検出することが必要である。このため、これ
らの制御システムでは、ＣＰＵやタイマー、ＡＤ変換モ
ジュールなどの周辺処理モジュールを内蔵したシングル
チップマイクロコンピュータが多く使用されており、ア
ナログ量は内蔵されたＡＤ変換モジュールによってデジ
タル量に変換されるようになっている。
インバータ制御システムが知られており、このシステム
では、モータ電流に基づいたＰＷＭ信号を生成し、ＰＷ
Ｍ信号に従ってＰＷＭインバータを制御する方式が採用
されている。ＰＷＭ信号に従ってＰＷＭインバータを制
御するに際しては、ＰＷＭインバータの出力電流である
モータ電流は脈動するため、モータ電流の基本波成分を
検出し、この検出値に従ってＰＷＭ信号を生成すること
が必要とされている。例えば、誘導モータのベクトル制
御では、各相のモータ電流から磁束成分電流Ｉｄとトル
ク成分電流Ｉｑを算出してＩｄ，Ｉｑ電流制御系を構成
するようになっている。更に、ベクトル制御が採用され
たＰＷＭインバータ制御システムでは、モータ電流のほ
かに、各構成要素を保護するために、温度計測などのア
ナログ量を検出することが必要である。このため、これ
らの制御システムでは、ＣＰＵやタイマー、ＡＤ変換モ
ジュールなどの周辺処理モジュールを内蔵したシングル
チップマイクロコンピュータが多く使用されており、ア
ナログ量は内蔵されたＡＤ変換モジュールによってデジ
タル量に変換されるようになっている。
【０００３】ＡＤ変換モジュールとしては、多数のアナ
ログ量を検出するために、アナログ・マルチプレクサ、
１個のサンプルホールダとＡＤ変換器及び変換結果を格
納するレジスタが用いられている。このＡＤ変換モジュ
ールは、指定した１個のアナログ量をＡＤ変換する単一
変換動作、複数個のアナログ量を順次ＡＤ変換するスキ
ャン変換動作ができるようになっている。そしてモータ
電流の検出には、スキャン変換動作が使用され、その他
温度計測などには単一変換動作が使用されるのが一般的
である。
ログ量を検出するために、アナログ・マルチプレクサ、
１個のサンプルホールダとＡＤ変換器及び変換結果を格
納するレジスタが用いられている。このＡＤ変換モジュ
ールは、指定した１個のアナログ量をＡＤ変換する単一
変換動作、複数個のアナログ量を順次ＡＤ変換するスキ
ャン変換動作ができるようになっている。そしてモータ
電流の検出には、スキャン変換動作が使用され、その他
温度計測などには単一変換動作が使用されるのが一般的
である。
【０００４】なお、脈動するモータ電流の基本波成分を
検出する方法として、特開昭５８−１９８１６５号公報
に記載されているものなどが知られている。
検出する方法として、特開昭５８−１９８１６５号公報
に記載されているものなどが知られている。
【０００５】
【発明が解決しようとする課題】しかし、従来技術で
は、モータ電流をデジタルデータに変換するスキャン変
換動作と温度をデジタルデータに変換する単一変換動作
が重複した点について充分配慮されておらず、両者の変
換動作が重複したときにはモータ電流の基本波成分を確
実に検出できない場合がある。すなわち、ＰＷＭ信号に
同期した割り込み処理で実行されるモータ電流検出用ス
キャン変換動作と、その他温度計測などの単一変換動作
が非同期で実行されるようになっている。このため温度
などのアナログ量をデジタル量に変換する単一変換動作
が起動されたときに、スキャン変換動作が要求されても
スキャン変換動作を起動することができず、単一変換動
作が終了したあとスキャン変換動作が行なわれるので、
ＰＷＭ同期信号に同期してモータ電流を検出することが
できないことがある。
は、モータ電流をデジタルデータに変換するスキャン変
換動作と温度をデジタルデータに変換する単一変換動作
が重複した点について充分配慮されておらず、両者の変
換動作が重複したときにはモータ電流の基本波成分を確
実に検出できない場合がある。すなわち、ＰＷＭ信号に
同期した割り込み処理で実行されるモータ電流検出用ス
キャン変換動作と、その他温度計測などの単一変換動作
が非同期で実行されるようになっている。このため温度
などのアナログ量をデジタル量に変換する単一変換動作
が起動されたときに、スキャン変換動作が要求されても
スキャン変換動作を起動することができず、単一変換動
作が終了したあとスキャン変換動作が行なわれるので、
ＰＷＭ同期信号に同期してモータ電流を検出することが
できないことがある。
【０００６】本発明の目的は、特定のアナログ信号をデ
ジタル量に変換する動作とその他のアナログ信号をデジ
タル量に変換する動作が重複しても特定のアナログ信号
に対する変換動作を優先して実行することができるアナ
ログ−デジタル変換器とインバータシステム及びマイク
ロコンピュータを提供することにある。
ジタル量に変換する動作とその他のアナログ信号をデジ
タル量に変換する動作が重複しても特定のアナログ信号
に対する変換動作を優先して実行することができるアナ
ログ−デジタル変換器とインバータシステム及びマイク
ロコンピュータを提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の装置として、アナログ信号入力チ
ャンネルとしてモータ電流信号を入力する主チャンネル
と前記モータ電流信号とは異なる他のアナログ信号を入
力する副チャンネルを有しチャンネル群の中から指定の
チャンネルを選択し、選択したチャンネルのアナログ信
号を出力するマルチプレクサと、マルチプレクサの出力
信号をサンプリングすると共にホールドするサンプルホ
ールダと、サンプルホールダの出力信号をデジタル信号
に変換するアナログ−デジタル変換器と、アナログ−デ
ジタル変換器の出力信号を記憶するエリアとして複数の
記憶エリアを有するメモリと、モータの駆動に関連する
同期信号を受けたときにマルチプレクサに対して副チャ
ンネルの選択に優先して一定期間主チャンネルの選択を
指令する主チャンネル選択指令手段と、副チャンネルに
入力されるアナログ信号の選択を指令する信号を受けた
ときに前記主チャンネル選択指令手段の指令による主チ
ャンネルの選択期間でないことを条件にマルチプレクサ
に対して副チャンネルの選択を指令し前記主チャンネル
選択指令手段の指令による主チャンネルの選択期間のと
きには前記主チャンネルの選択期間が経過した後にマル
チプレクサに対して副チャンネルの選択を指令する副チ
ャンネル選択指令手段と、マルチプレクサに対してチャ
ンネルの選択が指令されたときに、アナログ−デジタル
変換器の出力信号を記憶する記憶エリアとして、選択さ
れたチャンネルに対応した記憶エリアを指定するメモリ
制御手段とを備えているアナログ−デジタル変換装置を
構成したものである。
に、本発明は、第１の装置として、アナログ信号入力チ
ャンネルとしてモータ電流信号を入力する主チャンネル
と前記モータ電流信号とは異なる他のアナログ信号を入
力する副チャンネルを有しチャンネル群の中から指定の
チャンネルを選択し、選択したチャンネルのアナログ信
号を出力するマルチプレクサと、マルチプレクサの出力
信号をサンプリングすると共にホールドするサンプルホ
ールダと、サンプルホールダの出力信号をデジタル信号
に変換するアナログ−デジタル変換器と、アナログ−デ
ジタル変換器の出力信号を記憶するエリアとして複数の
記憶エリアを有するメモリと、モータの駆動に関連する
同期信号を受けたときにマルチプレクサに対して副チャ
ンネルの選択に優先して一定期間主チャンネルの選択を
指令する主チャンネル選択指令手段と、副チャンネルに
入力されるアナログ信号の選択を指令する信号を受けた
ときに前記主チャンネル選択指令手段の指令による主チ
ャンネルの選択期間でないことを条件にマルチプレクサ
に対して副チャンネルの選択を指令し前記主チャンネル
選択指令手段の指令による主チャンネルの選択期間のと
きには前記主チャンネルの選択期間が経過した後にマル
チプレクサに対して副チャンネルの選択を指令する副チ
ャンネル選択指令手段と、マルチプレクサに対してチャ
ンネルの選択が指令されたときに、アナログ−デジタル
変換器の出力信号を記憶する記憶エリアとして、選択さ
れたチャンネルに対応した記憶エリアを指定するメモリ
制御手段とを備えているアナログ−デジタル変換装置を
構成したものである。
【０００８】第２の装置として、アナログ信号入力チャ
ンネルとしてモータ電流信号を入力する主チャンネルと
前記モータ電流信号とは異なる他のアナログ信号を入力
する副チャンネルを有しチャンネル群の中から指定のチ
ャンネルを選択し、選択したチャンネルのアナログ信号
を出力するマルチプレクサと、マルチプレクサの出力信
号をサンプリングすると共にホールドするサンプルホー
ルダと、サンプルホールダの出力信号をデジタル信号に
変換するアナログ−デジタル変換器と、アナログ−デジ
タル変換器の出力信号を記憶するエリアとして複数の記
憶エリアを有するメモリと、メモリに記憶されたデジタ
ル信号に従ってＰＷＭ信号を生成し、生成したＰＷＭ信
号を指定の周期で出力するＰＷＭ信号発生手段と、ＰＷ
Ｍ信号の発生に同期したＰＷＭ同期信号を発生するＰＷ
Ｍ同期信号発生手段と、ＰＷＭ同期信号を受けたときに
マルチプレクサに対して副チャンネルの選択に優先して
一定期間主チャンネルの選択を指令する主チャンネル選
択指令手段と、副チャンネルに入力されるアナログ信号
の選択を指令する信号を受けたときに前記主チャンネル
選択指令手段の指令による主チャンネルの選択期間でな
いことを条件にマルチプレクサに対して副チャンネルの
選択を指令し前記主チャンネル選択指令手段の指令によ
る主チャンネルの選択期間のときには前記主チャンネル
の選択期間が経過した後にマルチプレクサに対して副チ
ャンネルの選択を指令する副チャンネル選択指令手段
と、マルチプレクサに対してチャンネルの選択が指令さ
れたときに、アナログ−デジタル変換器の出力信号を記
憶する記憶エリアとして、選択されたチャンネルに対応
した記憶エリアを指定するメモリ制御手段とを備えてい
るアナログ−デジタル変換装置を構成したものである。
ンネルとしてモータ電流信号を入力する主チャンネルと
前記モータ電流信号とは異なる他のアナログ信号を入力
する副チャンネルを有しチャンネル群の中から指定のチ
ャンネルを選択し、選択したチャンネルのアナログ信号
を出力するマルチプレクサと、マルチプレクサの出力信
号をサンプリングすると共にホールドするサンプルホー
ルダと、サンプルホールダの出力信号をデジタル信号に
変換するアナログ−デジタル変換器と、アナログ−デジ
タル変換器の出力信号を記憶するエリアとして複数の記
憶エリアを有するメモリと、メモリに記憶されたデジタ
ル信号に従ってＰＷＭ信号を生成し、生成したＰＷＭ信
号を指定の周期で出力するＰＷＭ信号発生手段と、ＰＷ
Ｍ信号の発生に同期したＰＷＭ同期信号を発生するＰＷ
Ｍ同期信号発生手段と、ＰＷＭ同期信号を受けたときに
マルチプレクサに対して副チャンネルの選択に優先して
一定期間主チャンネルの選択を指令する主チャンネル選
択指令手段と、副チャンネルに入力されるアナログ信号
の選択を指令する信号を受けたときに前記主チャンネル
選択指令手段の指令による主チャンネルの選択期間でな
いことを条件にマルチプレクサに対して副チャンネルの
選択を指令し前記主チャンネル選択指令手段の指令によ
る主チャンネルの選択期間のときには前記主チャンネル
の選択期間が経過した後にマルチプレクサに対して副チ
ャンネルの選択を指令する副チャンネル選択指令手段
と、マルチプレクサに対してチャンネルの選択が指令さ
れたときに、アナログ−デジタル変換器の出力信号を記
憶する記憶エリアとして、選択されたチャンネルに対応
した記憶エリアを指定するメモリ制御手段とを備えてい
るアナログ−デジタル変換装置を構成したものである。
【０００９】第３の装置として、アナログ信号入力チャ
ンネルとしてモータ電流信号を入力する複数の主チャン
ネルと前記モータ電流信号とは異なる他のアナログ信号
を入力する副チャンネルを有しチャンネル群の中から指
定のチャンネルを選択し、選択したチャンネルのアナロ
グ信号を出力するマルチプレクサと、マルチプレクサの
出力信号をサンプリングすると共にホールドするサンプ
ルホールダと、サンプルホールダの出力信号をデジタル
信号に変換するアナログ−デジタル変換器と、アナログ
−デジタル変換器の出力信号を記憶するエリアとして複
数の記憶エリアを有するメモリと、メモリに記憶された
デジタル信号に従ってＰＷＭ信号を生成し、生成したＰ
ＷＭ信号を指定の周期で出力するＰＷＭ信号発生手段
と、ＰＷＭ信号の発生に同期したＰＷＭ同期信号を発生
するＰＷＭ同期信号発生手段と、ＰＷＭ同期信号を受け
る毎にマルチプレクサに対して副チャンネルの選択に優
先して一定期間主チャンネルを順次選択するスキャン変
換動作を指令する主チャンネル選択指令手段と、副チャ
ンネルに入力されるアナログ信号の選択を指令する信号
を受けたときに前記主チャンネル選択指令手段の指令に
よる主チャンネルの選択期間でないことを条件にマルチ
プレクサに対して副チャンネルの選択を指令し前記主チ
ャンネル選択指令手段の指令による主チャンネルの選択
期間のときには前記主チャンネルの選択期間が経過した
後にマルチプレクサに対して副チャンネルのみを選択す
る単一変換動作を指令する副チャンネル選択指令手段
と、マルチプレクサに対してチャンネルの選択が指令さ
れたときに、アナログ−デジタル変換器の出力信号を記
憶する記憶エリアとして、選択されたチャンネルに対応
した記憶エリアを指定するメモリ制御手段とを備えてい
るアナログ−デジタル変換装置を構成したものである。
ンネルとしてモータ電流信号を入力する複数の主チャン
ネルと前記モータ電流信号とは異なる他のアナログ信号
を入力する副チャンネルを有しチャンネル群の中から指
定のチャンネルを選択し、選択したチャンネルのアナロ
グ信号を出力するマルチプレクサと、マルチプレクサの
出力信号をサンプリングすると共にホールドするサンプ
ルホールダと、サンプルホールダの出力信号をデジタル
信号に変換するアナログ−デジタル変換器と、アナログ
−デジタル変換器の出力信号を記憶するエリアとして複
数の記憶エリアを有するメモリと、メモリに記憶された
デジタル信号に従ってＰＷＭ信号を生成し、生成したＰ
ＷＭ信号を指定の周期で出力するＰＷＭ信号発生手段
と、ＰＷＭ信号の発生に同期したＰＷＭ同期信号を発生
するＰＷＭ同期信号発生手段と、ＰＷＭ同期信号を受け
る毎にマルチプレクサに対して副チャンネルの選択に優
先して一定期間主チャンネルを順次選択するスキャン変
換動作を指令する主チャンネル選択指令手段と、副チャ
ンネルに入力されるアナログ信号の選択を指令する信号
を受けたときに前記主チャンネル選択指令手段の指令に
よる主チャンネルの選択期間でないことを条件にマルチ
プレクサに対して副チャンネルの選択を指令し前記主チ
ャンネル選択指令手段の指令による主チャンネルの選択
期間のときには前記主チャンネルの選択期間が経過した
後にマルチプレクサに対して副チャンネルのみを選択す
る単一変換動作を指令する副チャンネル選択指令手段
と、マルチプレクサに対してチャンネルの選択が指令さ
れたときに、アナログ−デジタル変換器の出力信号を記
憶する記憶エリアとして、選択されたチャンネルに対応
した記憶エリアを指定するメモリ制御手段とを備えてい
るアナログ−デジタル変換装置を構成したものである。
【００１０】第４の装置として、アナログ信号入力チャ
ンネルとしてモータ電流信号を入力する主チャンネルと
前記モータ電流信号とは異なる他のアナログ信号を入力
する副チャンネルを有しチャンネル群の中から指定のチ
ャンネルを複数チャンネル選択し、選択したチャンネル
のアナログ信号を出力するマルチプレクサと、マルチプ
レクサの各出力信号をサンプリングすると共にホールド
する複数のサンプルホールダと、各サンプルホールダの
出力信号を指定の順序で選択するアナログ選択手段と、
アナログ選択手段の選択による信号をデジタル信号に変
換するアナログ−デジタル変換器と、アナログ−デジタ
ル変換器の出力信号を記憶するエリアとして複数の記憶
エリアを有するメモリと、メモリに記憶されたデジタル
信号に従ってＰＷＭ信号を生成し、生成したＰＷＭ信号
を指定の周期で出力するＰＷＭ信号発生手段と、ＰＷＭ
信号の発生に同期したＰＷＭ同期信号を発生するＰＷＭ
同期信号発生手段と、ＰＷＭ同期信号を受けたときにマ
ルチプレクサに対して副チャンネルの選択に優先して一
定期間主チャンネルの選択を指令する主チャンネル選択
指令手段と、副チャンネルに入力されるアナログ信号の
選択を指令する信号を受けたときに前記主チャンネル選
択指令手段の指令による主チャンネルの選択期間でない
ことを条件にマルチプレクサに対して副チャンネルの選
択を指令し前記主チャンネル選択指令手段の指令による
主チャンネルの選択期間のときには前記主チャンネルの
選択期間が経過した後にマルチプレクサに対して副チャ
ンネルの選択を指令する副チャンネル選択指令手段と、
マルチプレクサに対してチャンネルの選択が指令された
ときに、アナログ−デジタル変換器の出力信号を記憶す
る記憶エリアとして、選択されたチャンネルに対応した
記憶エリアを指定するメモリ制御手段とを備えているア
ナログ−デジタル変換装置を構成したものである。
ンネルとしてモータ電流信号を入力する主チャンネルと
前記モータ電流信号とは異なる他のアナログ信号を入力
する副チャンネルを有しチャンネル群の中から指定のチ
ャンネルを複数チャンネル選択し、選択したチャンネル
のアナログ信号を出力するマルチプレクサと、マルチプ
レクサの各出力信号をサンプリングすると共にホールド
する複数のサンプルホールダと、各サンプルホールダの
出力信号を指定の順序で選択するアナログ選択手段と、
アナログ選択手段の選択による信号をデジタル信号に変
換するアナログ−デジタル変換器と、アナログ−デジタ
ル変換器の出力信号を記憶するエリアとして複数の記憶
エリアを有するメモリと、メモリに記憶されたデジタル
信号に従ってＰＷＭ信号を生成し、生成したＰＷＭ信号
を指定の周期で出力するＰＷＭ信号発生手段と、ＰＷＭ
信号の発生に同期したＰＷＭ同期信号を発生するＰＷＭ
同期信号発生手段と、ＰＷＭ同期信号を受けたときにマ
ルチプレクサに対して副チャンネルの選択に優先して一
定期間主チャンネルの選択を指令する主チャンネル選択
指令手段と、副チャンネルに入力されるアナログ信号の
選択を指令する信号を受けたときに前記主チャンネル選
択指令手段の指令による主チャンネルの選択期間でない
ことを条件にマルチプレクサに対して副チャンネルの選
択を指令し前記主チャンネル選択指令手段の指令による
主チャンネルの選択期間のときには前記主チャンネルの
選択期間が経過した後にマルチプレクサに対して副チャ
ンネルの選択を指令する副チャンネル選択指令手段と、
マルチプレクサに対してチャンネルの選択が指令された
ときに、アナログ−デジタル変換器の出力信号を記憶す
る記憶エリアとして、選択されたチャンネルに対応した
記憶エリアを指定するメモリ制御手段とを備えているア
ナログ−デジタル変換装置を構成したものである。
【００１１】第５の装置として、アナログ信号入力チャ
ンネルとしてモータ電流信号を入力する複数の主チャン
ネルと前記モータ電流信号とは異なる他のアナログ信号
を入力する副チャンネルを有しチャンネル群の中から指
定のチャンネルを複数チャンネル選択し、選択したチャ
ンネルのアナログ信号を出力するマルチプレクサと、マ
ルチプレクサの各出力信号をサンプリングすると共にホ
ールドする複数のサンプルホールダと、各サンプルホー
ルダの出力信号を指定の順序で選択するアナログ選択手
段と、アナログ選択手段の選択による信号をデジタル信
号に変換するアナログ−デジタル変換器と、アナログ−
デジタル変換器の出力信号を記憶するエリアとして複数
の記憶エリアを有するメモリと、メモリに記憶されたデ
ジタル信号に従ってＰＷＭ信号を生成し、生成したＰＷ
Ｍ信号を指定の周期で出力するＰＷＭ信号発生手段と、
ＰＷＭ信号の発生に同期したＰＷＭ同期信号を発生する
ＰＷＭ同期信号発生手段と、ＰＷＭ同期信号を受ける毎
にマルチプレクサに対して副チャンネルの選択に優先し
て一定期間主チャンネルを順次選択するスキャン変換動
作を指令する主チャンネル選択指令手段と、副チャンネ
ルに入力されるアナログ信号の選択を指令する信号を受
けたときに前記主チャンネル選択指令手段の 指令による
主チャンネルの選択期間でないことを条件にマルチプレ
クサに対して副チャンネルの選択を指令し前記主チャン
ネル選択指令手段の指令による主チャンネルの選択期間
のときには前記主チャンネルの選択期間が経過した後に
マルチプレクサに対して副チャンネルのみを選択する単
一変換動作を指令する副チャンネル選択指令手段と、マ
ルチプレクサに対してチャンネルの選択が指令されたと
きに、アナログ−デジタル変換器の出力信号を記憶する
記憶エリアとして、選択されたチャンネルに対応した記
憶エリアを指定するメモリ制御手段とを備えているアナ
ログ−デジタル変換装置を構成したものである。
ンネルとしてモータ電流信号を入力する複数の主チャン
ネルと前記モータ電流信号とは異なる他のアナログ信号
を入力する副チャンネルを有しチャンネル群の中から指
定のチャンネルを複数チャンネル選択し、選択したチャ
ンネルのアナログ信号を出力するマルチプレクサと、マ
ルチプレクサの各出力信号をサンプリングすると共にホ
ールドする複数のサンプルホールダと、各サンプルホー
ルダの出力信号を指定の順序で選択するアナログ選択手
段と、アナログ選択手段の選択による信号をデジタル信
号に変換するアナログ−デジタル変換器と、アナログ−
デジタル変換器の出力信号を記憶するエリアとして複数
の記憶エリアを有するメモリと、メモリに記憶されたデ
ジタル信号に従ってＰＷＭ信号を生成し、生成したＰＷ
Ｍ信号を指定の周期で出力するＰＷＭ信号発生手段と、
ＰＷＭ信号の発生に同期したＰＷＭ同期信号を発生する
ＰＷＭ同期信号発生手段と、ＰＷＭ同期信号を受ける毎
にマルチプレクサに対して副チャンネルの選択に優先し
て一定期間主チャンネルを順次選択するスキャン変換動
作を指令する主チャンネル選択指令手段と、副チャンネ
ルに入力されるアナログ信号の選択を指令する信号を受
けたときに前記主チャンネル選択指令手段の 指令による
主チャンネルの選択期間でないことを条件にマルチプレ
クサに対して副チャンネルの選択を指令し前記主チャン
ネル選択指令手段の指令による主チャンネルの選択期間
のときには前記主チャンネルの選択期間が経過した後に
マルチプレクサに対して副チャンネルのみを選択する単
一変換動作を指令する副チャンネル選択指令手段と、マ
ルチプレクサに対してチャンネルの選択が指令されたと
きに、アナログ−デジタル変換器の出力信号を記憶する
記憶エリアとして、選択されたチャンネルに対応した記
憶エリアを指定するメモリ制御手段とを備えているアナ
ログ−デジタル変換装置を構成したものである。
【００１２】第２，第３，第４または第５の装置を含む
第６の装置として、ＰＷＭ同期信号発生手段は、ＰＷＭ
周期に対応した三角波信号を発生する三角波信号発生器
と、三角波信号のレベルが零レベルと最大レベルになっ
たときにタイミング信号を発生するタイミング信号発生
器と、タイミング信号の発生に同期してパルス信号を発
生するパルス信号発生器とから構成されているアナログ
−デジタル変換装置を構成したものである。
第６の装置として、ＰＷＭ同期信号発生手段は、ＰＷＭ
周期に対応した三角波信号を発生する三角波信号発生器
と、三角波信号のレベルが零レベルと最大レベルになっ
たときにタイミング信号を発生するタイミング信号発生
器と、タイミング信号の発生に同期してパルス信号を発
生するパルス信号発生器とから構成されているアナログ
−デジタル変換装置を構成したものである。
【００１３】第２，第３，第４または第５の装置を含む
第７の装置として、ＰＷＭ同期信号発生手段は、ＰＷＭ
周期に対応した鋸歯状波信号を発生する鋸歯状波信号発
生器と、鋸歯状波信号のレベルが零レベルと最大レベル
及びこれらの間の任意のレベルになったときにタイミン
グ信号を発生するタイミング信号発生器と、タイミング
信号の発生に同期してＰＷＭ信号を発生するＰＷＭ信号
発生器とから構成されているアナログ−デジタル変換装
置を構成したものである。
第７の装置として、ＰＷＭ同期信号発生手段は、ＰＷＭ
周期に対応した鋸歯状波信号を発生する鋸歯状波信号発
生器と、鋸歯状波信号のレベルが零レベルと最大レベル
及びこれらの間の任意のレベルになったときにタイミン
グ信号を発生するタイミング信号発生器と、タイミング
信号の発生に同期してＰＷＭ信号を発生するＰＷＭ信号
発生器とから構成されているアナログ−デジタル変換装
置を構成したものである。
【００１４】第１乃至第７の装置のうちいずれか一つの
装置を含む第８の装置として、マルチプレクサの入力側
に、少なくとも主チャンネルに入力されるアナログ信号
の絶対値成分のみを出力する絶対値出力手段を備えてい
るアナログ−デジタル変換装置を構成したものである。
装置を含む第８の装置として、マルチプレクサの入力側
に、少なくとも主チャンネルに入力されるアナログ信号
の絶対値成分のみを出力する絶対値出力手段を備えてい
るアナログ−デジタル変換装置を構成したものである。
【００１５】第９の装置として、直流信号をＰＷＭ信号
に従って交流信号に変換してモータに供給するＰＷＭイ
ンバータと、モータに流れる電流を検出する電流検出手
段と、電流検出手段の検出出力に従ってＰＷＭ信号を発
生するアナログ−デジタル変換装置として第２乃至第８
の装置のうちいずれか一つの装置を含むアナログ−デジ
タル変換装置を有するインバータシステムを構成したも
のである。。
に従って交流信号に変換してモータに供給するＰＷＭイ
ンバータと、モータに流れる電流を検出する電流検出手
段と、電流検出手段の検出出力に従ってＰＷＭ信号を発
生するアナログ−デジタル変換装置として第２乃至第８
の装置のうちいずれか一つの装置を含むアナログ−デジ
タル変換装置を有するインバータシステムを構成したも
のである。。
【００１６】第１０の装置として、制御演算プログラム
データを記憶する主メモリと、主メモリに記憶された制
御演算プログラムデータに基づいた制御演算を実行する
ＣＰＵと、ＣＰＵの指令に従ってアナログ信号をデジタ
ル信号に変換するアナログ−デジタル変換装置として第
１乃至第８の装置のうちいずれか一つの装置を含むアナ
ログ−デジタル変換装置を有するマイクロコンピュータ
を構成したものである。
データを記憶する主メモリと、主メモリに記憶された制
御演算プログラムデータに基づいた制御演算を実行する
ＣＰＵと、ＣＰＵの指令に従ってアナログ信号をデジタ
ル信号に変換するアナログ−デジタル変換装置として第
１乃至第８の装置のうちいずれか一つの装置を含むアナ
ログ−デジタル変換装置を有するマイクロコンピュータ
を構成したものである。
【００１７】
【作用】主チャンネルに入力される特定のアナログ信号
をデジタル信号に変換する動作が行なわれているとき
に、副チャンネルに入力される他のアナログ信号をデジ
タル信号に変換する動作が指令されたときには、主チャ
ンネルに入力されるアナログ信号の変換動作期間が経過
した後、副チャンネルに入力されるアナログ信号の変換
動作が実行される。このため主チャンネル及び副チャン
ネルにそれぞれ入力されるアナログ信号の変換動作が重
複して指令されても、主チャンネルに入力されるアナロ
グ信号の変換動作を確実に実行することができる。従っ
て、主チャンネルにモータ電流に関するアナログ信号を
入力すると、脈動するモータ電流の基本波成分を確実に
検出することができる。
をデジタル信号に変換する動作が行なわれているとき
に、副チャンネルに入力される他のアナログ信号をデジ
タル信号に変換する動作が指令されたときには、主チャ
ンネルに入力されるアナログ信号の変換動作期間が経過
した後、副チャンネルに入力されるアナログ信号の変換
動作が実行される。このため主チャンネル及び副チャン
ネルにそれぞれ入力されるアナログ信号の変換動作が重
複して指令されても、主チャンネルに入力されるアナロ
グ信号の変換動作を確実に実行することができる。従っ
て、主チャンネルにモータ電流に関するアナログ信号を
入力すると、脈動するモータ電流の基本波成分を確実に
検出することができる。
【００１８】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１に本発明の一実施例であるＰＷＭインバー
タ制御システムの構成を示す。図１において、ＰＷＭイ
ンバータ制御システムは三相電源１、整流装置２、平滑
用コンデンサ３、ＰＷＭインバータ４、複数の電流検出
器５、増幅器５０、制御装置７を備えて構成されてい
る。三相電源１からの交流電力は整流装置２によって直
流電力に変換され、変換された直流電力が平滑用コンデ
ンサ４を介してＰＷＭインバータ４に供給されている。
ＰＷＭインバータ４はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と
ダイオードが並列接続されたパワー素子を備えて構成さ
れており、ＰＷＭ信号７３に従って直流電力を交流電力
に変換してモータ６を駆動するように構成されている。
そしてモータ６に流れる電流は各電流検出器５によって
検出され、検出電流が増幅器５０で増幅されたあとモー
タ電流５１として制御装置７に入力されている。
明する。図１に本発明の一実施例であるＰＷＭインバー
タ制御システムの構成を示す。図１において、ＰＷＭイ
ンバータ制御システムは三相電源１、整流装置２、平滑
用コンデンサ３、ＰＷＭインバータ４、複数の電流検出
器５、増幅器５０、制御装置７を備えて構成されてい
る。三相電源１からの交流電力は整流装置２によって直
流電力に変換され、変換された直流電力が平滑用コンデ
ンサ４を介してＰＷＭインバータ４に供給されている。
ＰＷＭインバータ４はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と
ダイオードが並列接続されたパワー素子を備えて構成さ
れており、ＰＷＭ信号７３に従って直流電力を交流電力
に変換してモータ６を駆動するように構成されている。
そしてモータ６に流れる電流は各電流検出器５によって
検出され、検出電流が増幅器５０で増幅されたあとモー
タ電流５１として制御装置７に入力されている。
【００１９】制御装置７はシングルチップマイクロコン
トローラとして、ＣＰＵ７０、データバス７１、ＰＷＭ
信号発生部７２、ＡＤ変換部７４、メモリ８０、その他
周辺処理部９０などを備えて構成されており、各部がデ
ータバス７１を介して接続されている。ＣＰＵ７０は、
メモリ８０に格納された制御演算プログラムデータに従
った各種の制御演算を実行し、ＰＷＭ信号発生部７２及
びＡＤ変換部７４を制御するようになっている。
トローラとして、ＣＰＵ７０、データバス７１、ＰＷＭ
信号発生部７２、ＡＤ変換部７４、メモリ８０、その他
周辺処理部９０などを備えて構成されており、各部がデ
ータバス７１を介して接続されている。ＣＰＵ７０は、
メモリ８０に格納された制御演算プログラムデータに従
った各種の制御演算を実行し、ＰＷＭ信号発生部７２及
びＡＤ変換部７４を制御するようになっている。
【００２０】ＡＤ変換部７４は、図２に示されるよう
に、アナログマルチプレクサ１００、サンプルホールダ
１１０、ＡＤ変換器１２０、変換結果レジスタ１３０、
ＡＤ制御回路１４１を備えて構成されており、変換結果
レジスタ１３０とＡＤ制御回路１４０がデータバス７１
を介して接続されている。アナログマルチプレクサ１０
０はアナログ信号入力チャンネルとしてチャンネルＣＨ
０〜ＣＨ７の８チャンネルを備えており、各チャンネル
にはモータ電流５１またはその他のアナログ量に関する
電気信号５２が入力されている。そしてアナログマルチ
プレクサ１００はＡＤ制御回路１４０からの制御信号１
４９に従って指定のチャンネルを選択し、選択したチャ
ンネルのアナログ信号をサンプルホールダ１１０へ出力
するように構成されている。サンプルホールダ１１０は
アナログマルチプレクサ１００から入力されたアナログ
信号をＡＤ制御回路１４０からの制御信号１４９に従っ
てサンプリングすると共にホールドし、ホールドした信
号を順次ＡＤ変換器１２０へ転送するようになってい
る。ＡＤ変換器１２０はＡＤ制御回路１４０からの制御
信号１４９に従ってアナログ信号をデジタル信号に変換
し、変換したデジタル信号を変換結果レジスタ１３０へ
転送するようになっている。変換結果レジスタ１３０は
デジタル信号を記憶する記憶エリアとして複数のレジス
タＡＤＤＲＡ〜ＡＤＤＲＥを備えて構成されている。
に、アナログマルチプレクサ１００、サンプルホールダ
１１０、ＡＤ変換器１２０、変換結果レジスタ１３０、
ＡＤ制御回路１４１を備えて構成されており、変換結果
レジスタ１３０とＡＤ制御回路１４０がデータバス７１
を介して接続されている。アナログマルチプレクサ１０
０はアナログ信号入力チャンネルとしてチャンネルＣＨ
０〜ＣＨ７の８チャンネルを備えており、各チャンネル
にはモータ電流５１またはその他のアナログ量に関する
電気信号５２が入力されている。そしてアナログマルチ
プレクサ１００はＡＤ制御回路１４０からの制御信号１
４９に従って指定のチャンネルを選択し、選択したチャ
ンネルのアナログ信号をサンプルホールダ１１０へ出力
するように構成されている。サンプルホールダ１１０は
アナログマルチプレクサ１００から入力されたアナログ
信号をＡＤ制御回路１４０からの制御信号１４９に従っ
てサンプリングすると共にホールドし、ホールドした信
号を順次ＡＤ変換器１２０へ転送するようになってい
る。ＡＤ変換器１２０はＡＤ制御回路１４０からの制御
信号１４９に従ってアナログ信号をデジタル信号に変換
し、変換したデジタル信号を変換結果レジスタ１３０へ
転送するようになっている。変換結果レジスタ１３０は
デジタル信号を記憶する記憶エリアとして複数のレジス
タＡＤＤＲＡ〜ＡＤＤＲＥを備えて構成されている。
【００２１】ＡＤ制御回路１４０はＰＷＭトリガ１４５
と外部トリガ１４６を受け、これらトリガ信号に従って
制御信号１４９を出力すると共にＣＰＵ７０へ２種類の
割り込み信号１４７，１４８を出力するようになってい
る。具体的には、図３に示されるように、ＡＤ制御レジ
スタ１４１、ＭＳＡＤ制御回路１４３、ゲート素子１４
４を備えて構成されている。そしてＡＤ制御レジスタ１
４１には、次の表１に示されるように各ビットの名称と
その内容が設定されている。
と外部トリガ１４６を受け、これらトリガ信号に従って
制御信号１４９を出力すると共にＣＰＵ７０へ２種類の
割り込み信号１４７，１４８を出力するようになってい
る。具体的には、図３に示されるように、ＡＤ制御レジ
スタ１４１、ＭＳＡＤ制御回路１４３、ゲート素子１４
４を備えて構成されている。そしてＡＤ制御レジスタ１
４１には、次の表１に示されるように各ビットの名称と
その内容が設定されている。
【００２２】
【表１】
【００２３】表１において、ビット１５，１４のＡＤＳ
ＴＰＷＭ，ＡＤＳＴＮＲＭはモータ電流検出用のＡＤ起
動ビット、その他アナログ量検出用のＡＤ起動ビットで
あり、ＣＰＵ７０からの指令によるソフトウェアによっ
て設定可能であり、またＰＷＭトリガ１４５、外部トリ
ガ１４６によっても設定可能となっている。この場合、
ソフトウェアによってビット１３，１２のＴＲＧＰＷ
Ｍ，ＴＲＧＮＲＭが選択されてゲート素子１４４がオン
になることを条件として、ＰＷＭトリガ１４５または外
部トリガ１４６が発生することによってＡＤＳＴＰＷ
Ｍ，ＡＤＳＴＮＲＭが設定される。またビット１１，１
０のＣＨ１ＰＷＭ、ＣＨ０ＰＷＭはＡＤＳＴＰＷＭ信号
により起動するスキャン変換動作の入力チャンネル数ｍ
を設定するビットである。またビット９〜７のＣＨ２Ｎ
ＲＭ〜ＣＨ０ＮＲＭはＡＤＳＨＮＲＭ信号により起動す
る単一変換動作の入力チャンネル指定ｋ（ｍ＋１≦ｋ≦
７）を設定するビットである。更にビット６，５のＰＷ
ＭＡＤｉＥ，ＮＲＭＡＤｉＥは各変換動作でＡＤ変換終
了時発生させる割り込み信号の許可または禁止ビットで
ある。なお、ビット１１，１０が共に０のときにはＣＨ
０が選択され、ビット１１が０でビット１０が１のとき
にはチャンネルＣＨ１が選択され、ビット１１が１でビ
ット１０が０のときにはチャンネルＣＨ２が選択され、
ビット１１とビット１０が共に１のときにはチャンネル
ＣＨ３が選択されることになる。
ＴＰＷＭ，ＡＤＳＴＮＲＭはモータ電流検出用のＡＤ起
動ビット、その他アナログ量検出用のＡＤ起動ビットで
あり、ＣＰＵ７０からの指令によるソフトウェアによっ
て設定可能であり、またＰＷＭトリガ１４５、外部トリ
ガ１４６によっても設定可能となっている。この場合、
ソフトウェアによってビット１３，１２のＴＲＧＰＷ
Ｍ，ＴＲＧＮＲＭが選択されてゲート素子１４４がオン
になることを条件として、ＰＷＭトリガ１４５または外
部トリガ１４６が発生することによってＡＤＳＴＰＷ
Ｍ，ＡＤＳＴＮＲＭが設定される。またビット１１，１
０のＣＨ１ＰＷＭ、ＣＨ０ＰＷＭはＡＤＳＴＰＷＭ信号
により起動するスキャン変換動作の入力チャンネル数ｍ
を設定するビットである。またビット９〜７のＣＨ２Ｎ
ＲＭ〜ＣＨ０ＮＲＭはＡＤＳＨＮＲＭ信号により起動す
る単一変換動作の入力チャンネル指定ｋ（ｍ＋１≦ｋ≦
７）を設定するビットである。更にビット６，５のＰＷ
ＭＡＤｉＥ，ＮＲＭＡＤｉＥは各変換動作でＡＤ変換終
了時発生させる割り込み信号の許可または禁止ビットで
ある。なお、ビット１１，１０が共に０のときにはＣＨ
０が選択され、ビット１１が０でビット１０が１のとき
にはチャンネルＣＨ１が選択され、ビット１１が１でビ
ット１０が０のときにはチャンネルＣＨ２が選択され、
ビット１１とビット１０が共に１のときにはチャンネル
ＣＨ３が選択されることになる。
【００２４】一方、ＰＷＭ信号発生部７２はＣＰＵ７０
と共にＰＷＭ信号発生手段とＰＷＭ同期信号発生手段を
構成しており、図４に示されるようなＰＷＭ信号７３、
ＰＷＭ同期信号７２０を生成するようになっている。図
４に示されるＵ，Ｖ，Ｗ信号はＰＷＭ信号の原信号であ
り、この原信号を基にＰＷＭインバータ４の＋，−側ス
イッチング素子の短絡防止用のオンデイレイ回路（図示
省略）を介して６種類のＰＷＭ信号７３が生成されるよ
うになっている。そしてＰＷＭ信号７３の生成に伴なっ
てＰＷＭ周期ＴＰＷＭに同期したＰＷＭ同期信号７２０
を発生させるに際して、ＰＷＭ発生部７２には、図４に
示されるような三角波信号を発生する三角波信号発生器
と、三角波信号のレベルが零レベルと最大レベルになっ
たときにタイミング信号を発生するタイミング信号発生
器と、タイミング信号の発生に同期してパルスを発生す
るパルス発生器を備えて構成されている。そしてＰＷＭ
周期に同期したタイマー０点信号に同期したタイミング
ｔ１，ｔ３及びタイミングｔ１，ｔ３の中間点であるタ
イミングｔ２あるいはタイミングｔ４でＰＷＭ同期信号
７２０を発生させると、ＰＷＭ信号７３が全てオンある
いはオフの状態になる。ＰＷＭ信号が全てオンあるいは
オフの状態にあると、ＰＷＭインバータ４の＋側あるい
は−側の各スイッチング素子が全てオンあるいはオフ状
態にあり、モータ６には電圧が印加されず、スイッチン
グ素子に並列に接続されたダイオードを介してモータ電
流が流れ、モータ電流が減衰することになる。従って、
ＰＷＭ信号７３が全てオンあるいはオフ期間の中間点す
なわちＰＷＭ周期に同期したタイミングｔ１，ｔ２，ｔ
３，ｔ４でモータ電流を検出することにより、モータ電
流の基本波成分を確実に検出することができる。
と共にＰＷＭ信号発生手段とＰＷＭ同期信号発生手段を
構成しており、図４に示されるようなＰＷＭ信号７３、
ＰＷＭ同期信号７２０を生成するようになっている。図
４に示されるＵ，Ｖ，Ｗ信号はＰＷＭ信号の原信号であ
り、この原信号を基にＰＷＭインバータ４の＋，−側ス
イッチング素子の短絡防止用のオンデイレイ回路（図示
省略）を介して６種類のＰＷＭ信号７３が生成されるよ
うになっている。そしてＰＷＭ信号７３の生成に伴なっ
てＰＷＭ周期ＴＰＷＭに同期したＰＷＭ同期信号７２０
を発生させるに際して、ＰＷＭ発生部７２には、図４に
示されるような三角波信号を発生する三角波信号発生器
と、三角波信号のレベルが零レベルと最大レベルになっ
たときにタイミング信号を発生するタイミング信号発生
器と、タイミング信号の発生に同期してパルスを発生す
るパルス発生器を備えて構成されている。そしてＰＷＭ
周期に同期したタイマー０点信号に同期したタイミング
ｔ１，ｔ３及びタイミングｔ１，ｔ３の中間点であるタ
イミングｔ２あるいはタイミングｔ４でＰＷＭ同期信号
７２０を発生させると、ＰＷＭ信号７３が全てオンある
いはオフの状態になる。ＰＷＭ信号が全てオンあるいは
オフの状態にあると、ＰＷＭインバータ４の＋側あるい
は−側の各スイッチング素子が全てオンあるいはオフ状
態にあり、モータ６には電圧が印加されず、スイッチン
グ素子に並列に接続されたダイオードを介してモータ電
流が流れ、モータ電流が減衰することになる。従って、
ＰＷＭ信号７３が全てオンあるいはオフ期間の中間点す
なわちＰＷＭ周期に同期したタイミングｔ１，ｔ２，ｔ
３，ｔ４でモータ電流を検出することにより、モータ電
流の基本波成分を確実に検出することができる。
【００２５】またＰＷＭ同期信号７２０を生成するに際
しては、図４に示されるように、ＰＷＭ周期に対応した
鋸歯状波信号を発生する鋸歯状波信号発生器と、鋸歯状
波信号のレベルが零レベルと最大レベル及びこれらの中
間のレベルになったときにタイミング信号を発生するタ
イミング信号発生器と、タイミング信号の発生に同期し
てＰＷＭ信号を発生するＰＷＭ信号発生器を備えたもの
でも同様に、タイミングｔ１，ｔ２，ｔ３，ｔ４でＰＷ
Ｍ同期信号７２０を発生させることができる。さらに、
タイミング信号としては、タイマが鋸歯状波動作の場合
のタイマゼロ点信号から設定時間遅延した遅延信号を用
いることができる。この遅延信号を用いれば、Ｈ型ブリ
ッジ回路で直流モータを駆動するＰＷＭインバータ制御
システムなどで、ＰＷＭ信号の幅に同期した間欠電流
（モータ電流とゼロ電流を含む電流）からＰＷＭ信号幅
の中間点からモータ電流の基本歯成分を検出することが
できる。 次に、図４のタイミングｔ１，ｔ３で発生す
るＰＷＭ同期信号７２０をＰＷＭトリガ１４５として本
発明のＡＤ変換動作を図５及び図６に基づいて説明す
る。またアナログマルチプレクサ１００の各チャンネル
ＣＨ０〜ＣＨ７とＡＤ変換後の変換結果レジスタ１３０
の各レジスタとの対応を次の表２に示す。
しては、図４に示されるように、ＰＷＭ周期に対応した
鋸歯状波信号を発生する鋸歯状波信号発生器と、鋸歯状
波信号のレベルが零レベルと最大レベル及びこれらの中
間のレベルになったときにタイミング信号を発生するタ
イミング信号発生器と、タイミング信号の発生に同期し
てＰＷＭ信号を発生するＰＷＭ信号発生器を備えたもの
でも同様に、タイミングｔ１，ｔ２，ｔ３，ｔ４でＰＷ
Ｍ同期信号７２０を発生させることができる。さらに、
タイミング信号としては、タイマが鋸歯状波動作の場合
のタイマゼロ点信号から設定時間遅延した遅延信号を用
いることができる。この遅延信号を用いれば、Ｈ型ブリ
ッジ回路で直流モータを駆動するＰＷＭインバータ制御
システムなどで、ＰＷＭ信号の幅に同期した間欠電流
（モータ電流とゼロ電流を含む電流）からＰＷＭ信号幅
の中間点からモータ電流の基本歯成分を検出することが
できる。 次に、図４のタイミングｔ１，ｔ３で発生す
るＰＷＭ同期信号７２０をＰＷＭトリガ１４５として本
発明のＡＤ変換動作を図５及び図６に基づいて説明す
る。またアナログマルチプレクサ１００の各チャンネル
ＣＨ０〜ＣＨ７とＡＤ変換後の変換結果レジスタ１３０
の各レジスタとの対応を次の表２に示す。
【００２６】
【表２】
【００２７】表２において、入力チャンネル数ｍ＝０の
場合はＡＤＳＴＰＷＭ発生毎にチャンネルＣＨ０のみの
ＡＤ変換動作が行なわれ、その結果がレジスタＡＤＤＲ
Ａに格納され、その他のチャンネルＣＨ１〜ＣＨ７に入
力されたアナログ信号はＡＤＳＴＮＲＭが発生したこと
を条件としてＡＤ変換動作が行なわれ、その結果がレジ
スタＡＤＤＲＥに格納されることを示している。また入
力チャンネル数ｍ＝３の場合は、チャンネルＣＨ０〜Ｃ
Ｈ３が主チャンネルとして、その他のチャンネルを副チ
ャンネルとした変換動作が行なわれる。すなわちＡＤＳ
ＴＰＷＭ発生毎にチャンネルＣＨ０から順にチャンネル
ＣＨ３までＡＤ変換動作が実行され、再びチャンネルＣ
Ｈ０に戻るというスキャン変換動作が繰り返されること
を示している。そしてその他の副チャンネルから入力さ
れたアナログ信号に対しては単一変換動作が行なわれ、
その結果がレジスタＡＤＤＲＥに格納されることを示し
ている。
場合はＡＤＳＴＰＷＭ発生毎にチャンネルＣＨ０のみの
ＡＤ変換動作が行なわれ、その結果がレジスタＡＤＤＲ
Ａに格納され、その他のチャンネルＣＨ１〜ＣＨ７に入
力されたアナログ信号はＡＤＳＴＮＲＭが発生したこと
を条件としてＡＤ変換動作が行なわれ、その結果がレジ
スタＡＤＤＲＥに格納されることを示している。また入
力チャンネル数ｍ＝３の場合は、チャンネルＣＨ０〜Ｃ
Ｈ３が主チャンネルとして、その他のチャンネルを副チ
ャンネルとした変換動作が行なわれる。すなわちＡＤＳ
ＴＰＷＭ発生毎にチャンネルＣＨ０から順にチャンネル
ＣＨ３までＡＤ変換動作が実行され、再びチャンネルＣ
Ｈ０に戻るというスキャン変換動作が繰り返されること
を示している。そしてその他の副チャンネルから入力さ
れたアナログ信号に対しては単一変換動作が行なわれ、
その結果がレジスタＡＤＤＲＥに格納されることを示し
ている。
【００２８】まず、ＰＷＭインバータ制御システムの初
期処理として、ステップ１９９でアナログマルチプレク
サ１００の入力チャンネルＣＨ０が選択されるとステッ
プ２００の処理に移行する。ステップ２００ではＡＤ制
御レジスタ１４１のＡＤ変換開始ビットＡＤＳＴＰＷＭ
の設定を待つ処理が行なわれる。ＡＤＳＴＰＷＭは設定
選択信号ＴＲＧＰＷＭがＰＷＭトリガ１４５を選択して
いる場合には、ＰＷＭトリガ１４５によって設定され
る。このためＰＷＭトリガ信号を図４のＰＷＭ同期信号
７２０から得ている場合には、ＡＤＳＴＰＷＭがＰＷＭ
同期信号７２０に同期して設定される。そしてタイミン
グｔ１０でＰＷＭトリガ１４５が発生すると、ステップ
２１０でチャンネルＣＨ０が選択され、チャンネルＣＨ
０に入力されたアナログ信号がサンプルホールダ１１０
に入力され、サンプルホールダ１１０の出力信号がＡＤ
変換器１２０に転送され、ＡＤ変換動作が実行される。
このＡＤ変換動作が終了するタイミングｔ１１では、変
換結果がレジスタＡＤＤＲＡに格納される。このあと解
除信号１５０が発生しＡＤＳＴＰＷＭが解除されると共
に、ステップ２３０で許可信号ＰＷＭＡＤｉＥが設定さ
れているときには、割り込み信号ＰＷＭＡＤｉ１４７が
発生する。
期処理として、ステップ１９９でアナログマルチプレク
サ１００の入力チャンネルＣＨ０が選択されるとステッ
プ２００の処理に移行する。ステップ２００ではＡＤ制
御レジスタ１４１のＡＤ変換開始ビットＡＤＳＴＰＷＭ
の設定を待つ処理が行なわれる。ＡＤＳＴＰＷＭは設定
選択信号ＴＲＧＰＷＭがＰＷＭトリガ１４５を選択して
いる場合には、ＰＷＭトリガ１４５によって設定され
る。このためＰＷＭトリガ信号を図４のＰＷＭ同期信号
７２０から得ている場合には、ＡＤＳＴＰＷＭがＰＷＭ
同期信号７２０に同期して設定される。そしてタイミン
グｔ１０でＰＷＭトリガ１４５が発生すると、ステップ
２１０でチャンネルＣＨ０が選択され、チャンネルＣＨ
０に入力されたアナログ信号がサンプルホールダ１１０
に入力され、サンプルホールダ１１０の出力信号がＡＤ
変換器１２０に転送され、ＡＤ変換動作が実行される。
このＡＤ変換動作が終了するタイミングｔ１１では、変
換結果がレジスタＡＤＤＲＡに格納される。このあと解
除信号１５０が発生しＡＤＳＴＰＷＭが解除されると共
に、ステップ２３０で許可信号ＰＷＭＡＤｉＥが設定さ
れているときには、割り込み信号ＰＷＭＡＤｉ１４７が
発生する。
【００２９】タイミングｔ１１で単一変換動作を指定す
るＡＤＳＴＮＲＭ（ｏｆｆ）が設定されていないので、
ステップ２３２の処理が行なわれたあと次の入力チャン
ネルＣＨ１が選択されステップ２００の処理に戻る。
るＡＤＳＴＮＲＭ（ｏｆｆ）が設定されていないので、
ステップ２３２の処理が行なわれたあと次の入力チャン
ネルＣＨ１が選択されステップ２００の処理に戻る。
【００３０】このような動作を継続することにより、タ
イミングｔ１０，ｔ２０，ｔ３０，ｔ４０，ｔ５０で発
生するＰＷＭトリガ１４５に同期してチャンネルＣＨ０
〜ＣＨ３が順番に選択され、選択されたチャンネルのア
ナログ信号がデジタル信号に順次変換されるスキャン変
換動作が繰り返される。
イミングｔ１０，ｔ２０，ｔ３０，ｔ４０，ｔ５０で発
生するＰＷＭトリガ１４５に同期してチャンネルＣＨ０
〜ＣＨ３が順番に選択され、選択されたチャンネルのア
ナログ信号がデジタル信号に順次変換されるスキャン変
換動作が繰り返される。
【００３１】一方、タイミングｔ２３で外部トリガ１４
６あるいはソフトウェアの設定によってＡＤＳＴＮＲＭ
（ｏｎ）が設定された場合は、タイミングｔ２３で即座
に単一変換動作を実行することなく、タイミングｔ３０
で発生するＰＷＭトリガ１４５によるチャンネルＣＨ２
のＡＤ変換動作が終了したあと、続いて単一変換動作が
行なわれる。この場合、ＡＤ制御レジスタ１４１のＣＨ
２ＮＲＭ〜ＣＨ０ＮＲＭで指定された入力チャンネルＣ
ＨｋのＡＤ変換動作をステップ２４０で実行することに
なる。そしてステップ２５０でＡＤＳＴＮＲＭの解除が
設定され、ステップ２６０で許可信号ＮＲＭＡＤｉＥが
設定されているときには、割り込み信号ＮＲＭＡＤｉ１
４８が出力され、ステップ２３２で入力チャンネルの更
新が実行され、ステップ２００の処理に戻る。
６あるいはソフトウェアの設定によってＡＤＳＴＮＲＭ
（ｏｎ）が設定された場合は、タイミングｔ２３で即座
に単一変換動作を実行することなく、タイミングｔ３０
で発生するＰＷＭトリガ１４５によるチャンネルＣＨ２
のＡＤ変換動作が終了したあと、続いて単一変換動作が
行なわれる。この場合、ＡＤ制御レジスタ１４１のＣＨ
２ＮＲＭ〜ＣＨ０ＮＲＭで指定された入力チャンネルＣ
ＨｋのＡＤ変換動作をステップ２４０で実行することに
なる。そしてステップ２５０でＡＤＳＴＮＲＭの解除が
設定され、ステップ２６０で許可信号ＮＲＭＡＤｉＥが
設定されているときには、割り込み信号ＮＲＭＡＤｉ１
４８が出力され、ステップ２３２で入力チャンネルの更
新が実行され、ステップ２００の処理に戻る。
【００３２】このようなＡＤ変換動作によって得られた
デジタル値はＣＰＵ７０の制御演算処理で随時変換結果
レジスタ１３０を読み込むことによって得られ、また割
り込み信号ＰＷＭＡＤｉ１４７，ＮＲＭＡＤｉ１４８に
よる割り込み処理で読み込むことによって得られること
になる。この場合ＣＰＵ７０で頻繁に起る割り込み処理
のオーバヘッドを考慮すると、後者の方法が得策であ
る。
デジタル値はＣＰＵ７０の制御演算処理で随時変換結果
レジスタ１３０を読み込むことによって得られ、また割
り込み信号ＰＷＭＡＤｉ１４７，ＮＲＭＡＤｉ１４８に
よる割り込み処理で読み込むことによって得られること
になる。この場合ＣＰＵ７０で頻繁に起る割り込み処理
のオーバヘッドを考慮すると、後者の方法が得策であ
る。
【００３３】このように、本実施例によれば、単一変換
動作に優先してスキャン変換動作を実行しているため、
主チャンネルに入力されるモータ電流の基本波成分を確
実に検出することができる。
動作に優先してスキャン変換動作を実行しているため、
主チャンネルに入力されるモータ電流の基本波成分を確
実に検出することができる。
【００３４】また、モータ電流が交流の電流であるのに
対して、シングルチップマイクロコンピュータに内蔵さ
れたＡＤ変換器１２０が正電圧のみをＡＤ変換する単極
性のものの場合には、図７に示されるように、電流増幅
器５０とアナログマルチプレクサ１００との間に絶対値
回路５５を挿入することによって対処することができ
る。この場合、電流検出器５の個数を最少限とするため
に、Ｕ，Ｖ相電流ｉｕ，ｉｖのみを検出して、Ｗ相電流
ｉｗをソフトウェアによって求めることができる。そし
てＵ，Ｗ相電流は絶対値回路５５を介してｉｕ＋とｉｕ
−、ｉｖ＋とｉｖ−の正電流に変換し、変換された電流
をアナログマルチプレクサ１００の各チャンネルに入力
する。そして電流ｉｕ＋〜ｉｖ−をそれぞれチャンネル
ＣＨ０〜ＣＨ３に入力し、ＰＷＭインバータ４のパワー
素子の温度に関するアナログ信号５２をチャンネルＣＨ
４に入力する。
対して、シングルチップマイクロコンピュータに内蔵さ
れたＡＤ変換器１２０が正電圧のみをＡＤ変換する単極
性のものの場合には、図７に示されるように、電流増幅
器５０とアナログマルチプレクサ１００との間に絶対値
回路５５を挿入することによって対処することができ
る。この場合、電流検出器５の個数を最少限とするため
に、Ｕ，Ｖ相電流ｉｕ，ｉｖのみを検出して、Ｗ相電流
ｉｗをソフトウェアによって求めることができる。そし
てＵ，Ｗ相電流は絶対値回路５５を介してｉｕ＋とｉｕ
−、ｉｖ＋とｉｖ−の正電流に変換し、変換された電流
をアナログマルチプレクサ１００の各チャンネルに入力
する。そして電流ｉｕ＋〜ｉｖ−をそれぞれチャンネル
ＣＨ０〜ＣＨ３に入力し、ＰＷＭインバータ４のパワー
素子の温度に関するアナログ信号５２をチャンネルＣＨ
４に入力する。
【００３５】次に図７に示す装置のＡＤ変換動作を図８
に従って説明する。まず、ＡＤＳＴＰＷＭが設定される
と、タイミングｔ１０ではチャンネルＣＨ０の電流ｉｕ
＋、タイミングｔ２０ではチャンネルＣＨ１の電流ｉｕ
−、タイミングｔ３０ではチャンネルＣＨ２の電流ｉｖ
＋、タイミングｔ４０ではチャンネルＣＨ３の電流ｉｖ
−が順次選択され、各選択された電流をデジタル値に変
換するスキャン変換動作が実行される。このようなスキ
ャン変換動作が実行されているときに、タイミングｔ２
３で温度ＴＭＰを検出するためにＡＤＳＴＮＲＭが設定
されると、タイミングｔ３０の電流ｉｖ＋のＡＤ変換動
作が終了したあと、続いてタイミングｔ３１から温度Ｔ
ＭＰのＡＤ変換動作が実行される。そしてこれらのＡＤ
変換結果は変換動作が行なわれる毎に変換結果レジスタ
１３０の各レジスタＡＤＤＲＡ〜ＡＤＤＲＥに順次格納
される。従って変換結果レジスタ１３０のモータ電流ｉ
ｕ＋〜ｉｖ−はＰＷＭトリガ１４５が４回発生する毎に
更新されることになる。これらのデジタル値は、ＣＰＵ
７０が必要に応じて変換結果レジスタ１３０の各レジス
タを読み取ることにより得られる。なお、図８のモータ
電流は基本波成分のみが示されている。またＡＤ変換器
１２０として正負両極性の電圧を変換可能な場合には、
交流電流を直接変換できるので、絶対値回路５５は不要
となる。
に従って説明する。まず、ＡＤＳＴＰＷＭが設定される
と、タイミングｔ１０ではチャンネルＣＨ０の電流ｉｕ
＋、タイミングｔ２０ではチャンネルＣＨ１の電流ｉｕ
−、タイミングｔ３０ではチャンネルＣＨ２の電流ｉｖ
＋、タイミングｔ４０ではチャンネルＣＨ３の電流ｉｖ
−が順次選択され、各選択された電流をデジタル値に変
換するスキャン変換動作が実行される。このようなスキ
ャン変換動作が実行されているときに、タイミングｔ２
３で温度ＴＭＰを検出するためにＡＤＳＴＮＲＭが設定
されると、タイミングｔ３０の電流ｉｖ＋のＡＤ変換動
作が終了したあと、続いてタイミングｔ３１から温度Ｔ
ＭＰのＡＤ変換動作が実行される。そしてこれらのＡＤ
変換結果は変換動作が行なわれる毎に変換結果レジスタ
１３０の各レジスタＡＤＤＲＡ〜ＡＤＤＲＥに順次格納
される。従って変換結果レジスタ１３０のモータ電流ｉ
ｕ＋〜ｉｖ−はＰＷＭトリガ１４５が４回発生する毎に
更新されることになる。これらのデジタル値は、ＣＰＵ
７０が必要に応じて変換結果レジスタ１３０の各レジス
タを読み取ることにより得られる。なお、図８のモータ
電流は基本波成分のみが示されている。またＡＤ変換器
１２０として正負両極性の電圧を変換可能な場合には、
交流電流を直接変換できるので、絶対値回路５５は不要
となる。
【００３６】次に、各相のモータ電流を同時点で検出す
る場合の実施例を図９乃至図１１に示す。本実施例は、
アナログマルチプレクサ１００とＡＤ変換器１２０との
間に３チャンネル分のサンプルホールダＳＨ０，ＳＨ
１，ＳＨ２を設けると共にアナログスイッチ１１２を設
けたものである。そしてサンプルホールダＳＨ０とＳＨ
１にはアナログマルチプレクサ１００のチャンネルＣＨ
０，ＣＨ１に入力されるモータ電流が供給され、サンプ
ルホールダＳＨ２には他のチャンネルのアナログ信号が
入力されるようになっている。そしてＡＤ制御レジスタ
１４１として次の表３に示されるようなビットが設定さ
れている。
る場合の実施例を図９乃至図１１に示す。本実施例は、
アナログマルチプレクサ１００とＡＤ変換器１２０との
間に３チャンネル分のサンプルホールダＳＨ０，ＳＨ
１，ＳＨ２を設けると共にアナログスイッチ１１２を設
けたものである。そしてサンプルホールダＳＨ０とＳＨ
１にはアナログマルチプレクサ１００のチャンネルＣＨ
０，ＣＨ１に入力されるモータ電流が供給され、サンプ
ルホールダＳＨ２には他のチャンネルのアナログ信号が
入力されるようになっている。そしてＡＤ制御レジスタ
１４１として次の表３に示されるようなビットが設定さ
れている。
【００３７】
【表３】
【００３８】表３において、ビット３，４は１回のＡＤ
ＳＴＰＷＭの設定によるＡＤ変換動作が行なわれる入力
チャンネル数を設定するようになっている。また図１０
では、ＡＤ制御レジスタ１４１の設定値としてＣＨ＊Ｐ
ＷＭがｍ＝１、ＣＨ＊ＮＲＭが４、ＰＷＭＪ＊がｊ＝１
（２チャンネルのＡＤ変換動作を連続実行の意味）の場
合が示されている。但し、入力チャンネルと変換結果レ
ジスタ１３０の各レジスタは表２のＣＨ＊ＰＷＭがｍ＝
１の場合に対応している。すなわち２チャンネルとして
ＣＨ０，ＣＨ１のみが選択された場合に対応している。
ＳＴＰＷＭの設定によるＡＤ変換動作が行なわれる入力
チャンネル数を設定するようになっている。また図１０
では、ＡＤ制御レジスタ１４１の設定値としてＣＨ＊Ｐ
ＷＭがｍ＝１、ＣＨ＊ＮＲＭが４、ＰＷＭＪ＊がｊ＝１
（２チャンネルのＡＤ変換動作を連続実行の意味）の場
合が示されている。但し、入力チャンネルと変換結果レ
ジスタ１３０の各レジスタは表２のＣＨ＊ＰＷＭがｍ＝
１の場合に対応している。すなわち２チャンネルとして
ＣＨ０，ＣＨ１のみが選択された場合に対応している。
【００３９】上記構成において、図１０に示されるタイ
ミングｔ１０でＡＤＳＴＰＷＭが設定されると、図１１
のステップ２１０ではアナログマルチプレクサ１００か
ら２チャンネル分のモータ電流が入力される。すなわち
チャンネルＣＨ０，ＣＨ１が選択され、各チャンネルに
入力されたモータ電流ｉｕ（ｍ）、ｉｖ（ｎ）が同じタ
イミングでサンプルホールダＳＨ０，ＳＨ１に保持され
る。このあとまずアナログスイッチ１１２によりチャン
ネルＣＨ０に対応したサンプルホールダＳＨ０の出力信
号が選択され、選択されたアナログ信号がデジタル信号
に変換され、その変換結果がレジスタＡＤＤＲＡに格納
される。このときＰＷＭＪ＊がｊ＝１であるため、ステ
ップ２１２で１回のＡＤＳＴＰＷＭ設定時のＡＤ変換回
数ｉをＰＷＭＪ＊の設定値ｊから判定して、ｉ＜ｊの場
合はステップ２１４，２１６で入力チャンネルＣＨ
（ｎ）と回数ｉを更新してチャンネル１のＡＤ変換動作
に移行する。そしてｉ＝ｊのときステップ１２８でｉ＝
０として、ステップ２２０の割り込み発生処理を実行す
る。
ミングｔ１０でＡＤＳＴＰＷＭが設定されると、図１１
のステップ２１０ではアナログマルチプレクサ１００か
ら２チャンネル分のモータ電流が入力される。すなわち
チャンネルＣＨ０，ＣＨ１が選択され、各チャンネルに
入力されたモータ電流ｉｕ（ｍ）、ｉｖ（ｎ）が同じタ
イミングでサンプルホールダＳＨ０，ＳＨ１に保持され
る。このあとまずアナログスイッチ１１２によりチャン
ネルＣＨ０に対応したサンプルホールダＳＨ０の出力信
号が選択され、選択されたアナログ信号がデジタル信号
に変換され、その変換結果がレジスタＡＤＤＲＡに格納
される。このときＰＷＭＪ＊がｊ＝１であるため、ステ
ップ２１２で１回のＡＤＳＴＰＷＭ設定時のＡＤ変換回
数ｉをＰＷＭＪ＊の設定値ｊから判定して、ｉ＜ｊの場
合はステップ２１４，２１６で入力チャンネルＣＨ
（ｎ）と回数ｉを更新してチャンネル１のＡＤ変換動作
に移行する。そしてｉ＝ｊのときステップ１２８でｉ＝
０として、ステップ２２０の割り込み発生処理を実行す
る。
【００４０】このような処理をＰＷＭトリガ１４５が発
生する毎に実行し、タイミングｔ２３でＡＤＳＴＮＲＭ
が設定されている場合は、タイミングｔ３０でのＡＤ変
換動作が終了するタイミングｔ３２からチャンネルＣＨ
３に入力された温度ＴＭＰのＡＤ変換動作が実行される
ことになる。
生する毎に実行し、タイミングｔ２３でＡＤＳＴＮＲＭ
が設定されている場合は、タイミングｔ３０でのＡＤ変
換動作が終了するタイミングｔ３２からチャンネルＣＨ
３に入力された温度ＴＭＰのＡＤ変換動作が実行される
ことになる。
【００４１】また前記実施例では、タイミングｔ３１で
入力された温度ＴＭＰをステップ２４０でアナログマル
チプレサ１００を介してサンプルホールダＳＨ２にホー
ルドしているが、ＡＤＳＴＮＲＭの設定されているタイ
ミングｔ２３でアナログマルチプレクサ１００の選択を
実行し、その時点で温度ＴＭＰをサンプルホールダＳＨ
２にホールドすることも可能である。
入力された温度ＴＭＰをステップ２４０でアナログマル
チプレサ１００を介してサンプルホールダＳＨ２にホー
ルドしているが、ＡＤＳＴＮＲＭの設定されているタイ
ミングｔ２３でアナログマルチプレクサ１００の選択を
実行し、その時点で温度ＴＭＰをサンプルホールダＳＨ
２にホールドすることも可能である。
【００４２】また前記実施例において、ＣＰＵ７０をコ
アとして制御装置７をシングルチップマイクロコントロ
ーラとして構成しているため、ＡＤ変換装置の小型化を
図ることができる。
アとして制御装置７をシングルチップマイクロコントロ
ーラとして構成しているため、ＡＤ変換装置の小型化を
図ることができる。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
副チャンネルに入力されるアナログ信号のＡＤ変換動作
に優先して、主チャンネルに入力されるアナログ信号の
ＡＤ変換動作を実行するようにしたため、他のアナログ
信号のＡＤ変換動作に影響されず特定のアナログ信号に
対するＡＤ変換動作を確実に実行することができる。主
チャンネルにモータ電流を入力しているので、他のアナ
ログ量を確実に検出できると共にモータ電流の基本波成
分を確実に検出することができる。
副チャンネルに入力されるアナログ信号のＡＤ変換動作
に優先して、主チャンネルに入力されるアナログ信号の
ＡＤ変換動作を実行するようにしたため、他のアナログ
信号のＡＤ変換動作に影響されず特定のアナログ信号に
対するＡＤ変換動作を確実に実行することができる。主
チャンネルにモータ電流を入力しているので、他のアナ
ログ量を確実に検出できると共にモータ電流の基本波成
分を確実に検出することができる。
【図１】本発明の一実施例を示すＰＷＭインバータ制御
システムの構成図である。
システムの構成図である。
【図２】ＡＤ変換部の具体的構成図である。
【図３】ＡＤ制御回路の具体的構成図である。
【図４】モータ電流とＰＷＭ同期信号との関係を示す波
形図である。
形図である。
【図５】図１に示す装置の各部の作用を説明するための
タイムチャートである。
タイムチャートである。
【図６】図１に示す装置の作用を説明するためのフロー
チャートである。
チャートである。
【図７】本発明の第２実施例を示す構成図である。
【図８】第２実施例の作用を説明するためのタイムチャ
ートである。
ートである。
【図９】本発明の第３実施例を示す構成図である。
【図１０】第３実施例の作用を説明するためのタイムチ
ャートである。
ャートである。
【図１１】第３実施例の作用を説明するためのフローチ
ャートである。
ャートである。
２ 整流装置 ３ 平滑用コンデンサ ４ ＰＷＭインバータ ５ 電流検出器 ６ モータ ７ 制御装置 ７０ ＣＰＵ ７２ ＰＷＭ信号発生部 ７４ ＡＤ変換部 ８０ メモリ １００ アナログマルチプレクサ １１０ サンプルホールダ １２０ ＡＤ変換器 １３０ 変換結果レジスタ １４０ ＡＤ制御回路 １４１ ＡＤ制御レジスタ １４３ ＭＳＡＤ制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森永 茂樹 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平３−96118（ＪＰ，Ａ) 特開 平１−155720（ＪＰ，Ａ) 特開 昭58−198165（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88 H02M 7/48 G06F 3/05
Claims (10)
- 【請求項１】 アナログ信号入力チャンネルとしてモー
タ電流信号を入力する主チャンネルと前記モータ電流信
号とは異なる他のアナログ信号を入力する副チャンネル
を有しチャンネル群の中から指定のチャンネルを選択
し、選択したチャンネルのアナログ信号を出力するマル
チプレクサと、マルチプレクサの出力信号をサンプリン
グすると共にホールドするサンプルホールダと、サンプ
ルホールダの出力信号をデジタル信号に変換するアナロ
グ−デジタル変換器と、アナログ−デジタル変換器の出
力信号を記憶するエリアとして複数の記憶エリアを有す
るメモリと、モータの駆動に関連する同期信号を受けた
ときにマルチプレクサに対して副チャンネルの選択に優
先して一定期間主チャンネルの選択を指令する主チャン
ネル選択指令手段と、副チャンネルに入力されるアナロ
グ信号の選択を指令する信号を受けたときに前記主チャ
ンネル選択指令手段の指令による主チャンネルの選択期
間でないことを条件にマルチプレクサに対して副チャン
ネルの選択を指令し前記主チャンネル選択指令手段の指
令による主チャンネルの選択期間のときには前記主チャ
ンネルの選択期間が経過した後にマルチプレクサに対し
て副チャンネルの選択を指令する副チャンネル選択指令
手段と、マルチプレクサに対してチャンネルの選択が指
令されたときに、アナログ−デジタル変換器の出力信号
を記憶する記憶エリアとして、選択されたチャンネルに
対応した記憶エリアを指定するメモリ制御手段とを備え
ているアナログ−デジタル変換装置。 - 【請求項２】 アナログ信号入力チャンネルとしてモー
タ電流信号を入力する主チャンネルと前記モータ電流信
号とは異なる他のアナログ信号を入力する副チャンネル
を有しチャンネル群の中から指定のチャンネルを選択
し、選択したチャンネルのアナログ信号を出力するマル
チプレクサと、マルチプレクサの出力信号をサンプリン
グすると共にホールドするサンプルホールダと、サンプ
ルホールダの出力信号をデジタル信号に変換するアナロ
グ−デジタル変換器と、アナログ−デジタル変換器の出
力信号を記憶するエリアとして複数の記憶エリアを有す
るメモリと、メモリに記憶されたデジタル信号に従って
ＰＷＭ信号を生成し、生成したＰＷＭ信号を指定の周期
で出力するＰＷＭ信号発生手段と、ＰＷＭ信号の発生に
同期したＰＷＭ同期信号を発生するＰＷＭ同期信号発生
手段と、ＰＷＭ同期信号を受けたときにマルチプレクサ
に対して副チャンネルの選択に優先して一定期間主チャ
ンネルの選択を指令する主チャンネル選択指令手段と、
副チャンネルに入力されるアナログ信号の選択を指令す
る信号を受けたときに前記主チャンネル選択指令手段の
指令による主チャンネルの選択期間でないことを条件に
マルチプレクサに対して副チャンネルの選択を指令し前
記主チャンネル選択指令手段の指令による主チャンネル
の選択期間のときには前記主チャンネルの選択期間が経
過した後にマルチプレクサに対して副チャンネルの選択
を指令する副チャンネル選択指令手段と、マルチプレク
サに対してチャンネルの選択が指令されたときに、アナ
ログ−デジタル変換器の出力信号を記憶する記憶エリア
として、選択されたチャンネルに対応した記憶エリアを
指定するメモリ制御手段とを備えているアナログ−デジ
タル変換装置。 - 【請求項３】 アナログ信号入力チャンネルとしてモー
タ電流信号を入力する複数の主チャンネルと前記モータ
電流信号とは異なる他のアナログ信号を入力する副チャ
ンネルを有しチャンネル群の中から指定のチャンネルを
選択し、選択したチャンネルのアナログ信号を出力する
マルチプレクサと、マルチプレクサの出力信号をサンプ
リングすると共にホールドするサンプルホールダと、サ
ンプルホールダの出力信号をデジタル信号に変換するア
ナログ−デジタル変換器と、アナログ−デジタル変換器
の出力信号を記憶するエリアとして複数の記憶エリアを
有するメモリと、メモリに記憶されたデジタル信号に従
ってＰＷＭ信号を生成し、生成したＰＷＭ信号を指定の
周期で出力するＰＷＭ信号発生手段と、ＰＷＭ信号の発
生に同期したＰＷＭ同期信号を発生するＰＷＭ同期信号
発生手段と、ＰＷＭ同期信号を受ける毎にマルチプレク
サに対して副チャンネルの選択に優先して一定期間主チ
ャンネルを順次選択するスキャン変換動作を指令する主
チャンネル選択指令手段と、副チャンネルに入力される
アナログ信号の選択を指令する信号を受けたときに前記
主チャンネル選択指令手段の指令による主チャンネルの
選択期間でないことを条件にマルチプレクサに対して副
チャンネルの選択を指令し前 記主チャンネル選択指令手
段の指令による主チャンネルの選択期間のときには前記
主チャンネルの選択期間が経過した後にマルチプレクサ
に対して副チャンネルのみを選択する単一変換動作を指
令する副チャンネル選択指令手段と、マルチプレクサに
対してチャンネルの選択が指令されたときに、アナログ
−デジタル変換器の出力信号を記憶する記憶エリアとし
て、選択されたチャンネルに対応した記憶エリアを指定
するメモリ制御手段とを備えているアナログ−デジタル
変換装置。 - 【請求項４】 アナログ信号入力チャンネルとしてモー
タ電流信号を入力する主チャンネルと前記モータ電流信
号とは異なる他のアナログ信号を入力する副チャンネル
を有しチャンネル群の中から指定のチャンネルを複数チ
ャンネル選択し、選択したチャンネルのアナログ信号を
出力するマルチプレクサと、マルチプレクサの各出力信
号をサンプリングすると共にホールドする複数のサンプ
ルホールダと、各サンプルホールダの出力信号を指定の
順序で選択するアナログ選択手段と、アナログ選択手段
の選択による信号をデジタル信号に変換するアナログ−
デジタル変換器と、アナログ−デジタル変換器の出力信
号を記憶するエリアとして複数の記憶エリアを有するメ
モリと、メモリに記憶されたデジタル信号に従ってＰＷ
Ｍ信号を生成し、生成したＰＷＭ信号を指定の周期で出
力するＰＷＭ信号発生手段と、ＰＷＭ信号の発生に同期
したＰＷＭ同期信号を発生するＰＷＭ同期信号発生手段
と、ＰＷＭ同期信号を受けたときにマルチプレクサに対
して副チャンネルの選択に優先して一定期間主チャンネ
ルの選択を指令する主チャンネル選択指令手段と、副チ
ャンネルに入力されるアナログ信号の選択を指令する信
号を受けたときに前記主チャンネル選択指令手段の指令
による主チャンネルの選択期間でないことを条件にマル
チプレクサに対して副チャンネルの選択を指令し前記主
チャンネル選択指令手段の指令による主チャンネルの選
択期間のときには前記主チャンネルの選択期間が経過し
た後にマルチプレクサに対して副チャンネルの選択を指
令する副チャンネル選択指令手段と、マルチプレクサに
対してチャンネルの選択が指令されたときに、アナログ
−デジタル変換器の出力信号を記憶する記憶エリアとし
て、選択されたチャンネルに対応した記憶エリアを指定
するメモリ制御手段とを備えているアナログ−デジタル
変換装置。 - 【請求項５】 アナログ信号入力チャンネルとしてモー
タ電流信号を入力する複数の主チャンネルと前記モータ
電流信号とは異なる他のアナログ信号を入力する副チャ
ンネルを有しチャンネル群の中から指定のチャンネルを
複数チャンネル選択し、選択したチャンネルのアナログ
信号を出力するマルチプレクサと、マルチプレクサの各
出力信号をサンプリングすると共にホールドする複数の
サンプルホールダと、各サンプルホールダの出力信号を
指定の順序で選択するアナログ選択手段と、アナログ選
択手段の選択による信号をデジタル信号に変換するアナ
ログ−デジタル変換器と、アナログ−デジタル変換器の
出力信号を記憶するエリアとして複数の記憶エリアを有
するメモリと、メモリに記憶されたデジタル信号に従っ
てＰＷＭ信号を生成し、生成したＰＷＭ信号を指定の周
期で出力するＰＷＭ信号発生手段と、ＰＷＭ信号の発生
に同期したＰＷＭ同期信号を発生するＰＷＭ同期信号発
生手段と、ＰＷＭ同期信号を受ける毎にマルチプレクサ
に対して副チャンネルの選択に優先して一定期間主チャ
ンネルを順次選択するスキャン変換動作を指令する主チ
ャンネル選択指令手段と、副チャンネルに入力されるア
ナログ信号の選択を指令する信号を受けたときに前記主
チャンネル選択指令手段の指令による主チャンネルの選
択期間でないことを条件にマルチプレクサに対して副チ
ャンネルの選択を指令し前記主チャンネル選択指令手段
の指令による主チャンネルの選択期間のときには前記主
チャンネルの選択期間が経過した後にマルチプレクサに
対して副チャンネルのみを選択する単一変換動作を指令
する副チャンネル選択指令手段と、マルチプレクサに対
してチャンネルの選択が指令されたときに、アナログ−
デジタル変換器の出力信号を記憶する記憶エリアとし
て、選択されたチャンネルに対応した記憶エリアを指定
するメモリ制御手段とを備えているアナログ−デジタル
変換装置。 - 【請求項６】 ＰＷＭ同期信号発生手段は、ＰＷＭ周期
に対応した三角波信号を発生する三角波信号発生器と、
三角波信号のレベルが零レベルと最大レベルになったと
きにタイミング信号を発生するタイミング信号発生器
と、タイミング信号の発生に同期してパルス信号を発生
するパルス信号発生器とから構成されている請求項２、
３、４または５記載のアナログ−デジタル変換装置。 - 【請求項７】 ＰＷＭ同期信号発生手段は、ＰＷＭ周期
に対応した鋸歯状波信号を発生する鋸歯状波信号発生器
と、鋸歯状波信号のレベルが零レベルと最大レベル及び
これらの間の任意のレベルになったときにタイミング信
号を発生するタイミング信号発生器と、タイミング信号
の発生に同期してＰＷＭ信号を発生するＰＷＭ信号発生
器とから構成されている請求項２、３、４または５記載
のアナログ−デジタル変換装置。 - 【請求項８】 マルチプレクサの入力側に、少なくとも
主チャンネルに入力されるアナログ信号の絶対値成分の
みを出力する絶対値出力手段を備えている請求項１、
２、３、４、５、６または７記載のアナログ−デジタル
変換装置。 - 【請求項９】 直流信号をＰＷＭ信号に従って交流信号
に変換してモータに供給するＰＷＭインバータと、モー
タに流れる電流を検出する電流検出手段と、電流検出手
段の検出出力に従ってＰＷＭ信号を発生するアナログ−
デジタル変換装置として請求項２乃至８のうちいずれか
１項に記載のアナログ−デジタル変換装置を有するイン
バータシステム。 - 【請求項１０】 制御演算プログラムデータを記憶する
主メモリと、主メモリに記憶された制御演算プログラム
データに基づいた制御演算を実行するＣＰＵと、ＣＰＵ
の指令に従ってアナログ信号をデジタル信号に変換する
アナログ−デジタル変換装置として請求項１乃至８のう
ちいずれか１項に記載のアナログ−デジタル変換装置を
有するマイクロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03222952A JP3134104B2 (ja) | 1991-09-03 | 1991-09-03 | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ |
| KR1019920015645A KR100325592B1 (ko) | 1991-09-03 | 1992-08-29 | 아날로그-디지탈변환장치 |
| US07/940,332 US5349351A (en) | 1991-09-03 | 1992-09-03 | Analog-digital converting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03222952A JP3134104B2 (ja) | 1991-09-03 | 1991-09-03 | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563569A JPH0563569A (ja) | 1993-03-12 |
| JP3134104B2 true JP3134104B2 (ja) | 2001-02-13 |
Family
ID=16790451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03222952A Expired - Lifetime JP3134104B2 (ja) | 1991-09-03 | 1991-09-03 | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5349351A (ja) |
| JP (1) | JP3134104B2 (ja) |
| KR (1) | KR100325592B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876930A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Denki Semiconductor Software Kk | Ａｄ変換装置及びそれを内蔵したデータ処理装置 |
| JP3487093B2 (ja) * | 1996-09-27 | 2004-01-13 | 松下電器産業株式会社 | 電流指令型ｐｗｍインバータ及び電流制御回路 |
| US5900714A (en) * | 1996-11-08 | 1999-05-04 | International Rectifier Corporation | Circuit for sensing motor load current |
| DE19803040A1 (de) * | 1997-01-31 | 1998-08-06 | Int Rectifier Corp | Leistungsschaltung |
| JPH10250143A (ja) * | 1997-03-11 | 1998-09-22 | Canon Inc | 画像形成装置 |
| JP2002514808A (ja) | 1998-05-08 | 2002-05-21 | インフィネオン テクノロジース アクチエンゲゼルシャフト | アナログ信号のａ／ｄ変換方法および該方法に対応するａ／ｄコンバータ |
| JP3481205B2 (ja) | 2000-11-24 | 2003-12-22 | 松下電器産業株式会社 | インバータ制御用半導体装置および制御方法 |
| WO2002052710A1 (en) * | 2000-12-22 | 2002-07-04 | Bowman Power Systems Limited | A waveform control system |
| EP1504530A4 (en) * | 2002-04-10 | 2008-11-05 | Systel Dev And Ind Ltd | SYSTEM ON A CHIP FOR THE DIGITAL CONTROL OF ELECTRONIC POWER EQUIPMENT |
| KR20050056125A (ko) * | 2003-12-09 | 2005-06-14 | 마쯔시다덴기산교 가부시키가이샤 | 인버터 제어 장치 및 인버터 제어 방법 |
| KR20050058867A (ko) * | 2003-12-12 | 2005-06-17 | 삼성전자주식회사 | 아날로그-디지털 변환 제어장치 및 그 방법 |
| DE102004051387B4 (de) * | 2004-10-21 | 2019-11-07 | Tridonic Gmbh & Co Kg | Betriebsgerät für Leuchtmittel, aufweisend einen adaptiven A/D-Wandler |
| US7119530B2 (en) * | 2005-02-04 | 2006-10-10 | Delphi Technologies, Inc. | Motor phase current measurement using a single DC bus shunt sensor |
| US7280063B2 (en) * | 2005-04-29 | 2007-10-09 | Georgia Tech Research Corporation | Programmable voltage-output floating-gate digital to analog converter and tunable resistors |
| US7348909B2 (en) * | 2005-08-17 | 2008-03-25 | Georgia Tech Research Corporation | Reconfigurable mixed-signal VLSI implementation of distributed arithmetic |
| US7543679B2 (en) | 2006-07-28 | 2009-06-09 | Delphi Technologies, Inc. | Compensation of periodic sensor errors in electric power steering systems |
| US7549504B2 (en) | 2006-07-28 | 2009-06-23 | Delphi Technologies, Inc. | Quadrant dependent active damping for electric power steering |
| US7725227B2 (en) | 2006-12-15 | 2010-05-25 | Gm Global Technology Operations, Inc. | Method, system, and apparatus for providing enhanced steering pull compensation |
| JP2008193825A (ja) * | 2007-02-06 | 2008-08-21 | Matsushita Electric Ind Co Ltd | Ａｄ変換制御回路およびその関連技術 |
| FI124317B (fi) * | 2007-02-12 | 2014-06-30 | Abb Oy | Sähkömoottorikäyttö |
| JP4892437B2 (ja) * | 2007-08-29 | 2012-03-07 | パナソニック株式会社 | Ａ／ｄ変換装置 |
| JP2010213523A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | モータ制御装置 |
| US8742963B2 (en) * | 2011-09-09 | 2014-06-03 | Agency For Science, Technology And Research | Recording circuit and a method of controlling the same |
| US10038384B2 (en) * | 2012-04-20 | 2018-07-31 | Semiconductor Components Industries, Llc | Control circuit for an inverter with small input capacitor |
| KR101368968B1 (ko) * | 2012-04-23 | 2014-03-03 | 인피니언 테크놀로지스 아게 | 인버터의 전류 제어 장치 |
| US9735704B2 (en) * | 2012-04-23 | 2017-08-15 | Infineon Technologies Korea Co. Ltd. | Apparatus for controlling inverter current and method of operating the same |
| JP5652429B2 (ja) * | 2012-05-28 | 2015-01-14 | 株式会社デンソー | Ａｄ変換装置 |
| JP2015192218A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | アナログ信号回路 |
| JP6687405B2 (ja) * | 2016-02-03 | 2020-04-22 | ローム株式会社 | モータの制御回路、それを用いたファン |
| US10047758B2 (en) * | 2016-06-20 | 2018-08-14 | Lg Chem. Ltd. | System for controlling operation of first and second electric fans |
| WO2018235403A1 (ja) * | 2017-06-23 | 2018-12-27 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4050062A (en) * | 1975-08-14 | 1977-09-20 | The United States Of America As Represented Bythe Secretary Of The Air Force | System for digitizing and interfacing analog data for a digital computer |
| JPS55125086A (en) * | 1979-03-20 | 1980-09-26 | Hitachi Ltd | Motor controlling device |
| JPS5972991A (ja) * | 1982-10-19 | 1984-04-25 | Fanuc Ltd | モ−タの制御装置 |
| JPH0783615B2 (ja) * | 1988-11-28 | 1995-09-06 | 三菱電機株式会社 | 三相変換器 |
| US4933676A (en) * | 1989-06-12 | 1990-06-12 | Technology 80, Inc. | Programmable multi-input A/D converter |
| JPH0488723A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | Ａ／ｄ変換装置 |
| JP2553753B2 (ja) * | 1990-10-17 | 1996-11-13 | 三菱電機株式会社 | Ａｄ変換装置 |
| GB2249747B (en) * | 1990-11-07 | 1994-02-09 | Honda Motor Co Ltd | Direct-current resistance welding apparatus and method of controlling welding current thereof |
| GB2256290B (en) * | 1991-05-27 | 1994-07-20 | Honda Motor Co Ltd | Servomotor control system for multi-axes |
-
1991
- 1991-09-03 JP JP03222952A patent/JP3134104B2/ja not_active Expired - Lifetime
-
1992
- 1992-08-29 KR KR1019920015645A patent/KR100325592B1/ko not_active IP Right Cessation
- 1992-09-03 US US07/940,332 patent/US5349351A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007049A (ko) | 1993-04-22 |
| KR100325592B1 (ko) | 2002-06-20 |
| JPH0563569A (ja) | 1993-03-12 |
| US5349351A (en) | 1994-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3134104B2 (ja) | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ | |
| US4346434A (en) | Apparatus for controlling an electric motor | |
| EP0232702B1 (en) | Method and apparatus for controlling power converter | |
| US5481451A (en) | AC-to-AC power inverter apparatus functioning without smoothing capacitor, and control method thereof | |
| US7663520B2 (en) | A/D conversion apparatus | |
| KR960035837A (ko) | 반도체집적회로장치와 제어시스템 | |
| US7916053B2 (en) | Analog-to-digital conversion module adapted for irregular sampling sequences | |
| JP2008193825A (ja) | Ａｄ変換制御回路およびその関連技術 | |
| US6661364B2 (en) | Semiconductor device for inverter controlling | |
| US10003288B2 (en) | Motor control circuit and fan including the same | |
| JP4557050B2 (ja) | 信号制御装置 | |
| JP4178946B2 (ja) | インバータ装置及びモータ電流検出方法 | |
| JP2012182874A (ja) | モータ制御装置 | |
| US8050543B2 (en) | Trigger mechanism for current acquisition used for motor control applications | |
| JP2832606B2 (ja) | 電源回路の制御装置 | |
| JP2004194449A (ja) | オフサージ低減方法及び電力変換装置 | |
| JP4419312B2 (ja) | 半導体電力変換器 | |
| JPS6346677B2 (ja) | ||
| JP6695158B2 (ja) | モータの制御回路、それを用いたファン | |
| JPS6346676B2 (ja) | ||
| Naunin et al. | Completely digital control unit of a high dynamic synchronous servodrive with minimal hardware investment using a fast microcontroller | |
| JP2710792B2 (ja) | デイジタル移相器 | |
| JP4461917B2 (ja) | 電流検出装置及びモータ制御装置 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 | |
| JPH0714273B2 (ja) | 電力変換器の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |