KR960035837A

KR960035837A - 반도체집적회로장치와 제어시스템

Info

Publication number: KR960035837A
Application number: KR1019960007168A
Authority: KR
Inventors: 나오끼 미쯔이시; 히로유끼 고바야시; 히로시 사이또; 미쯔마사 사또
Original assignee: 가나이 쯔또무; 가부시끼가이샤 히다찌세이사꾸쇼; 스즈끼 진이찌로; 히다찌초엘에스아이 엔지니어링 가부시끼가이샤
Priority date: 1995-03-20
Filing date: 1996-03-18
Publication date: 1996-10-28
Also published as: US5736948A; JPH08265155A; JP3565613B2; TW284937B; KR100373225B1

Abstract

반도체집적회로장치와 제어시스템에 관한 것으로써, 간단한 구성으로 다용도에 적합한 A/D변환기를 내장한 반도체집적회로장치와 제어시스템을 제공하기 위해, A/D변환기를 내장한 반도체집적회로장치에 있어서, 입력채널을 여러개 마련하고, 입력아날로그신호를 여러개의 샘플홀드회로에 의해 유지하고, 제1샘플링을 실행하고 이러한 샘플링에서 홀드된 아날로그신호를 A/D변환함과 동시에 제2샘플링을 실행하고 그 샘플링된 아날로그신호를 다음에 A/D변환한다는 파이프라인동작이나 여러개의 샘플홀드회로를 사용해서 동시에 샘플링시킨다. 이러한 것에 의해 간단한 구성으로 다용도에 적합한 A/D변환기를 내장할 수 있다.

Description

반도체집적회로장치와 제어시스템

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명이 적용된 싱글칩 마이크로컴퓨터의 1실시예를 도시한 블록도, 제2도는 본 발명이 적용된 싱글칩 마이크로컴퓨터에 탑재되는 A/D변환기의 1실시예를 도시한 블록도.

Claims

여러개의 아날로그입력단자에서 입력된 여러개의 아날로그입력신호를 각각 페치하는 여러개의 샘플홀드회로. 이러한 여러개의 샘플홀드회로에 대해서 동시 샘플링을 포함하는 샘플링동작의 지시를 실행하는 제어회로 및 상기 샘플홀드회로에 페치된 아날로그신호를 디지탈신호로 변환하는 A/D변환부를 구비한 A/D변환기 및 상기 A/D변환회로와 내부버스를 거쳐서 접속된 중앙처리장치를 구비해서 이루어지는 것을 특징으로 하는 반도체집적회로장치.
제1항에 있어서, 상기 A/D변환부는 샘플홀드회로에 유지된 입력아날로그신호와 기준전압을 비교하는 비교기어레이, 이러한 비교기어레이의 출력에 대응한 2진값 신호가 입력되는 순차비교레지스터, 이러한 순차비교레지스터의 출력에 대응한 아날로그전압으로 변환해서 상기 기준전압을 형성하는 D/A변환부 및 그들의 제어회로로 이루어지고, 상기 샘플홀드회로는 제1과 제2샘플홀드회로로 이루어지고, 제1샘플홀드회로와 제2샘플홀드회로가 동시에 제1과 제2입력신호의 샘플링동작을 실행하는 제1동작, 상기 제1동작에 의해 제1샘플홀드회로에 페치된 제1입력신호를 상기 상기 A/D변환부에 의해 디지탈신호로 변환하는 제2동작 및 상기 제1동작에 의해 제2샘플홀드회로에 페치된 제2입력신호를 상기 A/D변환부에 의해 디지탈신호로 변환하는 제3동작을 상기 제어회로에 의해 순차로 실행하는 것을 특징으로 하는 반도체집적회로장치.
제2항에 있어서, 제1입력신호를 제1샘플홀드회로가 샘플링을 실행하는 제1동작, 상기 제1동작에의해 제1샘플홀드회로에 페치된 제1입력신호를 상기 A/D변환부에 의해 디지탈신호로 변환하는 동작과 병행해서 제2입력신호를 제2샘플홀드회로가 샘플링동작을 실행하는 제2동작, 상기 제2동작에 의해 제2샘플홀드회로에 페치된 제2입력신호를 상기 A/D변환부에 의해 디지탈신호로 변환하는 동작과 병행해서 제3입력신호를 제1샘플링홀드회로가 샘플링동작을 실행하는 제3동작 및 상기 제3동작에 의해 제1샘플홀드회로에 페치된 제3입력신호를 상기 A/D변환부에 의해 디지탈신호로 변환하는 제4동작을 상기 제어회로에 의해 순차로 실행하는 것을 특징으로 하는 반도체집적회로장치.
제1항에 있어서, 상기 제어회로는 상기 여러개의 샘플홀드회로에 대해서 동시에 샘플링동작을지지할 시 여러개의 아날로그입력신호가 연속한 샘플링동작과 그 디지탈변환동작을 지시할지를 지정하는 지정비트를 구비한 제어레지스터에 의해 그 동작모드가 제어되고, 상기 제어레지스터의 지정비트는 상기 중앙처리장치에서 라이트되는 것을 특징으로 하는 반도체집적회로장치.
제2항에 있어서, 상기 제1과 제2샘플홀드회로에 여러개의 입력단자에서 공급되는 여러개의 입력신호를 선택적으로 전달하는 멀티플렉서가 마련되고, 상기 기준전압은 상위, 중위 및 하위의 기준전압생성회로에 의해 형성되고, 상위기준전압생성회로의 출력간전압을 중위기준전압생성회로를 구성하는 국소분압회로의 기준전압으로 하고, 이러한 중위기준압생성회로의 출력간전압을 하위기준전압생성회로를 구성하는 국소분압회로의 기준전압으로 하고, 상기 제1과 제2샘플홀드회로는 상기 상위기준전압생성회로의 출력에 의해서 특정한 서브범위영역에 페치한 입력신호를 레벨시프트시키는 레벨시프트회로를 구비하고, 상기 비교기어레이는 여러개의 비교기와 선택회로를 갖고, 여러개의 비교기는 상기 샘플홀드회로의 출력과 선택회로가 출력하는 상위, 중위 및 하위에 대응한 디지탈값에 대응한 여러개의 기준전압을 비교하고, 상기 비교기의 출력신호는 2진신호로 변환되어 상기 순차비교레지스터에 저장되고, 이러한 순차비교레지스터의 내용에 따라서 중간기준전압생성회로에서 하위기준전압생성회로에 공급되는 출력간전압이 선택되는 것을 특징으로 하는 반도체집적회로장치.
제3항에 있어서, 상기 제1과 제2샘플홀드회로에 여러개의 입력단자에서 공급되는 여러개의 입력신호를 선택적으로 전달하는 멀티플렉서가 마련되고, 상기 기준전압은 상위, 중위 및 하위의 기준전압생성회로에 의해 형성되고, 상위기준전압생성회로의 출력간전압을 중위기준전압생성회로를 구성하는 국소분압회로의 기준전압으로 하고, 이러한 중위기준전압생성회로의 출력간전압을 하위기준전압생성회로를 구성하는 국소분압회로의 기준전압으로 하고, 상기 제1과 제2샘플홀드회로는 상기 상위기준전압생성회로의 출력에 의해서 특정한 서브범위영역에 페치한 입력신호를 레벨시프트시키는 레벨시프트회로를 구비하고, 상기 비교기어레이는 여러개의 비교기와 선택회로를 갖고, 여러개의 비교기는 상기 샘프홀드회로의 출력과 선택회로가 출력하는 상위, 중위 및 하위에 대응한 디지탈값에 대응한 여러개의 기준전압을 비교하고, 상기 비교기의 출력신호는 2진신호로 변환되어 상기 순차비교레지스터에 저장되고, 이러한 순차비교레지스터의 내용에 따라서 중간기준전압생성회로에서 하위기준전압생성회로에 공급되는 출력간전압이 선택되는 것을 특징으로 하는 반도체집적회로장치.
제4항에 있어서, 상기 제1과 제2샘프홀드회로에 여러개의 입력단자에서 공급되는 여러개의 입력신호를 선택적으로 전달하는 멀티플렉서가 마련되고, 상기 기준전압은 상위, 중위 및 하위의 기준전압생성회로에 의해 형성되고, 상위 기준전압생성회로의 출력간전압을 중위기준전압생성회로를 구성하는 국소분압회로의 기준전압으로 하고, 이러한 중위기준전압생성회로의 출력간전압을 하위기준전압생성회로를 구성하는 국소분압회로의 기준전압으로 하고, 상기 제1과 제2샘플홀드회로는 상기 상위기준전압생성회로의 출력에 의해서 특정한 서브범위영역에 페치한 입력신호를 레벨시프트시키는 레벨시프트회로를 구비하고, 상기 비교기어레이는 여러개의 비교기와 선택회로를 갖고, 여러개의 비교기는 상기 샘플링홀드회로의 출력과 선택회로가 출력하는 상위, 중위 및 하위에 대응한 디지탈값에 대응한 여러개의 기준전압을 비교하고, 상기 비교기의 출력신호는 2진신호로 변환되어 상기 순차비교레지스터에 저장되고, 이러한 순차비교레지스터의 내용에 따라서, 중위기준전압생성회로에서 하위기준전압생성회로에 공급되는 출력간전압이 선택되는 것을 특징으로 하는 반도체집적회로장치.
제5항에 있어서, 상기 A/D변환기의 변환결과는 데이타레지스터에 저장되고, 이러한 데이타레지스터에 빈영역이 없는 것을 검출해서 이러한 상태를 외부로 출력시키는 수단이 마련되는 것을 특징으로 하는 반도체집적회로장치.
제6항에 있어서, 상기 A/D변환기의 변환결과는 데이타레지스터에 저장되고,이러한 데이타레지스터에 빈영역이 없는 것을 검출해서 이러한 상태를 외부로 출력시키는 수단이 마련되는 것을 특징으로 하는 반도체집적회로장치.
제7항에 있어서, 상기 A/D변환기의 변환결과는 데이타레지스터에 저장되어 있고, 이러한 데이타레지스터에 빈영역이 없는 것을 검출해서 이러한 상태를 외부로 출력시키는 수단이 마련되는 것을 특징으로 하는 반도체집적회로장치.
적어도 중앙처리장치와 A/D변환기를 내장하는 반도체집적회로장치로써, 상기 A/D변환기의 대기 상태를 지정하는 제1제어비트와 A/D변환동작의 개시를 지지하는 제2제어비트를 갖고, 제1제어비트가 제1상태일 때 제2제어비트에 의해 A/D변환동작을 지시했을 때에는 즉시 A/D변환동작을 개시하고, 제1제어비트가 제2상태일 때 제2제어비트에 의해 A/D변환동작을 지시했을 때에는 소정의 대기시간을 계측한후에 A/D변환동작을 개시시키도록 한 것을 특징으로 하는 반도체집적회로장치.
제11항에 있어서, 상기 제1제어비트가 제2상태일때에는 A/D변환기를 구성하는 회로중 바이어스 전류를 흐르게 하는 회로부분의 전류가 차단 또는 저감되는 것을 특징으로 하는 반도체집적회로장치.
제12항에 있어서, 상기 제1제어비트가 제2상태에 있어서, A/D변환동작이 종료했을 때에는 상기 제1제어비트의 제2상태에 대응해서 변환개시전의 상태로 복귀하는 것을 특징으로 하는 반도체집적회로장치.
적어도 중앙처리장치와 A/D변환기를 내장하는 반도체집적회로장치로써, 상기 A/D변환기는 중앙처리장치와 접속되는 내부버스의 비트수보다 작아 그것에 접속되는 버스마스터의 기본데이타처리단위보다 큰 비트수의 분해능을 갖고, 변환된 디지탈신호의 초하위비트를 데이터버스의 최하위비트에 맞추고, 최상위비트에서 상위의 비트를 0으로 해서 상기 데이터버스로 출력하는 제1출력모드와 변환된 디지탈신호의 최상위비트를 상기 버스마스터의 데이터처리단위의 최상위비트에 맞춤과 동시에 그것에서 상위의 비트를 0으로 해서 상기 데이터버스로 출력하는 제2출력모드를 갖는 것을 특징으로 하는 반도체집적회로장치.
제14항에 있어서, 상기 제1출력모드와 제2출력모드는 상기 중앙처리장치에 의해서 지정되는 버스사이즈제어신호에 의해 선택되는 것을 특징으로 하는 반도체집적회로장치.
제14항에 있어서, 상기 A/D변환기는 변환결과를 저장하는 쌍의 레지스터를 갖고, 한쪽을 선택하면 상기 제1출력모드에 대응한 데이터가 저장되고, 다른쪽을 선택하면 상기 제1출력모드에 대응한 데이터가 저장되고, 다른쪽을 선택하면 제2출력모드에 대응한 데이터가 저장되고, 이러한 레지스터를 거쳐서 상기 데이터버스로 데이터출력이 실행되는 것을 특징으로 하는 반도체집적회로장치.
제15항에 있어서, 상기 A/D변환기는 변환결과를 저장하는 쌍의 레지스터를 갖고, 한쪽을 선택하면 상기 제1출력모드에 대응한 데이터가 저장되고, 다른쪽을 선택하면 제2출력모드에 대응한 데이터가 저장되고, 이러한 레지스터를 거쳐서 상기 데이터버스로 데이터출력이 실행되는 것을 특징으로 하는 반도체집적회로장치.
적어도 중앙처리장치와 A/D변환기를 내장하는 반도체집적회로장치로써, 상기 A/D변환기는 변환결과를 저장하는 여러개로 이루어지는 레지스터를 갖고, 지정된 모든 변환동작이 종료한 것을 검출하는 플래그를 갖고, 이러한 플래그가 상기 변환동작의 종료상태에 있을 때에는 A/D변환동작을 지시하는 제어신호를 무효로 하는 수단을 갖는 것을 특징으로 하는 반도체집적회로장치.
여러개의 아날로그입력단자에서 입력된 아날로그신호의 일부 또는 전부로 이루어지는 여러개의 아날로그입력신호를 각각 페치하는 여러개의 샘플홀드회로, 이러한 여러개의 샘플홀드회로에 대해서 동시샘플링을 포함하는 샘플링동작의 지시를 실행하는 제어회로. 상기 샘플홀드회로에 페치된 아날로그신호를 디지탈신호로 변환하는 A/D변환부를 구비한 A/D변환기 및 상기 A/D변환회로와 내부버스를 거쳐서 접속된 중앙처리장치를 구비해서 이루어지는 반도체집적회로장치를 사용하고, 서로 관련된 2개이상의 아날로그입력신호를 상기 샘플홀드회로에 동시에 페치하고, 이러한 샘플홀드회로에 페치된 2개이상의 입력신호에 대응한 디지탈신호에 따라서 원하는 제어신호를 형성하는 것을 특징으로 하는 제어시스템.
제19항에 있어서, 상기 반도체집적회로장치는 타이머회로를 갖고, 상기 동시샘플링하는 타이밍이 걸리는 타이머회로에서 공급되는 신호에 의해서 지시되는 것을 특징으로 하는 제어시스템.
제20항에 있어서, 상기 동시에 샘플링되는 아날로그입력신호는 3상모터에 있어서의 회전자계를 형성하는 2상분의 구동전류에 대응하고, 이러한 구동전류에 대응한 디지털신호에 따라서 상기 모터구동 전류를 제어하는 것을 특징으로 하는 제어시스템.
여러개의 아날로그입력단자에서 입력된 아날로그신호의 일부 또는 전부로 이루어지는 여러개의 아날로그입력신호를 각각 페치하는 여러개의 샘플홀드회로, 이러한 여러개의 샘플홀드회로에 대해서 동시샘플링을 포함하는 샘플링동작의 지시를 실행하는 제어회로, 상기 샘플홀드회로에 페치된 아날로그신호를 디지탈신호로 변환하는 A/D변환부 및 변환된 디지탈신호를 저장하는 여러개의 데이터레지스터를 구비한 A/D변환기, 중앙처리장치, 데이터전송장치, 버퍼메모리, 상기 A/D변환기와 중앙처리장치, 데이터전송장치 및 버퍼메모리를 서로 접속시키는 내부버스가 마련되어 이루어지는 반도체집적회로장치, 상기 반도체집적회로장치로부터의 제어신호에 의해 제어되어 아날로그신호를 형성하는 센서 및 상기 반도체집적회로장치로 부터의 제어신호에 의해 제어되고 상기 아날로그신호를 상기 A/D변환기에 공급하는 인터페이스회로를 포함하고, 상기 반도체집적회로장치는 1 내지 여러개로 이루어지는 아날로그신호의 A/D변환결과를 데이터레지스터에 저장하고, 지정된 데이터레지스터에 변환결과가 저장되면 상기 데이터전송장치를 기동해서 상기 데이터레지스터에 저장된 변환결과를 버퍼메모리로 세이브시키고, 지정된 횟수의 데이터전송이 기동되면 중앙처리장치에 대해서 인터럽트를 요구하는 처리가 실행되는 것을 특징으로 하는 제어시스템.
제22항에 있어서, 상기 반도체집적회로장치는 A/D변환결과를 저장하는 데이터레지스터에 빈영역이 없는 것을 나타내는 신호를 상기 인터페이스회로에 공급하고,이러한 신호에 따라서 상기 센서의 동작을 정지시키는 것을 특징으로 하는 제어시스템.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.