JP2709982B2

JP2709982B2 - Ｉｃテスター

Info

Publication number: JP2709982B2
Application number: JP3025320A
Authority: JP
Inventors: 隆志本池
Original assignee: 日立電子エンジニアリング株式会社
Priority date: 1991-01-25
Filing date: 1991-01-25
Publication date: 1998-02-04
Anticipated expiration: 2013-02-04
Also published as: JPH04240578A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＩＣテスターに関
し、詳しくは、ＩＣの電源電流や入出力端子のリーク電
流測定などを行う場合の電流測定の改良に関する。

【０００２】

【従来の技術】ＩＣテスターにあっては、被測定ＩＣ
（ＤＵＴ）の電源ピンや入出力ピンなどの流入電流測定
や短絡、リークのチエックなどのために複数の端子に対
応してそれぞれの電流測定ユニットが接続される。各電
流測定ユニットは、一般に負荷に定電圧を印加するため
の定電圧ループ回路内に負荷に直列に挿入される電流検
出用抵抗が設けられている。電流測定ユニットにおける
測定電流値は、この電流検出用抵抗の端子電圧を検出す
ることで行われ、アナログの電圧値となって得られる。
それぞれの電流測定ユニットのこの電圧値がＡ／Ｄ変換
回路を介してデジタル値にされ、それがテスターバスに
送出され、テストプロセッサ側に転送され、テストプロ
セッサ側において検出された電圧値とそのときに直列に
挿入されている電流検出用抵抗の値から各電流測定ユニ
ットにおける測定電流値を算出するデータ処理を行う。

【０００３】図３は、従来のＩＣテスターにおける電流
測定の説明図であって、テスターバス１１を介してテス
トプロセッサであるＣＰＵ１０と電流値測定制御回路１
２とが接続されている。電流値測定制御回路１２は、転
送データを一時的に記憶するためのバスレジスタ１２ａ
を介してテスターバス１１に接続され、このバスレジス
タ１２ａにはＡ／Ｄ変換回路１２ｂの出力側が接続され
ている。Ａ／Ｄ変換回路１２ｂの入力側は、スイッチ回
路群１３の各スイッチ回路１３ａ，１３ｂ，・・・，１
３ｎを介して各電流測定ユニット１４ａ，１４ｂ，・・
・，１４ｎのそれぞれに接続され、各スイッチ回路１３
ａ，１３ｂ，・・・，１３ｎは、ＣＰＵ１０からの制御
信号をテスターバス１１，バスレジスタ１２ａを介して
受けて“ＯＮ−ＯＦＦ”制御される。また、Ａ／Ｄ変換
回路１２ｂもテスターバス１１，バスレジスタ１２ａを
介してＣＰＵ１０から制御信号を受けて制御される。

【０００４】そこで、ＣＰＵ１０の制御によりスイッチ
回路が“ＯＮ”にされた電流測定ユニットからの電流値
がＡ／Ｄ変換回路１２ｂに供給され、それがＡ／Ｄ変換
されてバスレジスタ１２ａに記憶される。ＣＰＵ１０
は、テスターバス１１を介してバスレジスタ１２ａの値
を取込むことでスイッチ回路を“ＯＮ”にして接続した
電流測定ユニットの測定値を得ることができる。

【０００５】

【発明が解決しようとする課題】このような構成のＩＣ
テスターにおける電流測定測定では、各スイッチ回路を
順次“ＯＮ”させなければ各電流測定ユニットからそれ
ぞれの測定値を得ることはできない。したがって、ＤＵ
Ｔの各端子について同一時点で測定値が得られない。こ
の場合、初期の測定となる端子の測定値と後の方の端子
の測定値との関係は遅延した状態の測定となり、この遅
延は、それぞれのスイッチ回路が“ＯＮ”されるタイミ
ングのずれ分にほぼ等しい。したがって、電流測定ユニ
ット数ｎの値が大きくなるにつれてこのずれが大きくな
り、実際に測定したい時点での各端子の出力相互関係等
における値が正確に採取できない欠点がある。

【０００６】また、このような方式では、ＣＰＵ１０
は、１つ前の電流測定ユニットの測定値を得た後に次の
測定値というようにシリアルな処理が必要であり、順次
スイッチ回路を“ＯＮ”しながら測定値を得なければな
らないので、ＣＰＵ１０の測定処理時間が長くなる問題
がある。

【０００７】このようなことを回避するためにＡ／Ｄ変
換回路を電流測定ユニット数に対応する分設け、同時に
Ａ／Ｄ変換してそれぞれの測定データについてテスター
バス１１に接続されたレジスタを介して順次得るように
することも可能であるが、このようにするとＡ／Ｄ変換
回路やその周辺回路の数が電流測定ユニットの数に対応
する分だけ増加し、スペースが多く採られるとともに高
価になり、さらにＡ／Ｄ変換回路をそれぞれ設けるため
に複数のＡ／Ｄ変換回路相互の特性のばらつきにより測
定値がばらつく欠点がある。

【０００８】この発明は、このような従来技術の問題点
を解決するものであって、測定値にＡ／Ｄ変換特性によ
るばらつきが生じず、一度にほとんど同時点で測定した
複数の測定値が得られ、効率のよい測定ができるＩＣテ
スターの測定方式を提供することを目的とする。

【０００９】

【課題を解決するための手段】このような目的を達成す
るためのこの発明のＩＣテスターの特徴は、所定のクロ
ックを発生するクロック発生回路と、各測定ユニット対
応に測定データを記憶するエリアを有するメモリと、Ａ
／Ｄ変換回路と各測定ユニットとの間に各測定ユニット
対応にそれぞれ設けられたサンプルホールド回路と、テ
ストプロセッサからの起動信号とクロック発生回路から
のクロックに応じて、各測定ユニットから得られる測定
値をほぼ同じタイミングでそれぞれのサンプルホールド
回路にホールドさせ、このホールド値を順次前記Ａ／Ｄ
変換回路にＡ／Ｄ変換させることで順次得られる各測定
ユニット対応の測定データをメモリのその測定ユニット
に対応するエリアに記憶する制御をするものであって、
複数の測定ユニットについての測定データがすべてエリ
アへ記憶された後に前記メモリに記憶されたすべての測
定データをまとめてテストプロセッサに転送する制御を
する測定制御回路とを備えていて、転送された測定デー
タの処理をするテストプロセッサの動作が遅延しないよ
うな速度で測定制御回路が動作するようにクロックの速
度が選択されているものである。

【００１０】

【作用】このように、各電流測定ユニットに対応してサ
ンプルホールド回路を設け、各電流測定ユニットの測定
値を同時点でホールドし、各サンプルホールド回路の値
を順次スイッチ回路を“ＯＮ”させて共通のＡ／Ｄ変換
回路に供給してＡ／Ｄ変換をし、各電流測定ユニットか
ら得られるそれぞれの値をメモリに一旦記憶するように
しているので、複数の測定ユニットについての測定デー
タすべてが記憶された後であれば、テストプロセッサと
なるＣＰＵ側は、必要なときにこのメモリをアクセスす
ることで複数の測定データを一度にまとめて取込むこと
ができる。しかも、採取される測定データが複数あって
も、転送された測定データの処理をするテストプロセッ
サの動作が遅延しないような速度で測定制御回路が動作
するような高速なクロックをクロック発生回路から受け
て測定回路が独立に動作をし、一方、プロセッサ側では
１回の取込みで一度に多くのデータ処理をするので、複
数の測定データを一度にまとめるまでの処理によりテス
トプロセッサ側が待たされることがほとんどなく、効率
的な処理が実現される。

【００１１】以上のような構成では、Ａ／Ｄ変換回路を
共通にしているので各測定値が複数のＡ／Ｄ変換回路の
特性の影響を受けてばらつくようなことはなく、また、
ＣＰＵ側は、一度にすべて測定データが得られるので短
時間に処理でき、測定データは、サンプルホールドして
同じタイミングのものが得られるので、同一時点での正
確な測定値を得ることができる。

【００１２】

【実施例】図１は、この発明のＩＣテスターを適用した
ＩＣテスターの電流値測定回路部分を中心とした一実施
例のブロック図であり、図２は、テストプロセッサの処
理のフローチャート及び電流値測定制御回路の処理のフ
ローチャートである。なお、図３と同等の構成要素は同
一の符号で示し、その説明を割愛する。

【００１３】図１において、２０は、制御回路１とレジ
スタ回路群２、Ａ／Ｄ変換回路３、クロック発生回路４
により構成される電流値測定制御回路である。制御回路
１は、マイクロプロセッサ１ａとメモリ１ｂ等で構成さ
れ、レジスタ回路群２に記憶された測定データをＣＰＵ
１０に対して転送するデータ転送処理プログラム１ｃを
メモリ１ｂを備えている。この回路は、ＣＰＵ１０から
の起動信号を受けて基準クロック発生回路４からのクロ
ックに応じて動作する。レジスタ回路群２は、内部バス
３ａを介してＡ／Ｄ変換回路３の出力に接続され、各電
流測定ユニット対応に測定データを記憶する。そこで、
そのためのレジスタ２ａ，２ｂ，・・・，２ｎが各電流
測定ユニット１４ａ，１４ｂ，・・・，１４ｎに対応し
て設けられている。

【００１４】サンプルホールド回路５ａ，５，・・・，
５ｎは、各スイッチ回路１３ａ，１３ｂ，・・・，１３
ｎと電流測定ユニット１４ａ，１４ｂ，・・・，１４ｎ
との間にそれぞれに対応して挿入され、各電流測定ユニ
ットの測定値を制御回路１からのサンプルホールド信号
６に応じてホールドする。

【００１５】制御回路１は、ＣＰＵ１０からの起動信号
をテスターバス１１を介して受け、クロック発生回路４
のクロックに応じて動作する。この回路は、各スイッチ
回路１３ａ，１３ｂ，・・・，１３ｎに対してそのうち
の１つを選択的に“ＯＮ”するスイッチ切換信号７を送
出するとともに、Ａ／Ｄ変換回路３にＡ／Ｄ変換を行わ
せるタイミング信号であるＡ／Ｄ変換スタート信号８を
送出し、さらに、スイッチ回路が“ＯＮ”されたものに
対応する電流測定ユニットに割当てられたレジスタを選
択してイネーブルにする制御信号９を発生してＡ／Ｄ変
換回路３でＡ／Ｄ変換済みの出力をそのレジスタに格納
する制御を行う。なお、このレジスタを選択してデータ
を格納するための制御信号９及びＡ／Ｄ変換スタート信
号８の発生タイミングとスイッチ回路のスイッチ切換信
号７とは、Ａ／Ｄ変換回路３からのＡ／Ｄ変換終了信号
３ｂを受けてこれに応じて所定のタイミングでこの回路
内部で生成する。

【００１６】その結果、サンプルホールド回路５ａ，５
ｂ，・・・，５ｎでホールドされている値は、制御回路
１の制御に応じてデジタル値に変換されて各レジスタ２
ａ，２ｂ，・・・，２ｎに順次格納されていく。最後の
レジスタ２ｎが選択されて測定データが格納されたとき
には、各レジスタにすべての電流測定ユニット（１）〜
（ｎ）の測定データが記憶され、この後に制御回路１の
マイクロプロセッサ１ａは、、ＣＰＵ１０に対して割込
み信号１６（これはテスターバス１１上の信号線であっ
てもよい。）を発生してＣＰＵ１０からの応答に応じて
データ転送処理プログラム１ｃを実行してテスターバス
１１を介してＣＰＵ１０へレジスタの測定データすべて
を一度にまとめてブロック転送する。

【００１７】図２の（ａ）は、この場合のＣＰＵ１０の
処理を示すものであって、ステップＡで全電流測定ユニ
ットに測定条件の設定をし、ステップＢで制御回路１に
起動をかける。そして、他の処理に移り、制御回路１か
らの割込みがあると、ステップＣで制御回路１からの転
送データを取込む処理をする。

【００１８】図２の（ｂ）は、制御回路１（そのマイク
ロプロセッサ１ａ）の処理を示すものであって、ＣＰＵ
１０からの起動信号をテスターバス１１を介して受ける
と、ステップＤで電流測定ユニットに対応する番号値と
して変数ｎ＝１をセットして、ステップＥでサンプルホ
ールド信号６を出力し、ステップＦで変数ｎに対応する
番号のスイッチｎを“ＯＮ”するスイッチ切換信号７を
発生し、ステップＧにてＡ／Ｄ変換回路３にＡ／Ｄ変換
スタート信号８を送出し、ステップＨにおいてＡ／Ｄ変
換回路３からのＡ／Ｄ変換終了待ちの待ちループに入
る。Ａ／Ｄ変換が終了した時点でステップＩでレジスタ
ｎを選択する制御信号９を発生してＡ／Ｄ変換回路３の
出力をレジスタｎに転送する処理をする。次にステップ
Ｊで変数ｎをｎ＝ｎ＋１に設定してステップＫでｎ＞ｓ
か否かの判定をする。なお、ｓは、接続されている電流
測定ユニット数のである。そして、ここでの判定でＮＯ
条件が成立したときには、ステップＥに戻り、同様な処
理を繰り返し、ここでＹＥＳ条件が成立したときにはこ
の処理を終了する。

【００１９】なお、この実施例では、ＣＰＵ１０側と電
流値測定制御回路２０側とが独立していて、電流値測定
制御回路２０の制御回路１がクロック発生回路４のクロ
ックに応じて動作するので、制御回路１の動作速度は、
このクロック発生回路４のクロックの速度で調整するこ
とができる。したがって、ＣＰＵ１０の動作に対応して
速いクロックを使用することにより高速な処理をさせ
る。また、ＣＰＵ１０は、電流値を採取する制御を測定
ユニットごとに順次行わなくても済み、単に各電流測定
ユニットについて測定結果すべてを同時に取込む処理だ
けで済むので処理時間は従来よりも大幅に短縮される。

【００２０】以上説明してきたが、実施例では、電流値
の測定を中心とする例を示しているが、この発明は、電
流値の測定に限定されるものではなく、電圧値等、被測
定ＩＣの電気的な特性測定一般に適用できることはもち
ろんである。

【００２１】なお、サンプルホールド回路で測定値をサ
ンプルホールドした場合に時間の経過とともにリークに
よりホールド値が低下するドループがあるが、このドル
ープが大きな影響を与えるときには、これは一定の割合
であるので補正処理等により修正可能であり、また、ド
ループ率の低い回路を使用することでも測定データに影
響を与えないようにすることが可能である。

【００２２】

【発明の効果】以上の説明のとおり、この発明にあって
は、各電流測定ユニットに対応してサンプルホールド回
路を設け、各電流測定ユニットの測定値を同時点でサン
プルホールド回路でホールドするようにし、Ａ／Ｄ変換
した結果をメモリに記憶するようにしているので、ＣＰ
Ｕ側は、このメモリをアクセスすることで複数の測定デ
ータを一度に得ることができる。したがって、各測定値
が複数のＡ／Ｄ変換回路の特性の影響を受けることな
く、また、ＣＰＵ側は、一度にすべて測定データが得ら
れ、さらに測定データがサンプルホールドして同じタイ
ミングのものが得られるので、測定データ相互間におい
て正確な値を得ることができる。

【図面の簡単な説明】

【図１】図１は、この発明のＩＣテスターを適用した
ＩＣテスターの電流値測定回路部分を中心とした一実施
例のブロック図である。

【図２】図２は、テストプロセッサの処理のフローチ
ャート及び電流値測定制御回路の処理のフローチャート
である。

【図３】図３は、従来のＩＣテスターにおける電流値
測定の説明図である。

【符号の説明】

１制御回路、１ａマイクロプロセッサ、１ｂメモ
リ、２レジスタ群、２ａ，２ｂ，２ｎレジスタ、
３，１２ｂＡ／Ｄ変換回路、５ａ，５ｂ，５ｎサン
プルホールド回路、１０ＣＰＵ（テストプロセッ
サ）、１１テスターバス、１２，２０電流値測定制
御回路、１３ａ，１３ｂ，１３ｎスイッチ回路、１４
ａ，１４ｂ，１４ｎ電流測定ユニット。

Claims

(57)【特許請求の範囲】

【請求項１】被測定ＩＣの電気的な特性をアナログ値
で測定する複数の測定ユニツトを有し、これら測定ユニ
ットのそれぞれの測定値を順次Ａ／Ｄ変換回路によりＡ
／Ｄ変換して測定データとしてテストプロセッサに転送
し、このテストプロセッサが前記測定データに対して所
定のデータ処理をするＩＣテスターにおいて、所定のク
ロックを発生するクロック発生回路と、各前記測定ユニ
ット対応に前記測定データを記憶するエリアを有するメ
モリと、前記Ａ／Ｄ変換回路と前記各測定ユニットとの
間に各前記測定ユニット対応にそれぞれ設けられたサン
プルホールド回路と、前記テストプロセッサからの起動
信号と前記クロック発生回路からのクロックに応じて、
各前記測定ユニットから得られる前記測定値をほぼ同じ
タイミングでそれぞれの前記サンプルホールド回路にホ
ールドさせ、このホールド値を順次前記Ａ／Ｄ変換回路
にＡ／Ｄ変換させることで順次得られる各前記測定ユニ
ット対応の前記測定データを前記メモリのその測定ユニ
ットに対応するエリアに記憶する制御をするものであっ
て、複数の前記測定ユニットについての前記測定データ
がすべて前記エリアへ記憶された後に前記メモリに記憶
されたすべての前記測定データをまとめて前記テストプ
ロセッサに転送する制御をする測定制御回路とを備え、
転送された前記測定データの処理をする前記テストプロ
セッサの動作が遅延しないような速度で前記測定制御回
路が動作するように前記クロックの速度が選択されてい
ることを特徴とするＩＣテスター。
【請求項２】前記メモリは、各前記測定ユニットに対
応して前記測定データを記憶する各前記エリアがそれぞ
れレジスタにより提供されるものであり、前記測定制御
回路は、前記Ａ／Ｄ変換回路から順次得られる各前記測
定ユニット対応の前記測定データをその測定ユニットに
対応する前記レジスタに記憶し、複数の前記測定ユニッ
トについて前記測定データがすべて前記レジスタへ記憶
された後に各前記レジスタに記憶されたすべての前記測
定データをまとめて前記テストプロセッサに転送する制
御をすることを特徴とする請求項１記載のＩＣテスタ
ー。