JP2003037501A - Ａ−ｄ入力回路の故障検出方法 - Google Patents
Ａ−ｄ入力回路の故障検出方法Info
- Publication number
- JP2003037501A JP2003037501A JP2002174252A JP2002174252A JP2003037501A JP 2003037501 A JP2003037501 A JP 2003037501A JP 2002174252 A JP2002174252 A JP 2002174252A JP 2002174252 A JP2002174252 A JP 2002174252A JP 2003037501 A JP2003037501 A JP 2003037501A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- register
- converter
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ−Ｄ入力回路の故障検出能力の向上を図
る。 【構成】 複数個のマルチプレクサ１Ａ、１Ｂと、Ａ−
Ｄコンバータ３とを切換え手段１３を介して接続し、出
力レジスタＲを設けて、そのレジスタＲがＡ−Ｄコンバ
ータ３の出力データによって更新されるようにしたＡ−
Ｄ入力回路の、マルチプレクサ１Ａのアナログ２入力１
０A3と１０A4に、電源電圧Ｖｃｃとグランド電圧Ｅを入
力する。また、マルチプレクサ１Ｂのアナログ２入力１
０B3と１０B4とを並列にして、同じアナログ信号を入力
する。こうすると、レジスタＲへの電源電圧Ｖｃｃの変
換出力は全ビットが「１」、グランド電圧Ｅは全ビット
が「０」となり、これ以外の出力なら、レジスタＲのビ
ット固着を検出できる。その際、切換え手段１３が間違
ってマルチプレクサ１Ｂを選択すると、レジスタＲには
同じ変換出力が入力し、これ以外ならスイッチ手段１３
の故障が検出できるので、Ａ−Ｄ入力回路の故障検出能
力の向上が図れる。
る。 【構成】 複数個のマルチプレクサ１Ａ、１Ｂと、Ａ−
Ｄコンバータ３とを切換え手段１３を介して接続し、出
力レジスタＲを設けて、そのレジスタＲがＡ−Ｄコンバ
ータ３の出力データによって更新されるようにしたＡ−
Ｄ入力回路の、マルチプレクサ１Ａのアナログ２入力１
０A3と１０A4に、電源電圧Ｖｃｃとグランド電圧Ｅを入
力する。また、マルチプレクサ１Ｂのアナログ２入力１
０B3と１０B4とを並列にして、同じアナログ信号を入力
する。こうすると、レジスタＲへの電源電圧Ｖｃｃの変
換出力は全ビットが「１」、グランド電圧Ｅは全ビット
が「０」となり、これ以外の出力なら、レジスタＲのビ
ット固着を検出できる。その際、切換え手段１３が間違
ってマルチプレクサ１Ｂを選択すると、レジスタＲには
同じ変換出力が入力し、これ以外ならスイッチ手段１３
の故障が検出できるので、Ａ−Ｄ入力回路の故障検出能
力の向上が図れる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばＡＢＳ（アンチ
ロックブレーキシステム）電子制御ユニットにおけるＧ
センサ入力部などに応用されるＡ−Ｄ入力回路の故障検
出方法に関するものである。 【０００２】 【従来の技術】アナログ量とデジタル量とのインターフ
ェースとして図４に示すように、センサ４などのアナロ
グ出力回路とＣＰＵ５等のデジタル回路間に設けられる
Ａ−Ｄ入力回路がある。 【０００３】Ａ−Ｄ入力回路は、例えばマルチプレクサ
１、サンプル／ホールド回路２及びＡ−Ｄコンバータ３
とで構成され、センサ４から出力されるアナログ量をＣ
ＰＵ５の扱えるデジタル量に変換する。 【０００４】すなわち、センサ４からのアナログ信号
は、増幅器６により増幅され、マルチプレクサ１に入力
される。また、マルチプレクサ１に入力されたセンサ４
出力は、ＣＰＵ５からの入力コントロール切換え信号
（マルチプレクサ制御信号）により選択されてサンプル
／ホールド回路２に入力される。サンプル／ホールド回
路２は、入力された信号をＡ−Ｄコンバータ３がＡ−Ｄ
変換の動作を完了するまでの間保持する。そして、この
Ａ−Ｄコンバータ３で変換されたデジタル出力が、出力
バッファ７を介してＣＰＵ５に入力されるようになって
いる。 【０００５】図４中符号８はＡ−Ｄコンバータの基準電
圧源であり、符号９はＡ−ＤコンバータのＡ−Ｄ変換動
作を制御する制御ロジックである。 【０００６】ところで、このようなＡ−Ｄ入力回路で
は、Ａ−Ｄコンバータ３のデジタル出力の特定のビット
が「０」または「１」に固着するなどの故障を起こすこ
とがあり、問題となっている。 【０００７】この問題を解決する１つの方法として例え
ば、車のアンチロックブレーキシステムの、電子制御ユ
ニットのＧセンサ（加速度センサ）検出回路では、図５
に示すように、Ａ−Ｄ入力回路（なお、簡単のため、図
５では、サンプル／ホールド回路２を省略してある。）
を２重系にして双方のＡ−Ｄ入力回路から得られた結果
を照合比較して故障の検出が行なえるようにしている。 【０００８】他の方法として、例えば特開平２−１４５
０７２２号公報に、図６に示すような制御回路２０の出
力を平滑回路２１を介してＡ−Ｄコンバータ３の入力に
フィードバックしたＡ−Ｄコンバータ３の試験装置が記
載されている。 【０００９】この装置では、制御回路２０は、Ａ−Ｄコ
ンバータ３出力を一時記憶するＤ出力コードメモリと、
そのメモリから読み出されたコードとＡ−Ｄコンバータ
３から出力された変換コードとを比較し、ＨまたはＬ出
力の制御信号（Ａ−Ｄコンバータ＞Ｄ出力コードメモリ
→Ｈ、Ａ−Ｄコンバータ＜Ｄ出力コードメモリ→Ｌ）Ｃ
0 を平滑回路２１に出力する比較回路を有し、比較回路
の出力Ｃ0 がＨレベルのときは、Ａ−Ｄコンバータ３の
出力コードをＤ出力コードメモリでラッチしたのち、順
次比較回路に出力する。 【００１０】一方、比較回路の出力Ｃ0 がＬレベルのと
きには、出力がＨレベルに変化するまで、Ａ−Ｄコンバ
ータ３の出力コードをＤ出力コードメモリで保持するこ
とにより、例えば試験中にＡ−Ｄコンバータ３出力がコ
ード飛び等を起こし、コード出力が所定のコードより増
加や減少を起こすと、制御回路２０から平滑回路２１に
出力される制御信号Ｃ0 がＨとＬとを繰り返し、その制
御信号の入力された平滑回路２１出力が図７のＤinに示
すように変化して、Ａ−Ｄコンバータ３から、図７のＤ
out 出力に示すように、同じコード出力が繰り返し出力
されるようになっている。 【００１１】また、これら以外の方法として、変換出力
の電圧値の許容範囲や入力信号の時間変移をあらかじめ
設定しておき、これらの設定値と変換出力とを比較し、
設定値の特性と一致しない場合故障と判定するなどの方
法が行なわれている。 【００１２】 【発明が解決しようとする課題】しかしながら、上記の
Ａ−Ｄ入力回路を２重系としたものでは、故障の検出精
度は比較的高いが、回路規模が大きくなり、コスト高に
なるという問題がある。 【００１３】また、制御回路の出力を平滑回路を介して
Ａ−Ｄコンバータ入力にフィードバックしたものでは、
誤りコードが繰り返し出力されるという特長を有する
が、メモリ制御回路によるＤ出力コードメモリと比較回
路に対する複雑なタイミング制御が必要となり、そのた
め、部品点数も多くなることが考えられる。したがっ
て、Ａ−Ｄ入力回路を２重系とした上述のものと同様
に、回路規模が大きくなり、コスト高になるという問題
がある。 【００１４】一方、変換出力が本来の特性から外れたか
どうかによって故障を判定する方法では、検出の感度
（精度）を高めようとして変換出力の電圧値の許容範囲
を狭く、入力信号の時間変移を検出する周期を短くする
と、応答性は良くなるが正常な変換でも故障と判定して
しまう誤検出が増加する欠点がある。逆に変換出力の電
圧値の許容範囲を広く、入力信号の時間変移を検出する
周期を長くすると、検出の感度（精度）が低く、応答特
性も悪くなることから、設定がクリティカルで難しく検
出能力の向上に限界があるという問題がある。 【００１５】そこで、この発明の課題は、Ａ−Ｄ入力回
路を２重系とするような回路規模を大きくすることな
く、しかも、Ａ−Ｄ入力回路の故障検出精度の向上を計
ることのできるＡ−Ｄ入力回路の故障検出方法を提供す
ることである。 【００１６】 【課題を解決するための手段】上記の課題を解決するた
め、この発明では、複数のアナログ入力を有する複数個
のマルチプレクサと、１つのＡ−Ｄコンバータとを前記
複数個のマルチプレクサ出力のいずれか１つをＡ−Ｄコ
ンバータと接続する切換え手段を介して接続するととも
に、前記Ａ−Ｄコンバータが出力するマルチプレクサの
各アナログ入力を変換したデジタル出力を記憶する出力
レジスタを設け、その出力レジスタが切換え手段を切り
換えて接続された各マルチプレクサのアナログ入力のＡ
−Ｄ変換出力データによって更新されるようにしたＡ−
Ｄ入力回路の、前記複数個の中の一つのマルチプレクサ
の複数のアナログ入力の内の２つに、それぞれ前記Ａ−
Ｄ入力回路の電源電圧及び基準グランド電圧に相当する
信号を入力し、一方、前記マルチプレクサの２つの入力
の変換結果が格納される出力レジスタを更新する他のマ
ルチプレクサの２つの入力を並列に接続し、同じアナロ
グ入力信号が入力されるようにして、Ａ−Ｄコンバータ
から前記レジスタに出力されるデジタル変換出力から出
力レジスタと切換え手段の故障を検出するという構成を
採用したのである。 【００１７】 【作用】上記のように構成されるこの発明では、マルチ
プレクサにＡ−Ｄコンバータの電源電圧＋Ｖccと正確に
一致する電圧を入力し、変換を行なうとＡ−Ｄコンバー
タの変換出力のデジタルデータの全てのビットを「１」
にすることができる。また、グランド電圧Ｅを入力した
場合には、全てのビットを「０」にすることができる
（但し、厳密にはノイズの影響などにより、下位のビッ
トが異なった値となる可能性があり、この場合は、故障
検出の対象から外すなどの処理をする）。 【００１８】上記の内容より電源電圧Ｖccの変換値でい
ずれかのビットが「０」の場合、及びグランド電圧Ｅの
変換値でいずれかのビットが「１」の場合は故障と判定
することができる。このことにより、複数入力を共通に
Ａ−Ｄコンバートする部分での、特定のビットが「０」
または「１」に固着するなどの故障検出ができる。 【００１９】また、複数個あるマルチプレクサの一つの
マルチプレクサの２つの入力に電源電圧、グランド電圧
などの変換データの全てのビットを「１」または「０」
にする電圧を入力し、それぞれの入力に対応するレジス
タに変換データを書き込むことにより、２つのレジスタ
の内容は、一方のレジスタのビットが全て「１」で、他
方のレジスタのビットは全て「０」となっているはずな
ので、これからレジスタビットの固着の検出ができる。 【００２０】このとき、例えば切換え手段が間違って他
のマルチプレクサを選択した場合には、他のマルチプレ
クサの２つの入力に同じアナログ信号を入力しているの
で、、前記レジスタの内容が二つとも同じ内容となる。
そのため、切換え手段の故障の検出が行なえる。しか
も、このとき、アナログ入力の変換出力データのビット
が全て「１」あるいは「０」の場合でも２つのレジスタ
の内容は同じ内容であるはずなので、先と同様に故障の
検出が行なえる。 【００２１】 【実施例】以下、この発明の実施例を図面に基づいて説
明する。 【００２２】図１にこの発明に係るＡ−Ｄ入力回路のブ
ロック図を示す。 【００２３】このＡ−Ｄ入力回路は、複数のアナログ入
力１０A1〜A4 を有するマルチプレクサを複数個、すな
わち、この形態では、二個のマルチプレクサ１Ａと１Ｂ
を切換えスイッチ１３を介してＡ−Ｄコンバータ３と接
続している。 【００２４】このＡ−Ｄコンバータ３には、各アナログ
入力１０A1〜A4 の変換データを一時記憶させるための
レジスタＲ1 〜4 が設けられており、前記レジスタＲ1
〜4は、切換えスイッチ１３を切換えて接続されるマル
チプレクサ１Ａ、１Ｂのアナログ入力１０A1〜A4と１０
B1〜B4のＡ−Ｄ変換出力データによって更新されるよう
になっている。 【００２５】一方、前記二つのマルチプレクサ１Ａと１
Ｂのうち、１Ａのアナログ入力１０ A3と１０A4に、それ
ぞれ前記Ａ−Ｄ入力回路の電源電圧Ｖccとグランド電圧
Ｅに相当する電圧源を入力してある。 【００２６】さらに、この２つの入力１０A3と１０A4の
変換結果が格納されるレジスタＲ1〜4 を更新する他の
マルチプレクサ１Ｂの２つの入力１０B3、１０B4は並列
に接続して同じアナログ信号を入力するようにしてあ
る。 【００２７】こうすることにより、マルチプレクサ１
Ａ，１Ｂを切換えて、前記レジスタＲ 1 〜4 に出力され
るデジタル変換出力からレジスタＲ1 〜4 と切換えスイ
ッチ１３の故障を検出することができる。 【００２８】なお、図１では簡単のためサンプル／ホー
ルド回路２は省略してある。 【００２９】この実施例は、以上のように構成され、次
にその作用を述べることにより本発明の故障検出方法を
説明する。 【００３０】このＡ−Ｄ入力回路では、例えば、２個あ
るマルチプレクサ１Ａと１Ｂの一方のマルチプレクサ１
Ａの２つのアナログ入力１０１０A3と１０A4に電源電圧
Ｖccとグランド電圧Ｅなどの変換データの全てのビット
を「１」または「０」にする電圧を入力する。そして、
それぞれの入力に対応するレジスタＲ3 とＲ4 に変換デ
ータを書き込む。このとき、２つのレジスタＲ3 とＲ4
の内容は、一方のレジスタＲ3 のビットは全て「１」、
または他方のレジスタＲ4 のビットは全て「０」となる
はずなので、図２のように、ビットの「１」または
「０」の固着の検出ができる。 【００３１】さらに、このとき、切換え手段１３が間違
って、例えば、他方のマルチプレクサ１Ｂを選択した場
合には、他方のマルチプレクサ１Ｂの２つの入力１０B3
と１０B4には同じアナログ信号が入力されているため、
例えば、図３に示すように、前記レジスタＲ3 とＲ4 の
内容が二つとも同じ内容となるはずである。 【００３２】そのため、それを検出することにより、切
換えスイッチ１３の故障の検出が行なえる。しかも、こ
のとき、アナログ入力１０B3と１０B4の変換データのビ
ットが全て「１」や「０」の場合でも図３に示すように
レジスタＲ3 とＲ4 の内容が二つとも同じ内容となるた
め、これ以外のデータであれば、故障であることが検出
できる。 【００３３】 【効果】この発明は、以上のような構成としたことによ
り、Ａ−Ｄ入力回路の故障検出が可能となり、Ａ−Ｄ入
力回路を２重系とするような回路規模を大きくすること
なく低コストに実現できる。また、故障検出のための比
較信号として、電源電圧および基準グランド電圧の両方
を使用することにより、他の基準電圧源を特に設ける必
要がなく低コストに実現できる。しかも、故障を決定す
るための許容範囲や入力信号の時間変移に依らずにビッ
トの「１」と「０」とを検出して故障を検出できる。 【００３４】また、一つのマルチプレクサのアナログ入
力に電源電圧、基準グランド電圧を入力するとともに、
他のマルチプレクサのアナログ入力を並列に接続して同
じアナログ入力が入力されるようにしたので、レジスタ
のビット固着と同時に切換え手段の故障とを一度に検出
することができる。 【００３５】このため、検出能力を損なうことなく、Ａ
−Ｄ入力回路の故障の検出精度の向上を計ることがで
き、例えばＡＢＳ（アンチロックブレーキシステム）装
置のＧセンサ入力部などに用いるのに最適なＡ−Ｄ入力
回路の故障検出方法を提供することができる。
ロックブレーキシステム）電子制御ユニットにおけるＧ
センサ入力部などに応用されるＡ−Ｄ入力回路の故障検
出方法に関するものである。 【０００２】 【従来の技術】アナログ量とデジタル量とのインターフ
ェースとして図４に示すように、センサ４などのアナロ
グ出力回路とＣＰＵ５等のデジタル回路間に設けられる
Ａ−Ｄ入力回路がある。 【０００３】Ａ−Ｄ入力回路は、例えばマルチプレクサ
１、サンプル／ホールド回路２及びＡ−Ｄコンバータ３
とで構成され、センサ４から出力されるアナログ量をＣ
ＰＵ５の扱えるデジタル量に変換する。 【０００４】すなわち、センサ４からのアナログ信号
は、増幅器６により増幅され、マルチプレクサ１に入力
される。また、マルチプレクサ１に入力されたセンサ４
出力は、ＣＰＵ５からの入力コントロール切換え信号
（マルチプレクサ制御信号）により選択されてサンプル
／ホールド回路２に入力される。サンプル／ホールド回
路２は、入力された信号をＡ−Ｄコンバータ３がＡ−Ｄ
変換の動作を完了するまでの間保持する。そして、この
Ａ−Ｄコンバータ３で変換されたデジタル出力が、出力
バッファ７を介してＣＰＵ５に入力されるようになって
いる。 【０００５】図４中符号８はＡ−Ｄコンバータの基準電
圧源であり、符号９はＡ−ＤコンバータのＡ−Ｄ変換動
作を制御する制御ロジックである。 【０００６】ところで、このようなＡ−Ｄ入力回路で
は、Ａ−Ｄコンバータ３のデジタル出力の特定のビット
が「０」または「１」に固着するなどの故障を起こすこ
とがあり、問題となっている。 【０００７】この問題を解決する１つの方法として例え
ば、車のアンチロックブレーキシステムの、電子制御ユ
ニットのＧセンサ（加速度センサ）検出回路では、図５
に示すように、Ａ−Ｄ入力回路（なお、簡単のため、図
５では、サンプル／ホールド回路２を省略してある。）
を２重系にして双方のＡ−Ｄ入力回路から得られた結果
を照合比較して故障の検出が行なえるようにしている。 【０００８】他の方法として、例えば特開平２−１４５
０７２２号公報に、図６に示すような制御回路２０の出
力を平滑回路２１を介してＡ−Ｄコンバータ３の入力に
フィードバックしたＡ−Ｄコンバータ３の試験装置が記
載されている。 【０００９】この装置では、制御回路２０は、Ａ−Ｄコ
ンバータ３出力を一時記憶するＤ出力コードメモリと、
そのメモリから読み出されたコードとＡ−Ｄコンバータ
３から出力された変換コードとを比較し、ＨまたはＬ出
力の制御信号（Ａ−Ｄコンバータ＞Ｄ出力コードメモリ
→Ｈ、Ａ−Ｄコンバータ＜Ｄ出力コードメモリ→Ｌ）Ｃ
0 を平滑回路２１に出力する比較回路を有し、比較回路
の出力Ｃ0 がＨレベルのときは、Ａ−Ｄコンバータ３の
出力コードをＤ出力コードメモリでラッチしたのち、順
次比較回路に出力する。 【００１０】一方、比較回路の出力Ｃ0 がＬレベルのと
きには、出力がＨレベルに変化するまで、Ａ−Ｄコンバ
ータ３の出力コードをＤ出力コードメモリで保持するこ
とにより、例えば試験中にＡ−Ｄコンバータ３出力がコ
ード飛び等を起こし、コード出力が所定のコードより増
加や減少を起こすと、制御回路２０から平滑回路２１に
出力される制御信号Ｃ0 がＨとＬとを繰り返し、その制
御信号の入力された平滑回路２１出力が図７のＤinに示
すように変化して、Ａ−Ｄコンバータ３から、図７のＤ
out 出力に示すように、同じコード出力が繰り返し出力
されるようになっている。 【００１１】また、これら以外の方法として、変換出力
の電圧値の許容範囲や入力信号の時間変移をあらかじめ
設定しておき、これらの設定値と変換出力とを比較し、
設定値の特性と一致しない場合故障と判定するなどの方
法が行なわれている。 【００１２】 【発明が解決しようとする課題】しかしながら、上記の
Ａ−Ｄ入力回路を２重系としたものでは、故障の検出精
度は比較的高いが、回路規模が大きくなり、コスト高に
なるという問題がある。 【００１３】また、制御回路の出力を平滑回路を介して
Ａ−Ｄコンバータ入力にフィードバックしたものでは、
誤りコードが繰り返し出力されるという特長を有する
が、メモリ制御回路によるＤ出力コードメモリと比較回
路に対する複雑なタイミング制御が必要となり、そのた
め、部品点数も多くなることが考えられる。したがっ
て、Ａ−Ｄ入力回路を２重系とした上述のものと同様
に、回路規模が大きくなり、コスト高になるという問題
がある。 【００１４】一方、変換出力が本来の特性から外れたか
どうかによって故障を判定する方法では、検出の感度
（精度）を高めようとして変換出力の電圧値の許容範囲
を狭く、入力信号の時間変移を検出する周期を短くする
と、応答性は良くなるが正常な変換でも故障と判定して
しまう誤検出が増加する欠点がある。逆に変換出力の電
圧値の許容範囲を広く、入力信号の時間変移を検出する
周期を長くすると、検出の感度（精度）が低く、応答特
性も悪くなることから、設定がクリティカルで難しく検
出能力の向上に限界があるという問題がある。 【００１５】そこで、この発明の課題は、Ａ−Ｄ入力回
路を２重系とするような回路規模を大きくすることな
く、しかも、Ａ−Ｄ入力回路の故障検出精度の向上を計
ることのできるＡ−Ｄ入力回路の故障検出方法を提供す
ることである。 【００１６】 【課題を解決するための手段】上記の課題を解決するた
め、この発明では、複数のアナログ入力を有する複数個
のマルチプレクサと、１つのＡ−Ｄコンバータとを前記
複数個のマルチプレクサ出力のいずれか１つをＡ−Ｄコ
ンバータと接続する切換え手段を介して接続するととも
に、前記Ａ−Ｄコンバータが出力するマルチプレクサの
各アナログ入力を変換したデジタル出力を記憶する出力
レジスタを設け、その出力レジスタが切換え手段を切り
換えて接続された各マルチプレクサのアナログ入力のＡ
−Ｄ変換出力データによって更新されるようにしたＡ−
Ｄ入力回路の、前記複数個の中の一つのマルチプレクサ
の複数のアナログ入力の内の２つに、それぞれ前記Ａ−
Ｄ入力回路の電源電圧及び基準グランド電圧に相当する
信号を入力し、一方、前記マルチプレクサの２つの入力
の変換結果が格納される出力レジスタを更新する他のマ
ルチプレクサの２つの入力を並列に接続し、同じアナロ
グ入力信号が入力されるようにして、Ａ−Ｄコンバータ
から前記レジスタに出力されるデジタル変換出力から出
力レジスタと切換え手段の故障を検出するという構成を
採用したのである。 【００１７】 【作用】上記のように構成されるこの発明では、マルチ
プレクサにＡ−Ｄコンバータの電源電圧＋Ｖccと正確に
一致する電圧を入力し、変換を行なうとＡ−Ｄコンバー
タの変換出力のデジタルデータの全てのビットを「１」
にすることができる。また、グランド電圧Ｅを入力した
場合には、全てのビットを「０」にすることができる
（但し、厳密にはノイズの影響などにより、下位のビッ
トが異なった値となる可能性があり、この場合は、故障
検出の対象から外すなどの処理をする）。 【００１８】上記の内容より電源電圧Ｖccの変換値でい
ずれかのビットが「０」の場合、及びグランド電圧Ｅの
変換値でいずれかのビットが「１」の場合は故障と判定
することができる。このことにより、複数入力を共通に
Ａ−Ｄコンバートする部分での、特定のビットが「０」
または「１」に固着するなどの故障検出ができる。 【００１９】また、複数個あるマルチプレクサの一つの
マルチプレクサの２つの入力に電源電圧、グランド電圧
などの変換データの全てのビットを「１」または「０」
にする電圧を入力し、それぞれの入力に対応するレジス
タに変換データを書き込むことにより、２つのレジスタ
の内容は、一方のレジスタのビットが全て「１」で、他
方のレジスタのビットは全て「０」となっているはずな
ので、これからレジスタビットの固着の検出ができる。 【００２０】このとき、例えば切換え手段が間違って他
のマルチプレクサを選択した場合には、他のマルチプレ
クサの２つの入力に同じアナログ信号を入力しているの
で、、前記レジスタの内容が二つとも同じ内容となる。
そのため、切換え手段の故障の検出が行なえる。しか
も、このとき、アナログ入力の変換出力データのビット
が全て「１」あるいは「０」の場合でも２つのレジスタ
の内容は同じ内容であるはずなので、先と同様に故障の
検出が行なえる。 【００２１】 【実施例】以下、この発明の実施例を図面に基づいて説
明する。 【００２２】図１にこの発明に係るＡ−Ｄ入力回路のブ
ロック図を示す。 【００２３】このＡ−Ｄ入力回路は、複数のアナログ入
力１０A1〜A4 を有するマルチプレクサを複数個、すな
わち、この形態では、二個のマルチプレクサ１Ａと１Ｂ
を切換えスイッチ１３を介してＡ−Ｄコンバータ３と接
続している。 【００２４】このＡ−Ｄコンバータ３には、各アナログ
入力１０A1〜A4 の変換データを一時記憶させるための
レジスタＲ1 〜4 が設けられており、前記レジスタＲ1
〜4は、切換えスイッチ１３を切換えて接続されるマル
チプレクサ１Ａ、１Ｂのアナログ入力１０A1〜A4と１０
B1〜B4のＡ−Ｄ変換出力データによって更新されるよう
になっている。 【００２５】一方、前記二つのマルチプレクサ１Ａと１
Ｂのうち、１Ａのアナログ入力１０ A3と１０A4に、それ
ぞれ前記Ａ−Ｄ入力回路の電源電圧Ｖccとグランド電圧
Ｅに相当する電圧源を入力してある。 【００２６】さらに、この２つの入力１０A3と１０A4の
変換結果が格納されるレジスタＲ1〜4 を更新する他の
マルチプレクサ１Ｂの２つの入力１０B3、１０B4は並列
に接続して同じアナログ信号を入力するようにしてあ
る。 【００２７】こうすることにより、マルチプレクサ１
Ａ，１Ｂを切換えて、前記レジスタＲ 1 〜4 に出力され
るデジタル変換出力からレジスタＲ1 〜4 と切換えスイ
ッチ１３の故障を検出することができる。 【００２８】なお、図１では簡単のためサンプル／ホー
ルド回路２は省略してある。 【００２９】この実施例は、以上のように構成され、次
にその作用を述べることにより本発明の故障検出方法を
説明する。 【００３０】このＡ−Ｄ入力回路では、例えば、２個あ
るマルチプレクサ１Ａと１Ｂの一方のマルチプレクサ１
Ａの２つのアナログ入力１０１０A3と１０A4に電源電圧
Ｖccとグランド電圧Ｅなどの変換データの全てのビット
を「１」または「０」にする電圧を入力する。そして、
それぞれの入力に対応するレジスタＲ3 とＲ4 に変換デ
ータを書き込む。このとき、２つのレジスタＲ3 とＲ4
の内容は、一方のレジスタＲ3 のビットは全て「１」、
または他方のレジスタＲ4 のビットは全て「０」となる
はずなので、図２のように、ビットの「１」または
「０」の固着の検出ができる。 【００３１】さらに、このとき、切換え手段１３が間違
って、例えば、他方のマルチプレクサ１Ｂを選択した場
合には、他方のマルチプレクサ１Ｂの２つの入力１０B3
と１０B4には同じアナログ信号が入力されているため、
例えば、図３に示すように、前記レジスタＲ3 とＲ4 の
内容が二つとも同じ内容となるはずである。 【００３２】そのため、それを検出することにより、切
換えスイッチ１３の故障の検出が行なえる。しかも、こ
のとき、アナログ入力１０B3と１０B4の変換データのビ
ットが全て「１」や「０」の場合でも図３に示すように
レジスタＲ3 とＲ4 の内容が二つとも同じ内容となるた
め、これ以外のデータであれば、故障であることが検出
できる。 【００３３】 【効果】この発明は、以上のような構成としたことによ
り、Ａ−Ｄ入力回路の故障検出が可能となり、Ａ−Ｄ入
力回路を２重系とするような回路規模を大きくすること
なく低コストに実現できる。また、故障検出のための比
較信号として、電源電圧および基準グランド電圧の両方
を使用することにより、他の基準電圧源を特に設ける必
要がなく低コストに実現できる。しかも、故障を決定す
るための許容範囲や入力信号の時間変移に依らずにビッ
トの「１」と「０」とを検出して故障を検出できる。 【００３４】また、一つのマルチプレクサのアナログ入
力に電源電圧、基準グランド電圧を入力するとともに、
他のマルチプレクサのアナログ入力を並列に接続して同
じアナログ入力が入力されるようにしたので、レジスタ
のビット固着と同時に切換え手段の故障とを一度に検出
することができる。 【００３５】このため、検出能力を損なうことなく、Ａ
−Ｄ入力回路の故障の検出精度の向上を計ることがで
き、例えばＡＢＳ（アンチロックブレーキシステム）装
置のＧセンサ入力部などに用いるのに最適なＡ−Ｄ入力
回路の故障検出方法を提供することができる。
【図面の簡単な説明】
【図１】実施例のブロック図
【図２】実施例の作用説明図
【図３】実施例の作用説明図
【図４】従来のＡ−Ｄ入力回路のブロック図
【図５】従来のＡ−Ｄ入力回路の故障検出回路を示すブ
ロック図 【図６】従来のＡ−Ｄコンバータの試験装置のブロック
図 【図７】従来のＡ−Ｄコンバータの試験装置の出力状態
を示す波形図 【符号の説明】 １Ａ マルチプレクサ １Ｂ マルチプレクサ ３ Ａ−Ｄコンバータ １０A1〜A4 アナログ入力 １０B1〜B4 アナログ入力 １３ 切換え手段 Ｅ 基準グランド電圧 Ｒ レジスタ Ｒ1 〜4 レジスタ Ｖcc 電源電圧
ロック図 【図６】従来のＡ−Ｄコンバータの試験装置のブロック
図 【図７】従来のＡ−Ｄコンバータの試験装置の出力状態
を示す波形図 【符号の説明】 １Ａ マルチプレクサ １Ｂ マルチプレクサ ３ Ａ−Ｄコンバータ １０A1〜A4 アナログ入力 １０B1〜B4 アナログ入力 １３ 切換え手段 Ｅ 基準グランド電圧 Ｒ レジスタ Ｒ1 〜4 レジスタ Ｖcc 電源電圧
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数のアナログ入力を有する複数個のマ
ルチプレクサと、１つのＡ−Ｄコンバータとを前記複数
個のマルチプレクサ出力のいずれか１つをＡ−Ｄコンバ
ータと接続する切換え手段を介して接続するとともに、
前記Ａ−Ｄコンバータが出力するマルチプレクサの各ア
ナログ入力を変換したデジタル出力を記憶する出力レジ
スタを設け、その出力レジスタが切換え手段を切り換え
て接続された各マルチプレクサのアナログ入力のＡ−Ｄ
変換出力データによって更新されるようにしたＡ−Ｄ入
力回路の、前記複数個の中の一つのマルチプレクサの複
数のアナログ入力の内の２つに、それぞれ前記Ａ−Ｄ入
力回路の電源電圧及び基準グランド電圧に相当する信号
を入力し、 一方、前記マルチプレクサの２つの入力の変換結果が格
納される出力レジスタを更新する他のマルチプレクサの
２つの入力を並列に接続し、同じアナログ入力信号が入
力されるようにして、Ａ−Ｄコンバータから前記レジス
タに出力されるデジタル変換出力から出力レジスタと切
換え手段の故障を検出するＡ−Ｄ入力回路故障検出方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174252A JP3446755B2 (ja) | 2002-06-14 | 2002-06-14 | Ａ−ｄ入力回路の故障検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174252A JP3446755B2 (ja) | 2002-06-14 | 2002-06-14 | Ａ−ｄ入力回路の故障検出方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13375795A Division JPH08330959A (ja) | 1995-05-31 | 1995-05-31 | Ａ−ｄ入力回路の故障検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037501A true JP2003037501A (ja) | 2003-02-07 |
| JP3446755B2 JP3446755B2 (ja) | 2003-09-16 |
Family
ID=19195186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002174252A Expired - Fee Related JP3446755B2 (ja) | 2002-06-14 | 2002-06-14 | Ａ−ｄ入力回路の故障検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446755B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284302A (ja) * | 2008-05-23 | 2009-12-03 | Renesas Technology Corp | Ａｄ変換器及びデータ処理装置 |
| JP2010145243A (ja) * | 2008-12-18 | 2010-07-01 | Denso Corp | センサ装置 |
| JP2010206981A (ja) * | 2009-03-04 | 2010-09-16 | Toshiba Corp | デジタル保護継電装置 |
| JP2013183266A (ja) * | 2012-03-01 | 2013-09-12 | Denso Corp | Ａ／ｄ変換器の故障診断方法及びａ／ｄ変換器を備えたマイコン |
| JP2018133601A (ja) * | 2017-02-13 | 2018-08-23 | 矢崎総業株式会社 | 電力供給装置およびａ／ｄ変換部の異常判定方法 |
-
2002
- 2002-06-14 JP JP2002174252A patent/JP3446755B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284302A (ja) * | 2008-05-23 | 2009-12-03 | Renesas Technology Corp | Ａｄ変換器及びデータ処理装置 |
| JP2010145243A (ja) * | 2008-12-18 | 2010-07-01 | Denso Corp | センサ装置 |
| JP2010206981A (ja) * | 2009-03-04 | 2010-09-16 | Toshiba Corp | デジタル保護継電装置 |
| JP2013183266A (ja) * | 2012-03-01 | 2013-09-12 | Denso Corp | Ａ／ｄ変換器の故障診断方法及びａ／ｄ変換器を備えたマイコン |
| JP2018133601A (ja) * | 2017-02-13 | 2018-08-23 | 矢崎総業株式会社 | 電力供給装置およびａ／ｄ変換部の異常判定方法 |
| US10718821B2 (en) | 2017-02-13 | 2020-07-21 | Yazaki Corporation | Power supply device and abnormality determination method for A/D converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3446755B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009537B2 (en) | Apparatus for detecting A/D converter abnormality | |
| JPH08330959A (ja) | Ａ−ｄ入力回路の故障検出方法 | |
| JPS58158566A (ja) | 検査装置 | |
| US9838028B1 (en) | A/D conversion circuit | |
| EP0645638A1 (en) | Method of measuring delay time in semiconductor device | |
| JP2002236152A (ja) | 半導体集積回路の試験装置及び試験方法 | |
| US6841987B2 (en) | High speed measurement system which selects optimal measurement range on a sample by sample basis | |
| JP3446755B2 (ja) | Ａ−ｄ入力回路の故障検出方法 | |
| KR100457033B1 (ko) | 아날로그/디지탈변환기 | |
| US6718357B2 (en) | Microcomputer including an upper and lower clip circuit | |
| WO2005015251A1 (en) | Integrated circuit with bit error test capability | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| JPH0514196A (ja) | 自己診断機能付入力回路 | |
| JPH10268004A (ja) | ロジックテスタ | |
| JP2005151304A (ja) | アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ | |
| CN101346875A (zh) | 输出信号生成装置 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JPH0739123U (ja) | Ａｄ変換装置 | |
| SU769638A1 (ru) | Устройство дл контрол запоминающих устройств | |
| KR930004861B1 (ko) | A/d 컨버터 테스트장치 | |
| JPH1026655A (ja) | Ｌｓｉの試験装置 | |
| JP3101686B2 (ja) | Ｉｃテスター | |
| JPH02268520A (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
| JP3532314B2 (ja) | Ｄ／ａ変換器及びその試験方法 | |
| KR200238130Y1 (ko) | 마이크로 콘트롤러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |