JPH04240578A - Ｉｃテスター - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＩＣテスターの測定
方式に関し、詳しくは、ＩＣの電源電流や入出力端子の
リーク電流測定などを行う場合の電流測定方式の改良に
関する。

【０００２】

【従来の技術】ＩＣテスターにあっては、被測定ＩＣ（
ＤＵＴ）の電源ピンや入出力ピンなどの流入電流測定や
短絡、リークのチエックなどのために複数の端子に対応
してそれぞれの電流測定ユニットが接続される。各電流
測定ユニットは、一般に負荷に定電圧を印加するための
定電圧ループ回路内に負荷に直列に挿入される電流検出
用抵抗が設けられている。電流測定ユニットにおける測
定電流値は、この電流検出用抵抗の端子電圧を検出する
ことで行われ、アナログの電圧値となって得られる。 それぞれの電流測定ユニットのこの電圧値がＡ／Ｄ変換
回路を介してデジタル値にされ、それがテスターバスに
送出され、テストプロセッサ側に転送され、テストプロ
セッサ側において検出された電圧値とそのときに直列に
挿入されている電流検出用抵抗の値から各電流測定ユニ
ットにおける測定電流値を算出するデータ処理を行う。

【０００３】図３は、従来の電流測定方式の説明図であ
って、テスターバス１１を介してテストプロセッサであ
るＣＰＵ１０と電流値測定制御回路１２とが接続されて
いる。電流値測定制御回路１２は、転送データを一時的
に記憶するためのバスレジスタ１２ａを介してテスター
バス１１に接続され、このバスレジスタ１２ａにはＡ／
Ｄ変換回路１２ｂの出力側が接続されている。Ａ／Ｄ変
換回路１２ｂの入力側は、スイッチ回路群１３の各スイ
ッチ回路１３ａ，１３ｂ，・・・，１３ｎを介して各電
流測定ユニット１４ａ，１４ｂ，・・・，１４ｎのそれ
ぞれに接続され、各スイッチ回路１３ａ，１３ｂ，・・
・，１３ｎは、ＣＰＵ１０からの制御信号をテスターバ
ス１１，バスレジスタ１２ａを介して受けて“ＯＮ−Ｏ
ＦＦ”制御される。また、Ａ／Ｄ変換回路１２ｂもテス
ターバス１１，バスレジスタ１２ａを介してＣＰＵ１０
から制御信号を受けて制御される。

【０００４】そこで、ＣＰＵ１０の制御によりスイッチ
回路が“ＯＮ”にされた電流測定ユニットからの電流値
がＡ／Ｄ変換回路１２ｂに供給され、それがＡ／Ｄ変換
されてバスレジスタ１２ａに記憶される。ＣＰＵ１０は
、テスターバス１１を介してバスレジスタ１２ａの値を
取込むことでスイッチ回路を“ＯＮ”にして接続した電
流測定ユニットの測定値を得ることができる。

【０００５】

【発明が解決しようとする課題】このような構成の電流
測定測定方式では、各スイッチ回路を順次“ＯＮ”させ
なければ各電流測定ユニットからそれぞれの測定値を得
ることはできない。したがって、ＤＵＴの各端子につい
て同一時点ｄｅ定値が得られない。この場合、初期の測
定となる端子の測定値と後の方の端子の測定値との関係
は遅延した状態の測定となり、この遅延は、それぞれの
スイッチ回路が“ＯＮ”されるタイミングのずれ分にほ
ぼ等しい。したがって、電流測定ユニット数ｎの値が大
きくなるにつれてこのずれが大きくなり、実際に測定し
たい時点での各端子の出力相互関係等における値が正確
に採取できない欠点がある。

【０００６】また、このような方式では、ＣＰＵ１０は
、１つ前の電流測定ユニットの測定値を得た後に次の測
定値というようにシリアルな処理が必要であり、順次ス
イッチ回路を“ＯＮ”しながら測定値を得なければなら
ないので、ＣＰＵ１０の測定処理時間が長くなる問題が
ある。

【０００７】このようなことを回避するためにＡ／Ｄ変
換回路を電流測定ユニット数に対応する分設け、同時に
Ａ／Ｄ変換してそれぞれの測定データについてテスター
バス１１に接続されたレジスタを介して順次得るように
することも可能であるが、このようにするとＡ／Ｄ変換
回路やその周辺回路の数が電流測定ユニットの数に対応
する分だけ増加し、スペースが多く採られるとともに高
価になり、さらにＡ／Ｄ変換回路をそれぞれ設けるため
に複数のＡ／Ｄ変換回路相互の特性のばらつきにより測
定値がばらつく欠点がある。

【０００８】この発明は、このような従来技術の問題点
を解決するものであって、測定値にＡ／Ｄ変換特性によ
るばらつきが生じず、一度にほとんど同時点で測定した
複数の測定値が得られ、効率のよい測定ができるＩＣテ
スターの測定方式を提供することを目的とする。

【０００９】

【課題を解決するための手段】このような目的を達成す
るためのこの発明のテスターの測定方式における特徴は
、各測定ユニット対応にデジタル値に変換された測定値
を記憶するエリアを有するメモリと、Ａ／Ｄ変換回路と
各測定ユニットとの間に各測定ユニット対応にそれぞれ
設けられたサンプルホールド回路とを備えていて、各測
定ユニットから得られる測定値をほぼ同じタイミングで
それぞれのサンプルホールド回路でホールドし、このホ
ールド値を順次Ａ／Ｄ変換回路でＡ／Ｄ変換してメモリ
のその測定ユニットに対応するエリアに測定データをデ
ジタル値で記憶し、複数の測定ユニットについて測定値
の記憶が終了した後にメモリに記憶された複数の測定デ
ータを一度にプロセッサに転送するものである。

【００１０】

【作用】このように、各電流測定ユニットに対応してサ
ンプルホールド回路を設け、各電流測定ユニットの測定
値を同時点でホールドし、各サンプルホールド回路の値
を順次スイッチ回路を“ＯＮ”させて共通のＡ／Ｄ変換
回路に供給してＡ／Ｄ変換をし、各電流測定ユニットか
ら得られるそれぞれの値をメモリに一旦記憶するように
しているので、テストプロセッサとなるＣＰＵ側は、必
要なときにこのメモリをアクセスすることで複数の測定
データを一度に取込むことができる。

【００１１】以上のような構成では、Ａ／Ｄ変換回路を
共通にしているので各測定値が複数のＡ／Ｄ変換回路の
特性の影響を受けてばらつくようなことはなく、また、
ＣＰＵ側は、一度にすべて測定データが得られるので短
時間に処理でき、測定データは、サンプルホールドして
同じタイミングのものが得られるので、同一時点での正
確な測定値を得ることができる。

【００１２】

【実施例】図１は、この発明のＩＣテスターの測定方式
を適用したＩＣテスターの電流値測定回路部分を中心と
した一実施例のブロック図であり、図２は、テストプロ
セッサの処理のフローチャート及び電流値測定制御回路
の処理のフローチャートである。なお、図３と同等の構
成要素は同一の符号で示し、その説明を割愛する。

【００１３】図１において、２０は、制御回路１とレジ
スタ回路群２、Ａ／Ｄ変換回路３、クロック発生回路４
により構成される電流値測定制御回路である。制御回路
１は、マイクロプロセッサ１ａとメモリ１ｂ等で構成さ
れ、レジスタ回路群２に記憶された測定データをＣＰＵ
１０に対して転送するデータ転送処理プログラム１ｃを
メモリ１ｂを備えている。この回路は、ＣＰＵ１０から
の起動信号を受けて基準クロック発生回路４からのクロ
ックに応じて動作する。レジスタ回路群２は、内部バス
３ａを介してＡ／Ｄ変換回路３の出力に接続され、各電
流測定ユニット対応に測定データを記憶する。そこで、
そのためのレジスタ２ａ，２ｂ，・・・，２ｎが各電流
測定ユニット１４ａ，１４ｂ，・・・，１４ｎに対応し
て設けられている。

【００１４】サンプルホールド回路５ａ，５，・・・，
５ｎは、各スイッチ回路１３ａ，１３ｂ，・・・，１３
ｎと電流測定ユニット１４ａ，１４ｂ，・・・，１４ｎ
との間にそれぞれに対応して挿入され、各電流測定ユニ
ットの測定値を制御回路１からのサンプルホールド信号
６に応じてホールドする。

【００１５】制御回路１は、ＣＰＵ１０からの起動信号
をテスターバス１１を介して受け、クロック発生回路４
のクロックに応じて動作する。この回路は、各スイッチ
回路１３ａ，１３ｂ，・・・，１３ｎに対してそのうち
の１つを選択的に“ＯＮ”するスイッチ切換信号７を送
出するとともに、Ａ／Ｄ変換回路３にＡ／Ｄ変換を行わ
せるタイミング信号であるＡ／Ｄ変換スタート信号８を
送出し、さらに、スイッチ回路が“ＯＮ”されたものに
対応する電流測定ユニットに割当てられたレジスタを選
択してイネーブルにする制御信号９を発生してＡ／Ｄ変
換回路３でＡ／Ｄ変換済みの出力をそのレジスタに格納
する制御を行う。なお、このレジスタを選択してデータ
を格納するための制御信号９及びＡ／Ｄ変換スタート信
号８の発生タイミングとスイッチ回路のスイッチ切換信
号７とは、Ａ／Ｄ変換回路３からのＡ／Ｄ変換終了信号
３ｂを受けてこれに応じて所定のタイミングでこの回路
内部で生成する。

【００１６】その結果、サンプルホールド回路５ａ，５
ｂ，・・・，５ｎでホールドされている値は、制御回路
１の制御に応じてデジタル値に変換されて各レジスタ２
ａ，２ｂ，・・・，２ｎに順次格納されていく。最後の
レジスタ２ｎが選択されて測定データが格納されたとき
には、各レジスタにすべての電流測定ユニット（１）　
〜（ｎ）　の測定データが記憶され、この後に制御回路
１のマイクロプロセッサ１ａは、、ＣＰＵ１０に対して
割込み信号１６（これはテスターバス１１上の信号線で
あってもよい。）を発生してＣＰＵ１０からの応答に応
じてデータ転送処理プロセッサ１ｃを実行してテスター
バス１１を介してＣＰＵ１０のレジスタの測定データす
べてを一度にブロック転送する。

【００１７】図２の（ａ）は、この場合のＣＰＵ１０の
処理を示すものであって、ステップＡで全電流測定ユニ
ットに測定条件の設定をし、ステップＢで制御回路１に
起動をかける。そして、他の処理に移り、制御回路１か
らの割込みがあると、ステップＣで制御回路１からの転
送データを取込む処理をする。

【００１８】図２の（ｂ）は、制御回路１（そのマイク
ロプロセッサ１ａ）の処理を示すものであって、ＣＰＵ
１０からの起動信号をテスターバス１１を介して受ける
と、ステップＤで電流測定ユニットに対応する番号値と
して変数ｎ＝１をセットして、ステップＥでサンプルホ
ールド信号６を出力し、ステップＦで変数ｎに対応する
番号のスイッチｎを“ＯＮ”するスイッチ切換信号７を
発生し、ステップＧにてＡ／Ｄ変換回路３にＡ／Ｄ変換
スタート信号８を送出し、ステップＨにおいてＡ／Ｄ変
換回路３からのＡ／Ｄ変換終了待ちの待ちループに入る
。Ａ／Ｄ変換が終了した時点でステップＩでレジスタｎ
を選択する制御信号９を発生してＡ／Ｄ変換回路３の出
力をレジスタｎに転送する処理をする。次にステップＪ
で変数ｎをｎ＝ｎ＋１に設定してステップ■ａでｎ＞ｓ
か否かの判定をする。なお、ｓは、接続されている電流
測定ユニット数のである。そして、ここでの判定でＮＯ
条件が成立したときには、ステップＥに戻り、同様な処
理を繰り返し、ここでＹＥＳ条件が成立したときにはこ
の処理を終了する。

【００１９】なお、この実施例では、ＣＰＵ１０側と電
流値測定制御回路２０側とが独立していて、電流値測定
制御回路２０の制御回路１がクロック発生回路４のクロ
ックに応じて動作するので、制御回路１の動作速度は、
このクロック発生回路４のクロックの速度で調整するこ
とができる。したがって、速いクロックを使用して高速
な処理をすることができる。また、ＣＰＵ１０は、電流
値を採取する制御を測定ユニットごとに順次行わなくて
も済み、単に各電流測定ユニットについて測定結果すべ
てを同時に取込む処理だけで済むので処理時間は従来よ
りも大幅に短縮される。

【００２０】以上説明してきたが、実施例では、電流値
の測定を中心とする例を示しているが、この発明は、電
流値の測定に限定されるものではなく、電圧値等、被測
定ＩＣの電気的な特性測定一般に適用できることはもち
ろんである。

【００２１】なお、サンプルホールド回路で測定値をサ
ンプルホールドした場合に時間の経過とともにリークに
よりホールド値が低下するドループがあるが、このドル
ープが大きな影響を与えるときには、これは一定の割合
であるので補正処理等により修正可能であり、また、ド
ループ率の低い回路を使用することでも測定データに影
響を与えないようにすることが可能である。

【００２２】

【発明の効果】以上の説明のとおり、この発明にあって
は、各電流測定ユニットに対応してサンプルホールド回
路を設け、各電流測定ユニットの測定値を同時点でサン
プルホールド回路でホールドするようにし、Ａ／Ｄ変換
した結果をメモリに記憶するようにしているので、ＣＰ
Ｕ側は、このメモリをアクセスすることで複数の測定デ
ータを一度に得ることができる。したがって、各測定値
が複数のＡ／Ｄ変換回路の特性の影響を受けることなく
、また、ＣＰＵ側は、一度にすべて測定データが得られ
、さらに測定データがサンプルホールドして同じタイミ
ングのものが得られるので、測定データ相互間において
正確な値を得ることができる。

【図面の簡単な説明】

【図１】　　図１は、この発明のＩＣテスターの測定方
式を適用したＩＣテスターの電流値測定回路部分を中心
とした一実施例のブロック図である。

【図２】　　図２は、テストプロセッサの処理のフロー
チャート及び電流値測定制御回路の処理のフローチャー
トである。

【図３】　　図３は、従来の電流値測定方式の説明図で
ある。

【符号の説明】

１　　制御回路。 １ａ　　マイクロプロセッサ。 １ｂ　　メモリ。 ２　　レジスタ群。 ２ａ，２ｂ，２ｎ　　レジスタ。 ３，１２ｂ　　Ａ／Ｄ変換回路。 ５ａ，５ｂ，５ｎ　　サンプルホールド回路。 １０　　ＣＰＵ（テストプロセッサ）。 １１　　テスターバス。 １２，２０　　電流値測定制御回路。 １３ａ，１３ｂ，１３ｎ　　スイッチ回路。 １４ａ，１４ｂ，１４ｎ　　電流測定ユニット。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　被測定ＩＣの電気的な特性をアナログ
   値で測定する複数の測定ユニットを有し、これら測定ユ
   ニットのそれぞれの測定値を順次Ａ／Ｄ変換回路により
   Ａ／Ｄ変換してプロセッサに転送し、このプロセッサに
   おいて測定値についてのデータ処理をするＩＣテスター
   において、各前記測定ユニット対応にデジタル値に変換
   された測定値を記憶するエリアを有するメモリと、前記
   Ａ／Ｄ変換回路と前記各測定ユニットとの間に各前記測
   定ユニット対応にそれぞれ設けられたサンプルホールド
   回路とを備え、各前記測定ユニットから得られる前記測
   定値をほぼ同じタイミングでそれぞれの前記サンプルホ
   ールド回路でホールドし、このホールド値を順次前記Ａ
   ／Ｄ変換回路でＡ／Ｄ変換して前記メモリのその測定ユ
   ニットに対応するエリアに測定データをデジタル値で記
   憶し、複数の前記測定ユニットについて測定値の記憶が
   終了した後に前記メモリに記憶された複数の前記測定デ
   ータを一度に前記プロセッサに転送することを特徴とす
   るＩＣテスターの測定方式。
2. 【請求項２】　　請求項１記載のメモリは、各測定ユニ
   ットに対応して測定データを記憶する各エリアがそれぞ
   れレジスタにより提供されるものであって、各前記測定
   ユニットから得られる測定値をほぼ同じタイミングでそ
   れぞれのサンプルホールド回路でホールドさせ、このホ
   ールド値を順次Ａ／Ｄ変換回路でＡ／Ｄ変換させてその
   測定ユニットに対応する前記レジスタに記憶し、複数の
   前記測定ユニットについて測定データの記憶が終了した
   後に各前記レジスタに記憶された複数の測定データを一
   度に前記プロセッサに転送する制御回路を有することを
   特徴とする請求項１記載のＩＣテスターの測定方式。