JP6816438B2 - マイクロコンピュータ - Google Patents

Description

本発明は、オペアンプなどのアナログ機能が搭載されたマイクロコンピュータに関する。

マイクロコンピュータにはオペアンプ、コンパレータ、Ａ／Ｄコンバータなどのアナログ機能が搭載されている。これらのアナログ機能は、まずマイクロコンピュータのソフトウェアによってイネーブル（オン）状態に設定されてから使用される。

また、マイクロコンピュータを搭載するシステムがスタンバイ状態に移行する直前に、アナログ機能をディスエーブル（オフ）状態に設定してから前記システムをスタンバイ状態に移行する。これにより、アナログ機能で消費する電力を削減することができる。

さらに、ソフトウェア、言い換えると中央処理装置（ＣＰＵ）によって比較的軽負荷状態のときにアナログ機能をオフすることができる。

特開２０１３−５１７４５号公報

しかしながら、システムのスタンバイ状態のみならず、システムがアクティブ状態のときの消費電力を低減する要求がある場合には、システムがアクティブ状態で常にオンとなるアナログ機能の消費電力が無視できない場合がある。アナログ機能が必要なときのみ、例えばＡ／Ｄコンバータが必要なときや、コンパレータによってアナログ信号入力のレベル判定を行う期間のみオンし、これらの動作が終了したときにオフすれば、低消費電力化が可能である。

しかし、このようなダイナミック制御をシステムがアクティブ、つまりＣＰＵが高負荷で動作している状態において、さらにアナログ機能のオン／オフ制御を行わなければならない。ＣＰＵの性能がさらに必要となり、十分な低消費電力化が期待できない可能性がある。

さらに、電源制御のようにシステムが高速かつリアルタイム性の高い動作をする場合には、適切なタイミングでアナログ機能のオン／オフ制御を行わなければならない。ソフトウェアのみでこの動作を実現するのは困難であった。

本発明の課題は、ソフトウェアを介在しないことでソフトウェアに負担をかけることなく、高速かつ適切なタイミングでアナログ機能のオン／オフ制御を行うことができるマイクロコンピュータを提供することにある。

本発明に係るマイクロコンピュータは、任意のタイミングで第１イベントを生成する第１デジタル回路と、前記第１デジタル回路で生成された前記第１イベントの後にデジタル信号の生成を開始するための開始イベントと前記デジタル信号の生成が終了したときに発生する終了イベントを出力する第２デジタル回路と、第１電源を有し、前記第１デジタル回路からの前記第１イベントをオンイベントとして前記第１電源をオンし、前記第２デジタル回路からの前記終了イベントをオフイベントとして前記第１電源をオフするアナログ回路とを備えることを特徴とする。

本発明によれば、ソフトウェアを介在しないことでソフトウェアに負担をかけることなく、高速かつ適切なタイミングでアナログ機能のオン／オフ制御を行うことができる。

本発明の実施例１のマイクロコンピュータの各部の構成ブロック図である。 本発明の実施例１のマイクロコンピュータの各部のイベント出力を示す図である。 本発明の実施例１のマイクロコンピュータの各部のイベント出力のタイミングチャートである。 本発明の実施例２のマイクロコンピュータの各部のイベント出力を示す図である。 本発明の実施例２のマイクロコンピュータの各部のイベント出力のタイミングチャートである。 本発明の実施例３のマイクロコンピュータの各部のイベント出力を示す図である。 本発明の実施例３のマイクロコンピュータの各部のイベント出力のタイミングチャートである。 本発明の実施例４のマイクロコンピュータの各部のイベント出力を示す図である。 本発明の実施例４のマイクロコンピュータの各部のイベント出力のタイミングチャートである。

以下、本発明の実施の形態のマイクロコンピュータについて、図面を参照しながら詳細に説明する。

図１は、本発明の実施例１に係るマイクロコンピュータの構成ブロック図である。図１に示すマイクロコンピュータは、イベントと称するトリガ信号、即ちイベントを生成する機能を有している。より具体的には、マイクロコンピュータは、ＣＰＵ１を介さずに、マイクロコンピュータ内のＰＷＭ回路２、タイマ３及びＡ／Ｄコンバータ５が出力するイベントにより、アナログ機能のオン／オフ制御を行う。

マイクロコンピュータは、ＣＰＵ１、ＰＷＭ回路２、タイマ３、アンプ４、Ａ／Ｄ（アナログデジタル）コンバータ５、ＲＡＭ（ランダムアクセスメモリ）６、ＲＯＭ（リードオンリーメモリ）７がバス８に接続されて構成されている。

ＰＷＭ回路２は、本発明の第１デジタル回路に対応し、設定された任意のタイミングで、例えば、第１デジタル信号からなるＰＷＭ（パルス幅変調）信号の立ち上がりのタイミングで、第１イベントとして立ち上がりイベントを生成してアンプ４とタイマ３に出力する。

ＰＷＭ回路２は、イベント設定レジスタ２１を有する。イベント設定レジスタ２１は、立ち上がりイベントの情報を格納する。

タイマ３は、ＰＷＭ回路２から立ち上がりイベントを入力し、立ち上がりイベントをカウント開始イベントとしてカウントを開始し、カウント値が所定の値になった時にコンペアマッチイベントをＡ／Ｄコンバータ５に出力する。タイマ３は、イベント設定レジスタ３１を有する。イベント設定レジスタ３１は、カウント開始イベントの情報、コンペアマッチイベントの情報を格納する。

Ａ／Ｄコンバータ５は、本発明の第２デジタル回路に対応し、Ａ／Ｄ変換器と、Ａ／Ｄ変換器を動作させるための第２電源と、イベント設定レジスタ５１を有する。Ａ／Ｄ変換器は、タイマ３からのコンベアマッチイベントを変換開始イベントとしてアンプ４からの信号に対してサンプルホールド（Ｓ／Ｈ）を開始し、サンプルホールドされた信号をデジタル信号に変換し、変換終了イベントをアンプ４に出力する。

デジタル信号は、本発明の第２デジタル信号に対応する。変換開始イベントは、本発明の第２デジタル信号の生成を開始するための開始イベントに対応する。変換終了イベントは、本発明の第２デジタル信号の生成が終了したときに発生する終了イベントに対応する。イベント設定レジスタ５１は、変換開始イベントの情報、変換終了イベントの情報を格納する。各設定レジスタ２１，３１，５１に格納される情報は、予めＣＰＵ１により設定されている。

アンプ４は、入力されたアナログ信号を増幅するもので、本発明のアナログ回路に対応する。アンプ４は、第１電源を有し、ＰＷＭ回路２からの立ち上がりイベントをオンイベントとして第１電源をオンし、Ａ／Ｄコンバータ５からの終了イベントをオフイベントとして第１電源をオフする。

次にこのように構成された実施例１のマイクロコンピュータの動作を図２に示すマイクロコンピュータの各部のイベント出力及び図３に示す各部のイベント出力のタイミングチャートを参照しながら詳細に説明する。

まず、ＰＷＭ回路２は、イベント設定レジスタ２１を参照して、ＰＷＭ信号の立ち上がりの時刻ｔ１で、立ち上がりイベントをタイマ３とアンプ４に出力する。また、アンプ４は、時刻ｔ１で、ＰＷＭ回路２からの立ち上がりイベントにより第１電源をオンして、入力された信号を増幅する。

タイマ３は、イベント設定レジスタ３１を参照して、時刻ｔ１で、ＰＷＭ回路２から立ち上がりイベントをカウント開始イベントとして入力してカウントを開始し、カウントされた値と所定のカウント値とを比較し、カウントされた値が所定のカウント値になった時刻ｔ２において、コンベアマッチイベントをＡ／Ｄコンバータ５に出力する。

Ａ／Ｄコンバータ５は、アンプ４の出力に接続される。Ａ／Ｄコンバータ５は、イベント設定レジスタ５１を参照して、時刻ｔ２で、タイマ３からコンベアマッチイベントを変換開始イベントとして入力し、アンプ４からの増幅されたアナログ信号に対して、サンプルホールドを行った後に、デジタル変換処理を行う。Ａ／Ｄコンバータ５は、デジタル変換処理を行った後の時刻ｔ３において、変換終了イベントを生成し、アンプ４にオフイベントとして出力する。

アンプ４は、Ａ／Ｄコンバータ５からのオフイベントにより第１電源をオフさせる。アンプ４のオン状態の期間は、Ａ／Ｄコンバータ５によるＡ／Ｄ変換の少し前の時刻ｔ１からＡ／Ｄ変換終了時刻ｔ３までの間となる。このため、アンプ４について、電力消費のない電源オフ期間（時刻ｔ３〜時刻ｔ４）を作ることができるため、アンプ４を低消費電力で動作させることができる。

このように実施例１のマイクロコンピュータによれば、イベントを利用してアンプ４のアナログ機能のオン／オフをソフトウェアの介在なしに行うので、ソフトウェアに負担をかけず、高速かつ適切なタイミングでアナログ回路を動的にオン／オフ制御することができる。

図４は本発明の実施例２のマイクロコンピュータの各部のイベント出力を示す図である。図５は、実施例２のマイクロコンピュータの各部のイベント出力のタイミングチャートを示す図である。

実施例２のマイクロコンピュータにおいては、図４に示すように、Ａ／Ｄコンバータ５ａが、アンプ４のオンイベントにより時刻ｔ１でＡ／Ｄコンバータ５ａの第２電源をオンし、時刻ｔ３でＡ／Ｄ変換終了イベントとしてのオフイベントにより第２電源をオフさせる。

このため、図５に示すように、アンプ４の第１電源のオン期間とＡ／Ｄコンバータ５ａの第２電源のオン期間とが同じとなる。従って、Ａ／Ｄコンバータ５ａの電源が常時オンする場合よりも、Ａ／Ｄコンバータ５ａを低消費電力化することができる。

図６は、本発明の実施例３のマイクロコンピュータの各部のイベント出力を示す図である。図６のマイクロコンピュータは、Ａ／Ｄコンバータ５ｂ内にＡ／Ｄ変換のための起動タイマを内蔵したものである。起動タイマは、ＰＷＭ回路２で生成された立ち上がりイベントの入力時からカウントを開始し、カウント値が所定のカウント値になった場合に変換開始イベントを生成してＡ／Ｄコンバータ５ｂに出力する。

図７に、本発明の実施例３のマイクロコンピュータの各部のイベント出力のタイミングチャートを示した。図７に示すタイミングチャートは、図３に示すタイミングチャートと略同一である。

実施例３のマイクロコンピュータのように、Ａ／Ｄコンバータ５ｂ内にＡ／Ｄ変換のための起動タイマを内蔵することで、実施例１のマイクロコンピュータの効果と同一の効果が得られるとともに、小型化することができる。

図８は、本発明の実施例４のマイクロコンピュータの各部のイベント出力を示す図である。図９は、本発明の実施例４のマイクロコンピュータの各部のイベント出力のタイミングチャートである。

Ａ／Ｄコンバータ５ｃは、時刻ｔ１で、アンプ４のオンイベントによりＡ／Ｄの第２電源をオンし、アナログ／デジタル変換器は、時刻ｔ２で、変換開始イベントによりアンプ４からの信号に対してサンプルホールドを開始し、サンプルホールド終了した時刻ｔ３で、終了イベントを生成してオフイベントとしてＡ／Ｄの第２電源及びアンプ４の第１電源をオフさせる。

即ち、Ａ／Ｄ変換の出力イベントをＡ／Ｄ変換終了からサンプルホールドの時間の終了に変更している。アンプ４の電源は、サンプルホールド期間のみオンすればよいので、アンプ４の電源のオン期間が短縮される。このため、さらに低消費電力化することができる。

１ ＣＰＵ
２ ＰＷＭ回路
３ タイマ
４ アンプ
５ Ａ／Ｄコンバータ
６ ＲＡＭ
７ ＲＯＭ
８ バス
２１，３１，４１，５１ イベント設定レジスタ

Claims (4)

1. 任意のタイミングで第１イベントを生成する第１デジタル回路と、
   前記第１デジタル回路で生成された前記第１イベントの後にデジタル信号の生成を開始するための開始イベントと前記デジタル信号の生成が終了したときに発生する終了イベントを出力する第２デジタル回路と、
   第１電源を有し、前記第１デジタル回路からの前記第１イベントをオンイベントとして前記第１電源をオンし、前記第２デジタル回路からの前記終了イベントをオフイベントとして前記第１電源をオフするアナログ回路と、
   を備えることを特徴とするマイクロコンピュータ。
2. 前記第２デジタル回路は、第２電源を有し、前記アナログ回路の前記オンイベントにより前記第２電源をオンし、前記オフイベントにより前記第２電源をオフさせることを特徴とする請求項１記載のマイクロコンピュータ。
3. 前記第２デジタル回路は、前記第１デジタル回路で生成された前記第１イベントの入力時からカウントを開始し、カウント値が所定のカウント値になった場合に前記開始イベントを生成する起動タイマを有することを特徴とする請求項１記載のマイクロコンピュータ。
4. 前記第２デジタル回路は、アナログ／デジタル変換器と第２電源とを有し、前記アナログ回路の前記オンイベントにより前記第２電源をオンし、
   前記アナログ／デジタル変換器は、前記開始イベントにより前記アナログ回路からの信号に対してサンプルホールドを開始し、サンプルホールド終了時に終了イベントを生成して前記オフイベントとして前記第１電源及び前記第２電源をオフさせることを特徴とする請求項１記載のマイクロコンピュータ。

Images