JPS5826046B2 - プロセス制御機器出力装置の起動方式 - Google Patents
プロセス制御機器出力装置の起動方式Info
- Publication number
- JPS5826046B2 JPS5826046B2 JP53160030A JP16003078A JPS5826046B2 JP S5826046 B2 JPS5826046 B2 JP S5826046B2 JP 53160030 A JP53160030 A JP 53160030A JP 16003078 A JP16003078 A JP 16003078A JP S5826046 B2 JPS5826046 B2 JP S5826046B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- process control
- signal
- arithmetic
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004886 process control Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 12
- 230000004913 activation Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000012369 In process control Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010965 in-process control Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】
本発明は、演算装置の出力信号が入力として与えられる
出力レジスタと、この出力レジスタの読出し制御を行な
う出力起動部とを備えたプロセス制御機器出力装置の起
動方式に関する。
出力レジスタと、この出力レジスタの読出し制御を行な
う出力起動部とを備えたプロセス制御機器出力装置の起
動方式に関する。
一般に、プロセス制御機器においては、その電源投入時
における出力装置の円滑な立上り、すなわち、最初から
正確な制御出力が得られることが望まれている。
における出力装置の円滑な立上り、すなわち、最初から
正確な制御出力が得られることが望まれている。
上記出力装置における前述の出力レジスタが電源投入時
に確実にリセットがかかるものであれば一般に問題は少
ないが、出力レジスタにはリセットのかけられないもの
があり、このために次のような問題が生じる。
に確実にリセットがかかるものであれば一般に問題は少
ないが、出力レジスタにはリセットのかけられないもの
があり、このために次のような問題が生じる。
すなわち、この種の出力レジスタを用いた場合には電源
投入により演算装置からリセット信号が発信されている
間にその出力レジスタは演算装置の演算結果とは全熱関
係のない内容となることがあり、出力起動部へのリセッ
ト信号が解除された時点でこの内容が出力起動部によっ
て制御出力として読出されると、制御すべき一連のプロ
セスが誤動作を起こす原因となる。
投入により演算装置からリセット信号が発信されている
間にその出力レジスタは演算装置の演算結果とは全熱関
係のない内容となることがあり、出力起動部へのリセッ
ト信号が解除された時点でこの内容が出力起動部によっ
て制御出力として読出されると、制御すべき一連のプロ
セスが誤動作を起こす原因となる。
本発明の目的は、上述した従来の問題を解決してその欠
点を除去し、電源投入時においても該出力を生ずること
のないようにしたプロセス制御機器出力装置の起動方式
を提供することにある。
点を除去し、電源投入時においても該出力を生ずること
のないようにしたプロセス制御機器出力装置の起動方式
を提供することにある。
すなわち、本発明起動方式は、この出力起動部を、電源
投入により前記演算装置から発せられたリセット信号が
解除された後前記演算装置が前記出力レジスタに少なく
とも１回の書込みを行なう時間だけ遅らせて起動するこ
とを特徴とするものである。
投入により前記演算装置から発せられたリセット信号が
解除された後前記演算装置が前記出力レジスタに少なく
とも１回の書込みを行なう時間だけ遅らせて起動するこ
とを特徴とするものである。
以下に図面を参照して実施例につき本発明を説明する。
まず、従来のプロセス制御機器における出力装置におい
ては、第１図に示すようにプロセス制御機器の制御演算
を行なう演算装置１からの演算出力を出力装置２を介し
て制御出力として取出すにあたり、演算装置１からの演
算結果６をまず出力レジスタ３に一旦記憶し、その出力
レジスタ３の記憶内容を自走式出力起動部５により読出
し制御してディジタル−アナログ変換器４に転送し、同
じく出力起動部５の制御のもとにアナログ信号に変換し
たうえで制御信号として取出す。
ては、第１図に示すようにプロセス制御機器の制御演算
を行なう演算装置１からの演算出力を出力装置２を介し
て制御出力として取出すにあたり、演算装置１からの演
算結果６をまず出力レジスタ３に一旦記憶し、その出力
レジスタ３の記憶内容を自走式出力起動部５により読出
し制御してディジタル−アナログ変換器４に転送し、同
じく出力起動部５の制御のもとにアナログ信号に変換し
たうえで制御信号として取出す。
このとき、出力レジスタ３およびディジクルーアナログ
変換器４を制御して起動させる出力起動部５は演算装置
１からのリセット信号７によりリセットされるようにな
っており、したがって、プロセス制御機器の電源投入時
に演算装置１が作動を開始すると直ちにリセット信号７
が出力起動部５に印加され、それにより出力起動部５は
リセット状態に保持されるが、一方出力レジスタ３はリ
セットがかからないので、そのリセット期間にたとえば
電源投入時のノイズ等により演算装置１の演算結果とは
全熱関係のない内容となる可能性があり、その後そのリ
セット信号が解除され、その出力レジスタ３の内容が出
力起動部５によって読出し制御されると、その内容がデ
ィジタル−アナログ変換器４に転送されて、誤った制御
信号が出力されることになる。
変換器４を制御して起動させる出力起動部５は演算装置
１からのリセット信号７によりリセットされるようにな
っており、したがって、プロセス制御機器の電源投入時
に演算装置１が作動を開始すると直ちにリセット信号７
が出力起動部５に印加され、それにより出力起動部５は
リセット状態に保持されるが、一方出力レジスタ３はリ
セットがかからないので、そのリセット期間にたとえば
電源投入時のノイズ等により演算装置１の演算結果とは
全熱関係のない内容となる可能性があり、その後そのリ
セット信号が解除され、その出力レジスタ３の内容が出
力起動部５によって読出し制御されると、その内容がデ
ィジタル−アナログ変換器４に転送されて、誤った制御
信号が出力されることになる。
本発明起動方式においては、上述のような誤った制御信
号が出力されることがないようにするために、電源投入
により演算装置から発せられたリセット信号が解除され
た後その演算装置が出力レジスタに少なくとも１回の書
込みを行なう時間だけ遅らせて出力起動部を起動させる
ようにし、その遅延時間の間に出力レジスタには正常な
演算結果を書込んでおく。
号が出力されることがないようにするために、電源投入
により演算装置から発せられたリセット信号が解除され
た後その演算装置が出力レジスタに少なくとも１回の書
込みを行なう時間だけ遅らせて出力起動部を起動させる
ようにし、その遅延時間の間に出力レジスタには正常な
演算結果を書込んでおく。
かかる本発明起動方式によるプロセス制御機器の出力装
置の構成例を第２図に示し、その動作の態様を第３図Ａ
およびＢに示す。
置の構成例を第２図に示し、その動作の態様を第３図Ａ
およびＢに示す。
第２図示の本発明方式によるプロセス制御機器の出力装
置においては、第１図示の従来装置と対比すれば明らか
なように、従来とほぼ同様に構成した出力装置２中の出
力起動部５に演算装置１から供給するリセット信号７を
適切に構成した遅延回路８を介して印加し、もって、出
力装置２の起動を、そのリセット信号７が解除された後
演算装置１が出力レジスタ３に少なくとも１回の書込み
を行なう時間だけ遅らせており、第３図Ａに示すように
、電源投入後の電源電圧の生成に伴って演算装置１がリ
セット状態を解除されて動作を開始し、演算結果の信号
６が出力レジスタ３に送られるが、同時に出力起動部５
へ向けて送出されるリセット信号７は、上述した遅延回
路８により、第３図Ｂに示すように、一定の時間Ｔ。
置においては、第１図示の従来装置と対比すれば明らか
なように、従来とほぼ同様に構成した出力装置２中の出
力起動部５に演算装置１から供給するリセット信号７を
適切に構成した遅延回路８を介して印加し、もって、出
力装置２の起動を、そのリセット信号７が解除された後
演算装置１が出力レジスタ３に少なくとも１回の書込み
を行なう時間だけ遅らせており、第３図Ａに示すように
、電源投入後の電源電圧の生成に伴って演算装置１がリ
セット状態を解除されて動作を開始し、演算結果の信号
６が出力レジスタ３に送られるが、同時に出力起動部５
へ向けて送出されるリセット信号７は、上述した遅延回
路８により、第３図Ｂに示すように、一定の時間Ｔ。
だけ遅れて信号９として出力起動部５に到達するので、
その間は出力レジスタ３が起動されない。
その間は出力レジスタ３が起動されない。
一方、演算装置２はその時間Ｔ。
中に正常な値を出力レジスタ３に書込むことができる。
しかして、時間Ｔ。の経過後に、出力起動部５の制御の
もとに正常な演算結果６が出力レジスタ３から読出され
、以下、従来どおりのプロセス制御動作が行なわれるこ
とになる。
もとに正常な演算結果６が出力レジスタ３から読出され
、以下、従来どおりのプロセス制御動作が行なわれるこ
とになる。
以上の説明から明らかなように、本発明によれば、プロ
セス制御機器の電源投入により演算装置からリセット信
号が発信されている間に出力レジスタに記憶された不正
確な演算結果がプロセス制御信号として出力されること
がなくなるので、制御機器から誤った制御信号が出力さ
れてプロセス制御に支障を来たすおそれがなくなるとい
う顕著な効果が得られる。
セス制御機器の電源投入により演算装置からリセット信
号が発信されている間に出力レジスタに記憶された不正
確な演算結果がプロセス制御信号として出力されること
がなくなるので、制御機器から誤った制御信号が出力さ
れてプロセス制御に支障を来たすおそれがなくなるとい
う顕著な効果が得られる。
その際に、遅延回路８の遅延時間Ｔ。
は、演算装置が出力レジスタに少なくとも１回の書込み
を行なう時間に設定される。
を行なう時間に設定される。
第１図は従来のプロセス制御機器における出力装置の構
成を示すブロック線図、第２図は本発明起動方式による
プロセス制御機器出力装置の構成例を示すブロック線図
、第３図は同じくその動作の態様を示す線図である。 １・・・・・・演算装置、２・・・・・・出力装置、３
・・・・・・出力レジスタ、４・・・・・・ディジタル
−アナログ変換器、５・・・・・・出力起動部、６・・
・・・・演算出力、７・・・・・・リセット信号、８・
・・・・・遅延回路。
成を示すブロック線図、第２図は本発明起動方式による
プロセス制御機器出力装置の構成例を示すブロック線図
、第３図は同じくその動作の態様を示す線図である。 １・・・・・・演算装置、２・・・・・・出力装置、３
・・・・・・出力レジスタ、４・・・・・・ディジタル
−アナログ変換器、５・・・・・・出力起動部、６・・
・・・・演算出力、７・・・・・・リセット信号、８・
・・・・・遅延回路。
Claims (1)
- 【特許請求の範囲】 １ 演算装置の出力信号が入力として与えられる出力レ
ジスタと、この出力レジスタの読出し制御を行なう出力
起動部とを備え、この出力起動部を、電源投入により前
記演算装置から発せられたリセット信号が解除された後
前記演算装置が前記出力レジスタに少なくとも１回の書
込みを行なう時間だけ遅らせて起動することを特徴とす
るプロセス制御機器出力装置の起動方式。 ２、特許請求の範囲第１項記載の起動方式において、前
記出力起動部は、その前段に前記演算装置からのリセッ
ト信号を遅延させる遅延回路を備えていることを特徴と
するプロセス制御機器出力装置の起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53160030A JPS5826046B2 (ja) | 1978-12-27 | 1978-12-27 | プロセス制御機器出力装置の起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53160030A JPS5826046B2 (ja) | 1978-12-27 | 1978-12-27 | プロセス制御機器出力装置の起動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5588170A JPS5588170A (en) | 1980-07-03 |
| JPS5826046B2 true JPS5826046B2 (ja) | 1983-05-31 |
Family
ID=15706431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53160030A Expired JPS5826046B2 (ja) | 1978-12-27 | 1978-12-27 | プロセス制御機器出力装置の起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826046B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179735U (ja) * | 1986-05-02 | 1987-11-14 | ||
| JPS63195326U (ja) * | 1987-05-29 | 1988-12-15 |
-
1978
- 1978-12-27 JP JP53160030A patent/JPS5826046B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179735U (ja) * | 1986-05-02 | 1987-11-14 | ||
| JPS63195326U (ja) * | 1987-05-29 | 1988-12-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5588170A (en) | 1980-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345226B2 (ja) | ||
| KR950003974A (ko) | 정보 처리 장치 | |
| JPS6019220A (ja) | マイクロコンピユ−タ | |
| JPS5826046B2 (ja) | プロセス制御機器出力装置の起動方式 | |
| JPS6113250B2 (ja) | ||
| JPS6070550A (ja) | ディスク装置 | |
| JPH09282030A (ja) | シーケンス制御装置 | |
| JP2785997B2 (ja) | 情報処理装置の電源投入，切断制御方法 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPH01102918U (ja) | ||
| JPH0318988Y2 (ja) | ||
| KR0151776B1 (ko) | 키보드 콘트롤러를 이용한 씨피유 전압검출장치 | |
| JPH0528823Y2 (ja) | ||
| JPS55112807A (en) | Method of diagnosing turbine control circuit | |
| JPS63245219A (ja) | 電源装置 | |
| JPS6324569B2 (ja) | ||
| JPH0670768B2 (ja) | 電源投入制御方式 | |
| JPS62241054A (ja) | デ−タ処理装置の初期起動方式 | |
| JPH04287421A (ja) | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 | |
| KR930007086A (ko) | 마이크로 프로세서의 자동 리셋트 회로 | |
| JPH0519881A (ja) | 電子機器 | |
| WO1992014198A1 (en) | Control device | |
| JPS62208120A (ja) | 文書作成装置のフロツピ−デイスク制御方式 | |
| JPS5944658B2 (ja) | プログラム点検回路 | |
| JPS649512A (en) | Automatic operation control system for computer system |