JPH04287421A - Ａ／ｄ若しくはｄ／ａ変換器の起動回路 - Google Patents
Ａ／ｄ若しくはｄ／ａ変換器の起動回路Info
- Publication number
- JPH04287421A JPH04287421A JP5175891A JP5175891A JPH04287421A JP H04287421 A JPH04287421 A JP H04287421A JP 5175891 A JP5175891 A JP 5175891A JP 5175891 A JP5175891 A JP 5175891A JP H04287421 A JPH04287421 A JP H04287421A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- external
- activation signal
- circuit
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000004913 activation Effects 0.000 claims description 60
- 238000003708 edge detection Methods 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ値をデジタル
値に、或いはデジタル値をアナログ値に変換するＡ／Ｄ
若しくはＤ／Ａ変換器の起動回路に関するものであり、
特に詳しくは、ハードウェアにより発生される外部起動
信号とソフトウェアにより発生される内部起動信号とを
任意に選択出来、ソフトウェアの負担を軽減させ、変換
処理能力を向上させるＡ／Ｄ若しくはＤ／Ａ変換器の起
動回路に関するものである。
値に、或いはデジタル値をアナログ値に変換するＡ／Ｄ
若しくはＤ／Ａ変換器の起動回路に関するものであり、
特に詳しくは、ハードウェアにより発生される外部起動
信号とソフトウェアにより発生される内部起動信号とを
任意に選択出来、ソフトウェアの負担を軽減させ、変換
処理能力を向上させるＡ／Ｄ若しくはＤ／Ａ変換器の起
動回路に関するものである。
【０００２】
【従来の技術】コンピュータ等を用いて、アナログ状態
にある各種のデータを所定の目的に沿って特定のソフト
ウェアを用いながら演算処理する場合に、Ａ／Ｄ若しく
はＤ／Ａ変換器は常に重要な役割を果たしている。最近
の傾向として、各種の演算処理が複雑になり多量のソフ
トウェアが必要となってきていると同時に係る演算処理
速度も高速化が要求されて来ている。
にある各種のデータを所定の目的に沿って特定のソフト
ウェアを用いながら演算処理する場合に、Ａ／Ｄ若しく
はＤ／Ａ変換器は常に重要な役割を果たしている。最近
の傾向として、各種の演算処理が複雑になり多量のソフ
トウェアが必要となってきていると同時に係る演算処理
速度も高速化が要求されて来ている。
【０００３】ところで、従来のＡ／Ｄ若しくはＤ／Ａ変
換器等の演算処理に於いては、回路内部に設けられたメ
モリー等に格納されているソフトウェアが主として使用
されて来た。つまりソフトウェアで構成された内部起動
信号を利用するものが殆どで有った。
換器等の演算処理に於いては、回路内部に設けられたメ
モリー等に格納されているソフトウェアが主として使用
されて来た。つまりソフトウェアで構成された内部起動
信号を利用するものが殆どで有った。
【０００４】係る方法は、該Ａ／Ｄ若しくはＤ／Ａ変換
器の演算処理速度が遅い場合には問題が無く、それで十
分対応する事が出来た。然かしながら、該Ａ／Ｄ若しく
はＤ／Ａ変換器の演算処理に於けるデータの変換時間の
高速化と当該演算に要するソフトウェアの処理情報が肥
大化して来るとソフトウェアの負担が増大し、又ソフト
ウェアによる演算処理速度はハードウェアに比べてかな
り遅い事から、係るソフトウェアがネックとなりデータ
処理の速度を改善する事が出来なかった。
器の演算処理速度が遅い場合には問題が無く、それで十
分対応する事が出来た。然かしながら、該Ａ／Ｄ若しく
はＤ／Ａ変換器の演算処理に於けるデータの変換時間の
高速化と当該演算に要するソフトウェアの処理情報が肥
大化して来るとソフトウェアの負担が増大し、又ソフト
ウェアによる演算処理速度はハードウェアに比べてかな
り遅い事から、係るソフトウェアがネックとなりデータ
処理の速度を改善する事が出来なかった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、係る
従来の欠点を改良し、ソフトウェアの負担を軽減し、必
要に応じてソフトウェアとハードウェアとによる起動信
号を適宜選択使用しえる様な回路を構成する事によって
、演算処理速度の向上をはかり得るＡ／Ｄ若しくはＤ／
Ａ変換器の起動回路を提供するものである。
従来の欠点を改良し、ソフトウェアの負担を軽減し、必
要に応じてソフトウェアとハードウェアとによる起動信
号を適宜選択使用しえる様な回路を構成する事によって
、演算処理速度の向上をはかり得るＡ／Ｄ若しくはＤ／
Ａ変換器の起動回路を提供するものである。
【０００６】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、外部起動信号入力手段、内部起
動信号入力手段、該外部起動信号入力手段と該内部起動
信号入力手段とからの起動信号の何れかを選択する選択
手段及び該選択手段の出力が入力されているＡ／Ｄ若し
くはＤ／Ａ変換器とから構成されているＡ／Ｄ若しくは
Ｄ／Ａ変換器の起動回路である。
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、外部起動信号入力手段、内部起
動信号入力手段、該外部起動信号入力手段と該内部起動
信号入力手段とからの起動信号の何れかを選択する選択
手段及び該選択手段の出力が入力されているＡ／Ｄ若し
くはＤ／Ａ変換器とから構成されているＡ／Ｄ若しくは
Ｄ／Ａ変換器の起動回路である。
【０００７】つまり、本発明に係るＡ／Ｄ若しくはＤ／
Ａ変換器の起動回路に於いては、一定の時間で起動する
様な単純な起動処理、例えば一定のパルス幅を持った起
動信号で該変換回路に起動を掛ける方法に於いては、チ
ップ外のハードウェアに基づいた外部起動信号を用いて
非同期の入力起動信号で該Ａ／Ｄ若しくはＤ／Ａ変換器
を起動させ、又多少複雑な起動処理に関しては、ソフト
ウェアに基づく内部起動信号により該変換器を起動させ
るものである。
Ａ変換器の起動回路に於いては、一定の時間で起動する
様な単純な起動処理、例えば一定のパルス幅を持った起
動信号で該変換回路に起動を掛ける方法に於いては、チ
ップ外のハードウェアに基づいた外部起動信号を用いて
非同期の入力起動信号で該Ａ／Ｄ若しくはＤ／Ａ変換器
を起動させ、又多少複雑な起動処理に関しては、ソフト
ウェアに基づく内部起動信号により該変換器を起動させ
るものである。
【０００８】
【作用】本発明に於いては、係る構成を採用しているの
で、該外部起動信号と該内部起動信号とを、選択制御手
段を用いて所定の時期にリアルタイムで切替えて変換起
動を実行する事が可能であり、特に、該外部起動信号を
使用して変換起動を行うに際しては、変換に係る割り込
み、変換値の読出以外には直接変換起動を行う部分に関
しては、初期レジスタ設定を除いてソフトウェアが関与
する機会は無いのでソフトウェアの負担を軽減させる事
が可能となる。
で、該外部起動信号と該内部起動信号とを、選択制御手
段を用いて所定の時期にリアルタイムで切替えて変換起
動を実行する事が可能であり、特に、該外部起動信号を
使用して変換起動を行うに際しては、変換に係る割り込
み、変換値の読出以外には直接変換起動を行う部分に関
しては、初期レジスタ設定を除いてソフトウェアが関与
する機会は無いのでソフトウェアの負担を軽減させる事
が可能となる。
【０００９】
【実施例】以下に、本発明に係るＡ／Ｄ若しくはＤ／Ａ
変換器の起動回路の具体例を図面を参照しながら詳細に
説明する。図１は、本発明に係るＡ／Ｄ若しくはＤ／Ａ
変換器の起動回路の原理を説明する図であると共に、本
発明に係るＡ／Ｄ若しくはＤ／Ａ変換器の起動回路の一
具体例を示す図である。
変換器の起動回路の具体例を図面を参照しながら詳細に
説明する。図１は、本発明に係るＡ／Ｄ若しくはＤ／Ａ
変換器の起動回路の原理を説明する図であると共に、本
発明に係るＡ／Ｄ若しくはＤ／Ａ変換器の起動回路の一
具体例を示す図である。
【００１０】図１より明らかな様に、本発明に係るＡ／
Ｄ若しくはＤ／Ａ変換器の起動回路１は、外部起動信号
入力手段２、内部起動信号入力手段３、該外部起動信号
入力手段２と該内部起動信号入力手段３とからの起動信
号の何れかを選択する選択手段８及び該選択手段８の出
力が入力されているＡ／Ｄ若しくはＤ／Ａ変換器９とか
ら構成されているものである。
Ｄ若しくはＤ／Ａ変換器の起動回路１は、外部起動信号
入力手段２、内部起動信号入力手段３、該外部起動信号
入力手段２と該内部起動信号入力手段３とからの起動信
号の何れかを選択する選択手段８及び該選択手段８の出
力が入力されているＡ／Ｄ若しくはＤ／Ａ変換器９とか
ら構成されているものである。
【００１１】つまり、本発明に於ける該Ａ／Ｄ若しくは
Ｄ／Ａ変換器の起動回路１は適宜のソフトウェアに基づ
く選択信号３０により、上記の外部起動信号と内部起動
信号の何れかを選択使用してＡ／Ｄ若しくはＤ／Ａ変換
器の起動を実行させるものである。本発明に於ける該選
択手段８はマルチプレクサから構成されているもので有
っても良い。
Ｄ／Ａ変換器の起動回路１は適宜のソフトウェアに基づ
く選択信号３０により、上記の外部起動信号と内部起動
信号の何れかを選択使用してＡ／Ｄ若しくはＤ／Ａ変換
器の起動を実行させるものである。本発明に於ける該選
択手段８はマルチプレクサから構成されているもので有
っても良い。
【００１２】更に、本発明に於いては、該外部起動信号
入力手段２に、該外部起動信号の立ち上がりエッジを検
出する第１のエッジ検出手段５と該外部起動信号の立ち
下がりエッジを検出する第２のエッジ検出手段６とを含
み、且つ該第１と第２のエッジ検出手段５、６の出力の
何れかを選択するエッジ選択手段７とから構成されるエ
ッジ検出手段４が更に設けられていても良い。
入力手段２に、該外部起動信号の立ち上がりエッジを検
出する第１のエッジ検出手段５と該外部起動信号の立ち
下がりエッジを検出する第２のエッジ検出手段６とを含
み、且つ該第１と第２のエッジ検出手段５、６の出力の
何れかを選択するエッジ選択手段７とから構成されるエ
ッジ検出手段４が更に設けられていても良い。
【００１３】該エッジ選択手段７はマルチプレクサから
構成されているもので有っても良い。更に、該マルチプ
レクサから構成された第２の選択手段は適宜のソフトウ
ェアに基づく選択信号２９により、上記の外部起動信号
に於ける立ち上がりエッジか立ち下がりエッジの何れか
を選択するものである。
構成されているもので有っても良い。更に、該マルチプ
レクサから構成された第２の選択手段は適宜のソフトウ
ェアに基づく選択信号２９により、上記の外部起動信号
に於ける立ち上がりエッジか立ち下がりエッジの何れか
を選択するものである。
【００１４】つまり、本具体例に於ける、外部起動信号
を利用する場合に、上記の様に該信号の立ち上がりエッ
ジか立ち下がりエッジを検出するのは、該外部起動信号
が通常は等がＡ／Ｄ若しくはＤ／Ａ変換器のクロックと
非同期状態にあるので、同期をとる為に必要なものであ
る。一方、内部起動信号を使用する場合には、該内部起
動信号は既にクロックと同期が取れているので、係るエ
ッジ検出手段は必要が無い。
を利用する場合に、上記の様に該信号の立ち上がりエッ
ジか立ち下がりエッジを検出するのは、該外部起動信号
が通常は等がＡ／Ｄ若しくはＤ／Ａ変換器のクロックと
非同期状態にあるので、同期をとる為に必要なものであ
る。一方、内部起動信号を使用する場合には、該内部起
動信号は既にクロックと同期が取れているので、係るエ
ッジ検出手段は必要が無い。
【００１５】本発明に使用される外部起動信号は特に限
定されるものではないが、チップ外部の適宜の手段によ
り形成された高速処理に適した起動信号で有れば良い。 本発明に係る上記の各信号２９、３０は、ソフトウェア
により発生させる制御信号であり、例えば図２に示す様
な制御部４０を使用して発生させるもので有っても良い
。
定されるものではないが、チップ外部の適宜の手段によ
り形成された高速処理に適した起動信号で有れば良い。 本発明に係る上記の各信号２９、３０は、ソフトウェア
により発生させる制御信号であり、例えば図２に示す様
な制御部４０を使用して発生させるもので有っても良い
。
【００１６】即ち、該制御部４０は、中央演算処理手段
４１と適宜のバス４２と接続配線２５を介して接続され
ている第１の制御回路１３、第２の制御回路１４及び第
３の制御回路１７とを含んでいる。そして、該第１の制
御回路１３は該選択手段８を制御するソフトウェアを格
納するレジスタを含んでおり、又、該第２の制御手段１
４はエッジ選択手段７を制御するソフトウェアを格納す
るレジスタを含んでいる。
４１と適宜のバス４２と接続配線２５を介して接続され
ている第１の制御回路１３、第２の制御回路１４及び第
３の制御回路１７とを含んでいる。そして、該第１の制
御回路１３は該選択手段８を制御するソフトウェアを格
納するレジスタを含んでおり、又、該第２の制御手段１
４はエッジ選択手段７を制御するソフトウェアを格納す
るレジスタを含んでいる。
【００１７】又、該第３の制御手段１７は、Ａ／Ｄ若し
くはＤ／Ａ変換器９の内部起動信号を格納するレジスタ
を含んでおり、係る該各制御手段は適宜の演算手段４１
により個別に制御される様に構成されている。尚、図２
の制御部４０においては、その他に、Ａ／Ｄ若しくはＤ
／Ａ変換器９に対する変換動作の停止信号、或は該Ａ／
Ｄ若しくはＤ／Ａ変換器からの変換操作終了信号を入力
するレジスタを含む変換／停止表示制御回路を有するも
ので有っても良く、又割込み許可信号２６を発生させる
為のＡＮＤゲート回路と接続された割込み許可制御回路
１５、割込み要求フラグセット制御回路１６等がそれぞ
れ該バス４２と接続させて設けられているもので有って
も良い。
くはＤ／Ａ変換器９の内部起動信号を格納するレジスタ
を含んでおり、係る該各制御手段は適宜の演算手段４１
により個別に制御される様に構成されている。尚、図２
の制御部４０においては、その他に、Ａ／Ｄ若しくはＤ
／Ａ変換器９に対する変換動作の停止信号、或は該Ａ／
Ｄ若しくはＤ／Ａ変換器からの変換操作終了信号を入力
するレジスタを含む変換／停止表示制御回路を有するも
ので有っても良く、又割込み許可信号２６を発生させる
為のＡＮＤゲート回路と接続された割込み許可制御回路
１５、割込み要求フラグセット制御回路１６等がそれぞ
れ該バス４２と接続させて設けられているもので有って
も良い。
【００１８】図２の動作を説明すると、該第１の制御回
路１３、第２の制御回路１４及び第３の制御回路１７に
は、初期設定の段階で、必要なデータを入力しておくも
のであり、該第１の制御回路１３には、内部起動信号選
択モードと外部起動信号選択モードに関するデータを入
力しておき、又該第２の制御回路１４には外部起動信号
の立ち上がりエッジを検出する為の第１のエッジ検出手
段５駆動モードと該外部起動信号の立ち下がりエッジを
検出する為の第２のエッジ検出手段６駆動モードに関す
るデータを入力させておく。
路１３、第２の制御回路１４及び第３の制御回路１７に
は、初期設定の段階で、必要なデータを入力しておくも
のであり、該第１の制御回路１３には、内部起動信号選
択モードと外部起動信号選択モードに関するデータを入
力しておき、又該第２の制御回路１４には外部起動信号
の立ち上がりエッジを検出する為の第１のエッジ検出手
段５駆動モードと該外部起動信号の立ち下がりエッジを
検出する為の第２のエッジ検出手段６駆動モードに関す
るデータを入力させておく。
【００１９】又、第３の制御回路１７には、内部起動信
号としての起動処理情報を適宜のプログラムに従って入
力しておくものである。そして、今該第１の制御回路１
３を内部起動信号モードにし、又第３の制御回路１７を
起動許可に設定すると、変換起動信号２１がアクティブ
となり、内部起動信号２８に従って該Ａ／Ｄ若しくはＤ
／Ａ変換回路９は起動され、所定の演算処理を実行する
。
号としての起動処理情報を適宜のプログラムに従って入
力しておくものである。そして、今該第１の制御回路１
３を内部起動信号モードにし、又第３の制御回路１７を
起動許可に設定すると、変換起動信号２１がアクティブ
となり、内部起動信号２８に従って該Ａ／Ｄ若しくはＤ
／Ａ変換回路９は起動され、所定の演算処理を実行する
。
【００２０】そして、当該演算処理が終了すると、該変
換回路９から終了フラグ２０が出力されて当該演算処理
操作は終了する。一方、該第１の制御回路１３を該外部
起動信号モードにし、又第２の制御回路１４を第１のエ
ッジ検出手段駆動モードとすれば、外部起動信号入力手
段２から入力される外部起動信号２７の立ち上がりエッ
ジに同期して変換起動信号２１がアクティブとなり、当
該外部起動信号２７に従って該Ａ／Ｄ若しくはＤ／Ａ変
換回路９は起動され、所定の演算処理を実行する。
換回路９から終了フラグ２０が出力されて当該演算処理
操作は終了する。一方、該第１の制御回路１３を該外部
起動信号モードにし、又第２の制御回路１４を第１のエ
ッジ検出手段駆動モードとすれば、外部起動信号入力手
段２から入力される外部起動信号２７の立ち上がりエッ
ジに同期して変換起動信号２１がアクティブとなり、当
該外部起動信号２７に従って該Ａ／Ｄ若しくはＤ／Ａ変
換回路９は起動され、所定の演算処理を実行する。
【００２１】そして、当該演算処理が終了すると、該変
換回路９から終了フラグ２０が出力されて当該演算処理
操作は終了する。上記に於いては、外部起動信号をＡ／
Ｄ若しくはＤ／Ａ変換回路のクロックに同期させる為に
該外部起動信号のエッジを検出する方法を用いているが
、該外部起動信号のレベルを検出する方法を用いても良
い。
換回路９から終了フラグ２０が出力されて当該演算処理
操作は終了する。上記に於いては、外部起動信号をＡ／
Ｄ若しくはＤ／Ａ変換回路のクロックに同期させる為に
該外部起動信号のエッジを検出する方法を用いているが
、該外部起動信号のレベルを検出する方法を用いても良
い。
【００２２】本発明に於ける係る起動方法を用いれば、
外部起動信号２７を用いて変換処理を行う場合には、変
換に係る割込み、変換値読出操作を行う以外には、直接
変換起動を行う部分に関し所定のレジスタ（例えば第１
の制御回路１３と第２の制御回路１４等）に初期設定す
る場合を除いてソフトウェアが関与することがないので
ソフトウェアの負担を軽減することが出来る。
外部起動信号２７を用いて変換処理を行う場合には、変
換に係る割込み、変換値読出操作を行う以外には、直接
変換起動を行う部分に関し所定のレジスタ（例えば第１
の制御回路１３と第２の制御回路１４等）に初期設定す
る場合を除いてソフトウェアが関与することがないので
ソフトウェアの負担を軽減することが出来る。
【００２３】図３は、本発明係るＡ／Ｄ若しくはＤ／Ａ
変換器の起動回路の構成例を示すブロック図である。即
ち、本具体例に於いては、Ａ／Ｄ若しくはＤ／Ａ変換器
としては、例えばアナログ電源端子５０を有するＡ／Ｄ
変換回路５５、該Ａ／Ｄ変換回路５５から出力されるデ
ィジタル値フィードバック信号２３とアナログデータ１
８が入力されるコンパレータ５２、該コンパレータ５２
から出力されるアナログ値増幅信号１９が入力され、且
つ本発明に係る起動回路１から出力される変換起動信号
２１が入力され、更に本発明に係る起動回路１に対して
変換終了信号２０を出力する逐次比較回路５３、該逐次
比較回路５３からの出力を入力し記憶し且つそのデータ
を前記Ａ／Ｄ変換回路５５に出力するディジタル変換値
格納レジスタ５４とから構成されているものである。
変換器の起動回路の構成例を示すブロック図である。即
ち、本具体例に於いては、Ａ／Ｄ若しくはＤ／Ａ変換器
としては、例えばアナログ電源端子５０を有するＡ／Ｄ
変換回路５５、該Ａ／Ｄ変換回路５５から出力されるデ
ィジタル値フィードバック信号２３とアナログデータ１
８が入力されるコンパレータ５２、該コンパレータ５２
から出力されるアナログ値増幅信号１９が入力され、且
つ本発明に係る起動回路１から出力される変換起動信号
２１が入力され、更に本発明に係る起動回路１に対して
変換終了信号２０を出力する逐次比較回路５３、該逐次
比較回路５３からの出力を入力し記憶し且つそのデータ
を前記Ａ／Ｄ変換回路５５に出力するディジタル変換値
格納レジスタ５４とから構成されているものである。
【００２４】尚、上記のディジタル変換値格納レジスタ
５４はディジタル値リード／ライトパス２４を介してバ
ス４２と接続されている。
５４はディジタル値リード／ライトパス２４を介してバ
ス４２と接続されている。
【００２５】
【発明の効果】本発明によれば、外部から入力される外
部起動変換信号と内部起動変換信号とをマルチプレクサ
を活用して適宜選択使用して、単純に一定の周期で変換
起動を行う場合には、外部起動信号を使用し、又外部起
動信号では効率良く変換起動を実行し得ない場合には、
内部起動信号を使用するもので、これにより、ソフトウ
ェアで変換起動処理を実行するより、ハードウェア的に
変換起動を行った方が早い場合には、外部起動信号を選
択する事によりリアルタイムで切り換えが出来、しかも
起動変換が容易に実行しえるものである。
部起動変換信号と内部起動変換信号とをマルチプレクサ
を活用して適宜選択使用して、単純に一定の周期で変換
起動を行う場合には、外部起動信号を使用し、又外部起
動信号では効率良く変換起動を実行し得ない場合には、
内部起動信号を使用するもので、これにより、ソフトウ
ェアで変換起動処理を実行するより、ハードウェア的に
変換起動を行った方が早い場合には、外部起動信号を選
択する事によりリアルタイムで切り換えが出来、しかも
起動変換が容易に実行しえるものである。
【００２６】従って、本発明に於いては、ソフトウェア
に対する負担が軽減され、高速演算処理にも充分対応し
えることから、変換回路の処理能力の向上に大きく貢献
するものである。
に対する負担が軽減され、高速演算処理にも充分対応し
えることから、変換回路の処理能力の向上に大きく貢献
するものである。
【図１】図１は、本発明に係るＡ／Ｄ若しくはＤ／Ａ変
換器の起動回路の原理を説明する図であり又本発明に係
るＡ／Ｄ若しくはＤ／Ａ変換器の起動回路の一具体例を
示す図である。
換器の起動回路の原理を説明する図であり又本発明に係
るＡ／Ｄ若しくはＤ／Ａ変換器の起動回路の一具体例を
示す図である。
【図２】図２は、本発明に係るＡ／Ｄ若しくはＤ／Ａ変
換器の起動回路に使用される制御回路の一具体例を示す
図である。
換器の起動回路に使用される制御回路の一具体例を示す
図である。
【図３】図３は、本発明に係るＡ／Ｄ若しくはＤ／Ａ変
換器の起動回路に於いて使用されるＡ／Ｄ若しくはＤ／
Ａ変換回路の構成例を示す図である。
換器の起動回路に於いて使用されるＡ／Ｄ若しくはＤ／
Ａ変換回路の構成例を示す図である。
１…Ａ／Ｄ若しくはＤ／Ａ変換器の起動回路２…外部起
動信号入力手段 ３…内部起動信号入力手段 ４…エッジ検出手段 ５…立ち上がりエッジ検出手段 ６…立ち下がりエッジ検出手段 ７…エッジ選択手段 ８…選択手段 ９…Ａ／Ｄ若しくはＤ／Ａ変換器 １０…エッジ検出手段 １１…選択手段 １３…第１の制御手段 １４…第２の制御手段 １７…第３の制御手段 ４０…制御部 ４１…中央演算処理手段 ４２…バス ５２…コンパレータ ５３…逐次比較回路 ５４…ディジタル変換値格納レジスタ ５５…Ａ／Ｄ変換回路
動信号入力手段 ３…内部起動信号入力手段 ４…エッジ検出手段 ５…立ち上がりエッジ検出手段 ６…立ち下がりエッジ検出手段 ７…エッジ選択手段 ８…選択手段 ９…Ａ／Ｄ若しくはＤ／Ａ変換器 １０…エッジ検出手段 １１…選択手段 １３…第１の制御手段 １４…第２の制御手段 １７…第３の制御手段 ４０…制御部 ４１…中央演算処理手段 ４２…バス ５２…コンパレータ ５３…逐次比較回路 ５４…ディジタル変換値格納レジスタ ５５…Ａ／Ｄ変換回路
Claims (5)
- 【請求項１】 外部起動信号入力手段、内部起動信号
入力手段、該外部起動信号入力手段と該内部起動信号入
力手段とからの起動信号の何れかを選択する選択手段及
び該選択手段の出力が入力されているＡ／Ｄ若しくはＤ
／Ａ変換器とから構成されている事を特徴とするＡ／Ｄ
若しくはＤ／Ａ変換器の起動回路。 - 【請求項２】 該外部起動信号入力手段は、該外部起
動信号のエッジを検出する検出手段が更に設けられてい
る事を特徴とする請求項１記載のＡ／Ｄ若しくはＤ／Ａ
変換器の起動回路。 - 【請求項３】 該外部起動信号入力手段は、該外部起
動信号の立ち上がりエッジを検出する第１のエッジ検出
手段と該外部起動信号の立ち下がりエッジを検出する第
２のエッジ検出手段とを含み、且つ該第１と第２のエッ
ジ検出手段の出力の何れかを選択するエッジ選択手段が
更に設けられている事を特徴とする請求項２記載のＡ／
Ｄ若しくはＤ／Ａ変換器の起動回路。 - 【請求項４】 該選択手段及び該エッジ選択手段の少
なくとも一方は何れも所定のプログラムに従って駆動さ
れるものである事を特徴とする請求項１乃至３の何れか
一つに記載のＡ／Ｄ若しくはＤ／Ａ変換器の起動回路。 - 【請求項５】 該起動回路は、更に該選択手段を制御
するソフトウェアを格納する第１の制御手段、該エッジ
選択手段を制御するソフトウェアを格納する第２の制御
手段、Ａ／Ｄ若しくはＤ／Ａ変換器の内部起動信号を格
納する第３の制御手段とを含んでおり、且つ該各制御手
段は適宜の演算手段により個別に制御される様に構成さ
れている事を特徴とする請求項５記載のＡ／Ｄ若しくは
Ｄ／Ａ変換器の起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175891A JPH04287421A (ja) | 1991-03-16 | 1991-03-16 | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175891A JPH04287421A (ja) | 1991-03-16 | 1991-03-16 | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287421A true JPH04287421A (ja) | 1992-10-13 |
Family
ID=12895846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5175891A Withdrawn JPH04287421A (ja) | 1991-03-16 | 1991-03-16 | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287421A (ja) |
-
1991
- 1991-03-16 JP JP5175891A patent/JPH04287421A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04287421A (ja) | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH11306074A (ja) | 情報処理装置 | |
| JP2606248B2 (ja) | ディスク制御装置 | |
| JPH01111231A (ja) | プログラムの転送制御方式 | |
| JP2747353B2 (ja) | アドレス発生装置 | |
| JP2532072Y2 (ja) | パターン発生器 | |
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| JP2968749B2 (ja) | マイクロプログラム調速制御回路 | |
| JPH06259264A (ja) | クロック制御回路 | |
| JPH05146196A (ja) | ステツピングモータ駆動回路 | |
| JPH03257608A (ja) | マイクロコンピューター | |
| JPH0612313A (ja) | メモリ装置 | |
| JPH03246603A (ja) | 高速カウンタ | |
| JPS6362037A (ja) | マイクロプログラム制御装置 | |
| JPH03211655A (ja) | 多段ウェイト制御中央処理装置 | |
| JPH11133121A (ja) | シリアルパターン発生装置 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPS61187195A (ja) | メモリリフレツシユ制御方式 | |
| JPH06202888A (ja) | マイクロプロセッサー | |
| JPH04344947A (ja) | プログラム制御装置 | |
| JPH02105239A (ja) | マイクロコンピュータ | |
| JPH06139076A (ja) | 割り込み処理装置 | |
| JPH01281532A (ja) | マイクロプログラム制御装置 | |
| JPH05281290A (ja) | 記憶回路を共用するｉｃテスタのデータ転送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |