JPH01111231A

JPH01111231A - プログラムの転送制御方式

Info

Publication number: JPH01111231A
Application number: JP62267856A
Authority: JP
Inventors: Hiroshi Muto; 博武藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-10-23
Filing date: 1987-10-23
Publication date: 1989-04-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕例えば、冷却水供給制御装置等の実行プログラムを読み
込むときのプログラムの転送制御方式に関し、制御プログラムの転送に要する手間と時間を低減するこ
とを目的とし、プログラムを保持する第１格納手段と、プログラムを実
行する主制御手段と、主制御手段が実行するプログラム
を格納する第２格納手段と、第１格納手段および第２格
納手段のプログラム格納場所を指定するとともに、第１
格納手段に格納されたプログラムを第２格納手段に転送
し、転送が終了したときに制御信号を出力する格納制御
手段と、制御信号に応じて、第２格納手段と第１格納手
段との接続を、第２格納手段と主制御手段との接続に切
り替える切替え手段とを具えるように構成する。

〔産業上の利用分野〕

本発明は、プログラムの転送制御方式に関し、例えば、
冷却水供給制御装置の実行プログラムを読み込むときの
プログラムの転送制御方式に関するものである。

コンピュータ等に多く使用されているＩＣは、その動作
時に熱を発生するため、装置全体の誤動作の原因となっ
ている場合が多い。この熱による誤動作を防止するため
に、効率的にその熱を除去する必要があるが、その１つ
の方法として、冷却水を循環させて熱を吸収する方法が
ある。そのときその冷却水を供給する装置が冷却水供給
制御装置である。

〔従来の技術〕

第５図は、従来の冷却水供給制御袋装置の構成ブロック
図を示す。

冷却水供給制御装置を制御するためのプログラムは、通
常マイクロディスク５１９やフロッピーディスク５２１
に保存している。装置を稼働させるときには、電源を投
入するごとに、その制御プログラムをマイクロディスク
５１９やフロッピーディスク５２１から上位制御装置５
１７を介して装置内のＲＡＭ５１５に転送した後、マイ
クロプロセッサ５１１によりその制御プログラムを実行
していた。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、上位制御装置
５１７がレジスタ５１３に書き込んだ制御プログラムを
マイクロプロセッサ５１１が順次読み出し、さらにその
データをＲＡＭ５１５に格納するという方法で行なって
いた。従って、全ての制御プログラムをＲＡＭ５１５に
格納するまでには時間がかかり、そのため冷却水供給制
御装置が動作状態になるまでに時間がかかるという問題
点があった。

また、制御プログラムを転送する前に、転送のためのプ
ログラムを冷却水供給制御装置内に格納しておかなくて
はならないため手間がかかるという問題点があった。

一方、制御プログラム転送時の手間や時間を低減する方
法として、制御プログラムを装置内のＲＯＭに格納し、
それを逐次読み出して実行するという方法も考えられる
が、その場合は制御プログラムの修正が困難であるため
実用的ではなかった。

本発明は、このような点にかんがみて創作されたもので
あり、制御プログラムの転送に要する手間と時間を低減
するようにしたプログラムの転送制御方式を提供するこ
とを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明のプログラムの転送制御方式の原理ブ
ロック図である。

図において、第１格納手段１１１は、プログラムを保持
する。

主制御手段１１７は、プログラムを実行する。

第２格納手段１１３は、主制御手段１１７が実行するプ
ログラムを格納する。

格納制御手段１１５は、第１格納手段１１１および第２
格納手段１１３のプログラム格納場所を指定するととも
に、第１格納手段１１１に格納されたプログラムを第２
格納手段１１３に転送し、転送が終了したときに制御信
号を出力する。

切替え手段１１９は、制御信号に応じて第２格納手段１
１３と第１格納手段１１１との接続を、第２格納手段１
１３と主制御手段１１７との接続に切り替える。

従って、全体として、第１格納手段１１１に格納された
プログラムを第２格納手段１１３に転送し、そのプログ
ラムを実行するように構成されている。

〔作　用〕

格納制御手段１１５からの制御信号に応じて、切替え手
段１１９は、第２格納手段１１３と第１格納手段１１１
との接続を、第２格納手段１１３と主制御手段１１７と
の接続に切り替え、主制御手段１１７は、第２格納手段
１１３に格納されたプログラムを実行する。

本発明にあっては、格納制御手段１１５が、第１格納手
段１１１に格納されたプログラムを、主制御手段１１７
の実行プログラムを格納する第２格納手段１１３に転送
することにより、プログラムの転送に要する手間と時間
が低減される。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明のプログラムの転送制御方式を適用し
た一実施例の構成を示す。第３図は、実施例のアドレス
制御回路の詳細構成を示す。

■、１と　１゛′との・心　、ここで、本発明の実施例と第１図との対応関係を示して
おく。

第１格納手段１１１は、ＲＯＭ２２１に相当する。

第２格納手段１１３は、ＲＡＭ２１７に相当する。

格納制御手段１１５は、アドレス制御回路２１９に相当
する。

主制御手段１１７は、マイクロプロセッサ２１１に相当
する。

切替え手段１１９は、切替え回路２１５に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

↓−実施孤■盪威第２図において、本発明のプログラムの転送制御方式を
適用したプログラム制御装置は、装置全体の制御を行な
うマイクロプロセッサ２１１と、基準クロック信号を発
生する水晶発振子２２３と、マイクロプロセッサ２１１
に対するリセット信号を生成するリセット回路２１３と
、制御プログラムを保持するＲＯＭ２２１と、マイクロ
プロセッサ２１１が処理を行なう制御プログラムを格納
するＲＡＭ２１７と、ＲＡＭ２１７に対する接続を、マ
イクロプロセッサ２１１とＲＯＭ２２１のどちらか一方
に切り替える切替え回路２１５と、ＲＡＭ２１７および
ＲＯＭ２２．１の格納場所を指定するアドレスデータを
生成するアドレス制御回路２１９とを具えている。

マイクロプロセッサ２１１から出力されるクロック信号
は、ＲＡＭ２１７．アドレス制御回路２１９、ＲＯＭ２
２１に共通に入力される。また、アドレス制御回路２１
９には、電源が投入され各回路が動作可能になったこと
を受けて生成されるスタート信号が入力される。アドレ
ス制御回路２１９から出力されるアドレスデータは、Ｒ
ＯＭ２２１および切替え回路２１５（アドレスデータｂ
、として入力）に共通に供給され、アドレス制御回路２
１９から出力される切替え信号は、リセット回路２１３
および切替え回路２１５に共通に供給される。リセット
回路２１３の出力はマイクロプロセッサ２１１に供給さ
れ、ＲＯＭ２２１の出力（データｂ３）は切替え回路２
１５に供給される。

マイクロプロセッサ２１１から出力されるアドレスデー
タａ、およびリード／ライト（Ｒ／Ｗ）信号ａ２が切替
え回路２１５に供給される。また、マイクロプロセッサ
２１１と切替え回路２１５間でデータａ３の入出力が行
なわれる。ＲＯＭ２２１からのデータを入力するための
り−ド／ライト信号ｂ２が、固定値“′１゛°として切
替え回路２１５に入力される。

切替え回路２１５から出力されるアドレスデータＣ１お
よびリード／ライト信号Ｃ２がＲＡＭ２１７に供給され
る。また、切替え回路２１５とＲＡＭ２１７間でデータ
Ｃ３の入出力が行なわれる。

マイクロプロセッサ２１１には、水晶発振子２２３が接
続されている。

第３図は、アドレス制御回路２１９の詳細構成を示す。

図において、アドレス制御回路２１９は、クロック信号
に同期して計数動作を行なうカウンタ３１１と、ＲＯＭ
２２１の制御プログラムの最終格納アドレスデータを格
納する記憶素子３１３と、カウンタ３１１における計数
値と記憶素子３１３に記憶されている最終格納アドレス
データとの排他的論理和演算を行なう排他的論理和演算
素子３１７と、スタート信号と排他的論理和演算素子３
１７による演算結果に応じて、切り替え信号を出力する
レジスタ３１５とを具えている。

外部回路（マイクロプロセッサ２１１）からのクロック
信号がカウンタ３１１のクロック端子ＣＫに入力され、
スタート信号がカウンタ３１１のイネーブル端子Ｅおよ
びレジスタ３１５の一方の入力端に共通に入力される。

カウンタ３１１の出力は、排他的論理和演算素子３１’
Ｆの一方の入力端子と外部回路（ＲＯＭ２２１．切替え
回路２１５）に供給される。また、記憶素子３１３の出
力は排他的論理和演算素子３１７の他方の入力端子に供
給され、排他的論理和演算素子３１７の出力はレジスタ
３１５の他方の入力端に供給される。

レジスタ３１５の出力は、切り替え信号として外部回路
（リセット回路２１３．切替え回路２１５）に供給され
る。

■、実施例の動作第４図は、本発明の実施例における動作のタイムチャー
トを示す。

以下、第２図〜第４図に基づいて実施例における動作の
説明をする。

スタート信号は、冷却水供給制御装置の電源スィッチ（
図示せず）の投入を受けてハイレベルとなり、ハイレベ
ルのスタート信号が人力されると、アドレス制御回路２
１９は切替え回路２１５に対して、ローレベルの切り替
え信号を供給すると共に、マイクロプロセッサ２１１か
ら供給されるクロック信号に同期してアドレスデータの
加算を開始する。

ローレベルの切り替え信号を受けた切替え回路２１５は
、ＲＡＭ２１７とＲＯＭ２２１との接続を行なう。また
、アドレス制御回路２１９により生成されたアドレスデ
ータは、ＲＯＭ２２１に供給されると共に、切替え回路
２１５を介してＲＡＭ２１７に供給される。

また、マイクロプロセッサ２１１からのクロック信号は
ＲＡＭ２１７およびＲＯＭ２２１に供給され、アドレス
制御回路２１９で生成されたアドレスデータによる格納
場所の指定により、ＲＯＭ２２１内の制御プログラムデ
ータが読み出され、切替え回路２１５を介して順次ＲＡ
Ｍ２１７に転送される。

アドレス制御回路２１９により加算されるアドレスデー
タは、排他的論理和演算素子３１７により、記憶素子３
１３内に予め格納された最終格納アドレスデータと比較
されており、両者が等しくなるとＲＡＭ２１７への制御
プログラムデータの格納が終了したことになる。このよ
うにアドレス制御回路２１９により加算されるアドレス
データと記憶素子３１３内に予め記憶された最終格納ア
ドレスとが等しくなると、排他的論理和演算素子３１７
は出力をハイレベル（アドレス一致信号）とし、そのア
ドレス一致信号を受けたレジスタ３１５は、それまでロ
ーレベルであった切り替え信号をハイレベルにする。

アドレス制御回路２１９からハイレベルの切り替え信号
を受けた切替え回路２１５は、ＲＡＭ２１７とＲＯＭ２
２１との接続を、ＲＡＭ２１７とマイクロプロセッサ２
１１との接続に切り替える。

また、その切り替え信号はリセット回路２１３に供給さ
れ、それによりリセット回路２１３はマイクロプロセッ
サ２１１にリセット信号を供給する。

リセット信号が入力されたマイクロプロセッサ２１１は
、リセット動作を行ない、以後ＲＡＭ２１７に転送され
た制御プログラムを読み出して所望動作を行なう。

■、　　　　のまとめこのように、制御プログラムをＲＯＭ２２１に格納して
おき、それを電源投入とともに、アドレ大制御回路２１
９の制御によってＲＡＭ２１７に転送する。その後、マ
イクロプロセッサ２１１は、ＲＡＭ２１７に格納された
制御プログラムに基づいて制御を行なう。

従って、制御プログラムの転送に要する手間と時間を低
減することができる。

■３発明の変形態様なお、上述した本発明の実施例にあっては、第１格納手
段としてＲＯＭを採用したが、これに限られることはな
く、ＲＡＭへの制御プログラムの転送、格納が高速に行
なえるものであれば、他の如何なるものであってもよい
。

また、ｒ■、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、第１格納手段に保持
したプログラムを、格納制御手段によって、主制御手段
の実行プログラムを格納する第２格納手段に転送するこ
とにより、プログラムの転送に要する手間と時間を低減
することができるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のプログラムの転送制御方式の原理ブロ
ック図、第２図は本発明のプログラムの転送制御方式を適用した
一実施例の構成ブロック図、第３図は実施例のアドレス制御回路の詳細構成図、第４
図は実施例における動作のタイムチャート、第５図は従
来例の構成ブロック図である。図において、１１１は第１格納手段、１１３は第２格納手段、１１５は格納制御手段、１１７は主制御手段、１１９は切替え手段、２１１．５１１はマイクロプロセッサ、２１３はリセッ
ト回路、２１５は切替え回路、２１７．５１５はＲＡＭ。２１９はアドレス制御回路、２２１はＲＯＭ。２２３は水晶発振子、３１１はカウンタ、３１３は記憶素子、３１５．５１３はレジスタ、３１７は排他的論理和演算素子、５１７は上位制御装置、５１９はマイクロディスク、５２１はフロッピーディスクである。従来バク１コの盾成プ［第５図コツ／７凹

Claims

【特許請求の範囲】プログラムを保持する第１格納手段（１１１）と、プログラムを実行する主制御手段（１１７）と、前記主
制御手段（１１７）が実行するプログラムを格納する第
２格納手段（１１３）と、前記第１格納手段（１１１）および前記第２格納手段（
１１３）のプログラム格納場所を指定するとともに、前
記第１格納手段（１１１）に格納されたプログラムを前
記第２格納手段（１１３）に転送し、転送が終了したと
きに制御信号を出力する格納制御手段（１１５）と、前記制御信号に応じて、前記第２格納手段（１１３）と
前記第１格納手段（１１１）との接続を、前記第２格納
手段（１１３）と前記主制御手段（１１７）との接続に
切り替える切替え手段（１１９）と、を具えるように構成したことを特徴とするプログラムの
転送制御方式。