JP2968749B2 - マイクロプログラム調速制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロプログラム
調速制御回路に関し、特にハードウエアタイマを内蔵す
るデータ処理システムのデグレード化に伴なうマイクロ
プログラム制御装置におけるマイクロプログラム調速制
御回路に関する。

【０００２】

【従来の技術】汎用コンピュータ等のデータ処理システ
ムでは、ニーズに対応して同一機種を各種グレードに分
けてシリーズ化する場合がある。

【０００３】このような場合におけるデグレード化に
は、ハードウエアの変更による方法と、マイクロプログ
ラム処理の低速化による方法とがある。

【０００４】ハードウエアの変更による方法は、一般
に、各機種の互換性をなくすばかりでなく、機種毎に製
造工程を変えなければならないという欠点があり、得策
ではない。

【０００５】また、マイクロプログラム処理の低速化に
よる方法には、シリーズの下位モデルに同一演算処理装
置を使用することができ、開発工数とコストの削減を可
能としているので、よく行なわれており、ダミーマイク
ロ命令を使用する方法や、命令終了コマンドを切り換え
る方法が採用されている。

【０００６】ダミーマイクロ命令を使用する方法は、マ
イクロプログラム自体に次アドレスフイールドを持た
せ、この次アドレスフイールドを書き換えて、ある処理
の途中に何らの処理も行なわないダミーマイクロ命令を
埋め込むことにより、命令のマイクロプログラムの処理
速度を低下させる方法である。

【０００７】一方、命令終了コマンドを切り換える方法
は、機種別に命令終了コマンドを設け、機種毎に命令終
了コマンドを切り換えることにより、同じ命令の処理速
度を機種毎に変えるようにする方法である。

【０００８】しかしながら、上述の２つのマイクロプロ
グラム処理の低速化による方法も処理速度を遅くすれば
遅くするほど、マイクロプログラムが大きくなってしま
うという欠点がある。

【０００９】そこで、これを解決すべく特開平２−１７
８８３７号公報、特開平４−１１７５２４号公報および
特開平５−１５８６８４号公報の技術が開示されてい
る。

【００１０】これらの従来のマイクロプログラム調速制
御回路は、何れもソフトウエア命令を実現するマイクロ
プログラムに調速量（タイマ値）を指示するフイールド
を持ち、各ソフトウエア命令の起動時に命令に対応する
調速量をセットし、タイマまたはシフタの生成する調速
量が、セットされた調速量と同じとなるまで、ソフトウ
エア命令の実行を抑止しており、調速量の増大に伴なう
マイクロプログラムの増大を回避している。

【００１１】

【発明が解決しようとする課題】上述した従来のマイク
ロプログラム調速制御回路は、各ソフトウエア命令毎に
調速量を持たねばならないため、調速量の増大に伴なう
マイクロプログラムの増大を回避しえたとはいえ、マイ
クロプログラムが大きくなってしまうという欠点は未だ
解消されていない。

【００１２】さらに、調速量の生成のための専用のカウ
ンタやシフタを設けなければならず、ハードウエアも増
加させ、かつ、複雑化させるという欠点を有している。

【００１３】本発明の目的は、内臓タイマを利用するこ
とにより格段にハードウエアの追加とマイクロプログラ
ムの追加を削減できるマイクロプログラム調速制御回路
を提供することにある。

【００１４】

【課題を解決するための手段】第１の発明のマイクロプ
ログラム調速制御回路は、ハードウエアタイマを内蔵し
各ソフトウエア命令の実行を対応する複数のマイクロプ
ログラムの実行により実現する情報処理システムのマイ
クロプログラム調速制御回路において、調速量を記憶す
る第１の記憶手段と、前記ハードウエアタイマから前記
第１の記憶手段に格納されている調速量に応じた一定時
間間隔信号を生成する一定時間間隔信号生成手段と、前
記一定時間間隔信号の供給に応じてセットされて第１の
信号を生成しそれ以外のときには第２の信号を生成する
信号生成手段と、前記各ソフトウエア命令に対応するマ
イクロプログラムを格納する第２の記憶手段と、前記第
２の信号の供給に応答して起動して供給されるソフトウ
エア命令に対応するマイクロプログラムを格納している
前記第２の記憶手段のアドレスを供給し前記第１の信号
の供給に応答してその供給を停止する第１のアドレス供
給手段と、何等の処理も行なわないマイクロプログラム
を格納している前記第２の記憶手段のアドレスを１つ以
上と前記信号生成手段をリセットするリセット命令のマ
イクロプログラムを格納している前記第２の記憶手段の
アドレスとを格納し前記第１の信号の供給に応答して起
動して順にアドレスを供給し前記第２の信号の供給に応
答して停止する第２のアドレス供給手段と、前記第２の
記憶手段から供給されるマイクロプログラムに応じて演
算処理を行なう演算手段とを含んで構成されている。

【００１５】第２の発明のマイクロプログラム調速制御
回路は、第１の発明のマイクロプログラム調速制御回路
において、第１の記憶手段の調速量としてハードウエア
タイマのキャリー信号の何れかを指定し、一定時間間隔
信号生成手段は前記第１の記憶手段により指定されたキ
ャリー信号を一定時間間隔信号として供給することを特
徴としている。

【００１６】第３の発明のマイクロプログラム調速制御
回路は、第１の発明のマイクロプログラム調速制御回路
において、第１の記憶手段の調速量としてｎ（ｎは１以
上の整数）桁のデータを指定し、一定時間間隔信号生成
手段は前記第１の記憶手段により指定されたデータとハ
ードウエアタイマの下ｎ桁とが一致したときの一致信号
を一定時間間隔信号として供給することを特徴としてい
る。

【００１７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１８】図１は本発明のマイクロプログラム調速制
御回路の一実施の形態を示すブロック図である。

【００１９】本実施の形態のマイクロプログラム調速制
御回路は、図１に示すように、コンピュータ内臓の、例
えば、現在の時刻を計時するＴＯＤ（Ｔｉｍｅ ｏｆ
Ｄａｙ Ｃｌｏｃｋ）等のタイマ１と、調速量をフアー
ムウエアにより設定するレジスタ８と、レジスタ８の出
力によりタイマ１のキャリー９を有効／無効化する制御
回路１０と、制御回路１０の出力をセットしマイクロプ
ログラムによるリセットがあるまでホールドするレジス
タ２と、ソフトウエア命令に対応したマイクロプログラ
ムを記憶するマイクロプログラム記憶部５と、ソフトウ
エア命令に対応したマイクロプログラムをマイクロプロ
グラム記憶部５から読み出すためのアドレスを供給する
アドレス供給部３と、マイクロプログラム記憶部５から
ＮＯＰ命令（何等の処理も行なわない命令）列とレジス
タ２のリセット命令とよりなる調速用命令を読み出すた
めの各アドレスを供給する調速用命令アドレス供給部７
と、アドレス供給部３の出力と調速用命令アドレス供給
部７との出力の供給をうけレジスタ２の値に応じて何れ
かを選択するセレクタ４と、マイクロプログラム記憶部
５の出力に応じて対応する演算を実行する演算回路６と
を含んで構成されている。

【００２０】通常、ソフトウエア命令の実行は、マイク
ロプログラムのアドレス供給部３の出力により、マイク
ロプログラム記憶部５を参照して取り出されたマイクロ
プログラムが演算回路６にて実行される。

【００２１】タイマ１はコンピュータ内臓のハードウエ
アカウンタで構成されており、このカウンタを利用して
一定間隔を生成する。タイマ１が例えば１クロック毎に
カウントする２０ビットのカウンタで構成されていた場
合、２５６クロック毎の間隔を生成したい場合には、こ
のカウンタの下位の８ビット目から発生するキャリーを
利用する。

【００２２】レジスタ８は調速量をフアームウエアによ
り設定され、このレジスタ８の出力に応じてタイマ１の
カウンタのどのビットからのキャリーを有効とするかを
制御回路１０で決定する。調速量が０の場合はタイマ１
のキャリーはすべて無効化される。

【００２３】制御回路１０からは設定された調速量に応
じた一定間隔で有効信号が出力され、この信号がレジス
タ２にセットされ、レジスタ２はマイクロプログラムに
よるリセット要求があるまでこの値をホールドする。

【００２４】レジスタ２がセットされると、この出力で
アドレス供給部３の動作を抑止するとともに調速用命令
アドレス供給部７を起動し、さらに、セレクタ４を作動
させ、セレクタ４からの出力をアドレス供給部３の出力
から調速用命令アドレス供給部７の出力に切り換える。

【００２５】ここで、調速用命令アドレス供給部７には
調速用命令を呼び出すアドレス、すなわち、ＮＯＰ命令
に対応するマイクロプログラムが格納されているアドレ
スが１つ以上とレジスタ２のリセット命令に対応するマ
イクロプログラムが格納されているアドレスとが格納さ
れていて順に読み出される。

【００２６】調速用命令アドレス供給部７の出力がセレ
クタ４により選択されると、調速用命令アドレス供給部
７からのアドレスの供給により、まず、マイクロプログ
ラム記憶部５からＮＯＰ命令列が調速用命令アドレス供
給部７に格納されているＮＯＰ命令対応のアドレスの数
だけ順次マイクロプログラム記憶部５から読み出され、
演算回路６に供給されて演算処理装置の調速を実現し、
最後にレジスタ２のリセット命令に対応するマイクロプ
ログラムが読み出されてＮＯＰ命令列の終了時にレジス
タ２がリセットされる。

【００２７】これに応じてアドレス供給部３のホールド
信号が解除され、同時にセレクタ４がアドレス供給部３
の出力を選択することによりアドレス供給部３のホール
ドされていたアドレスがマイクロプログラム記憶部５に
供給され、そのアドレスからマイクロプログラム記憶部
５のマイクロプログラムの命令供給が再開される。

【００２８】図２は本実施の形態のマイクロプログラム
調速制御回路の動作を示すタイムチャートである。図２
においては、（１）から（８）に示す各タイミングにお
いての、左側に示す各機器等の出力する信号を示す。ｏ
ｐＮはＮ番目の命令、ｎｏｐＮはＮ番目のＮＯＰ命令、
ｒｓｅｔはリセット命令を示す。

【００２９】次に本実施の形態のマイクロプログラム調
速制御回路の動作について図１および２を参照して説明
する。

【００３０】タイマ１はタイミング（１）〜（８）を計
時している。そしてレジスタ８には調速量が予めマイク
ロプログラムにより設定されている。すなわち、タイマ
１のどのビットのキャリーを検出するかが設定されてい
る。

【００３１】タイミング（１）においては、アドレス供
給部３はｏｐ０のアドレスを出力しており、調速用命令
アドレス供給部７はｎｏｐ０のアドレスを出力している
がレジスタ２はセットされていないので、セレクタ４は
アドレス供給部３の出力であるｏｐ０のアドレスを選択
してマイクロプログラム記憶部５に供給している。

【００３２】タイミング（２）において、レジスタ８で
設定されたタイマ１のビットのキャリーが発生し制御回
路１０によりこれが有効化されて、タイミング（３）で
レジスタ２がセットされる。

【００３３】一方、アドレス供給部３はタイミング
（２）では次の命令であるｏｐ１のアドレスを出力しセ
レクタ４によりこれがマイクロプログラム記憶部５に供
給されている。このタイミング（２）では調速用命令ア
ドレス供給部７はｎｏｐ０のアドレスを出力保持してい
る。

【００３４】タイミング（３）でレジスタ２がセットさ
れたことによりアドレス供給部３はホールドされ次の命
令であるｏｐ２のアドレスが出力待ちとなっており、レ
ジスタ２がリセットされるまでタイミング（４）〜
（６）の間出力待ちとなる。一方、調速用命令アドレス
供給部７はレジスタ２がセットされたことにより起動
し、ｎｏｐ０のアドレス、ｎｏｐ１のアドレス、ｎｏｐ
２のアドレスと、次々に出力し、レジスタ２のセットに
より出力切替えを行なったセレクタ４を介してマイクロ
プログラム記憶部５に供給されて調速動作を実行し（一
回の調速はこの例では３個のｎｏｐ命令により実行され
る）、最後に、この例ではタイミング（６）で調速用命
令アドレス供給部７からｒｓｅｔのアドレスがセレクタ
４を介してマイクロプログラム記憶部５に供給されてレ
ジスタ２がリセットされる。

【００３５】レジスタ２がリセットされたタイミング
（７）で、アドレス供給部３で出力待ちとなっていたｏ
ｐ２のアドレスが、レジスタ２のリセットにより出力切
替えを行なったセレクタ４を介してマイクロプログラム
記憶部５に供給されマイクロプログラムの実行が再開さ
れる。

【００３６】以上説明したように、本実施の形態のマイ
クロプログラム調速制御回路ではタイマ１の利用するキ
ャリーを指定することにより一定時間間隔（（２のｎ
乗）＊（クロック周期））で一定量（（ＮＯＰ命令の
数）＊（クロック周期））の調速を行なうことができ、
ハードウエアを全グレードについて同一構成とし、従来
に比し格段にハードウエアの追加とマイクロプログラム
の追加を削減できるという効果を有している。

【００３７】以上の説明ではタイマ１のキャリーを利用
して一定時間間隔を発生しているが、本発明はこれに限
定されるものではない。レジスタ８にｎ桁の０をセット
し、これとタイマ１の下ｎ桁と比較し一致するたびにレ
ジスタ２をセットすることによっても（（２の（ｎ＋
１）乗）＊（クロック周期））の一定時間間隔を得るこ
とができる。このような実施の形態のマイクロプログラ
ム調速制御回路ではキャリーを利用する場合に比し多少
ハードウエアの量は増加するが、簡単な論理回路で構成
できるので従来に比しハードウエアの追加とマイクロプ
ログラムの追加を削減できるという効果を有している。

【００３８】

【発明の効果】以上説明したように、本発明のマイクロ
プログラム調速制御回路は、内臓ハードウエアタイマを
利用して一定時間間隔を構成しているので、従来に比し
格段にハードウエアの追加とマイクロプログラムの追加
を削減できるという効果を有している。

【図面の簡単な説明】

【図１】本発明のマイクロプログラム調速制御回路の一
実施の形態を示すブロック図である。

【図２】本実施の形態のマイクロプログラム調速制御回
路における動作を示すタイムチャートである。

【符号の説明】

１ タイマ ２ レジスタ ３ アドレス供給部 ４ セレクタ ５ マイクロプログラム記憶部 ６ 演算回路 ７ 調速用命令アドレス供給部 ８ レジスタ ９ キャリー １０ 制御回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ハードウエアタイマを内蔵し各ソフトウ
   エア命令の実行を対応する複数のマイクロプログラムの
   実行により実現する情報処理システムのマイクロプログ
   ラム調速制御回路において、調速量を記憶する第１の記
   憶手段と、前記ハードウエアタイマから前記第１の記憶
   手段に格納されている調速量に応じた一定時間間隔信号
   を生成する一定時間間隔信号生成手段と、前記一定時間
   間隔信号の供給に応じてセットされて第１の信号を生成
   しそれ以外のときには第２の信号を生成する信号生成手
   段と、前記各ソフトウエア命令に対応するマイクロプロ
   グラムを格納する第２の記憶手段と、前記第２の信号の
   供給に応答して起動して供給されるソフトウエア命令に
   対応するマイクロプログラムを格納している前記第２の
   記憶手段のアドレスを供給し前記第１の信号の供給に応
   答してその供給を停止する第１のアドレス供給手段と、
   何等の処理も行なわないマイクロプログラムを格納して
   いる前記第２の記憶手段のアドレスを１つ以上と前記信
   号生成手段をリセットするリセット命令のマイクロプロ
   グラムを格納している前記第２の記憶手段のアドレスと
   を格納し前記第１の信号の供給に応答して起動して順に
   アドレスを供給し前記第２の信号の供給に応答して停止
   する第２のアドレス供給手段と、前記第２の記憶手段か
   ら供給されるマイクロプログラムに応じて演算処理を行
   なう演算手段とを含むことを特徴とするマイクロプログ
   ラム調速制御回路。
2. 【請求項２】 第１の記憶手段の調速量としてハードウ
   エアタイマのキャリー信号の何れかを指定し、一定時間
   間隔信号生成手段は前記第１の記憶手段により指定され
   たキャリー信号を一定時間間隔信号として供給すること
   を特徴とする請求項１記載のマイクロプログラム調速制
   御回路。
3. 【請求項３】 第１の記憶手段の調速量としてｎ（ｎは
   １以上の整数）桁のデータを指定し、一定時間間隔信号
   生成手段は前記第１の記憶手段により指定されたデータ
   とハードウエアタイマの下ｎ桁とが一致したときの一致
   信号を一定時間間隔信号として供給することを特徴とす
   る請求項１記載のマイクロプログラム調速制御回路。