JP2006018490A - マイクロプロセッサ及び情報処理方法 - Google Patents
マイクロプロセッサ及び情報処理方法 Download PDFInfo
- Publication number
- JP2006018490A JP2006018490A JP2004194569A JP2004194569A JP2006018490A JP 2006018490 A JP2006018490 A JP 2006018490A JP 2004194569 A JP2004194569 A JP 2004194569A JP 2004194569 A JP2004194569 A JP 2004194569A JP 2006018490 A JP2006018490 A JP 2006018490A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- speed
- microprocessor
- register
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
【課題】 処理速度を動作クロック速度によらず、所定の速度に容易に変更できるマイクロプロセッサを提供する。
【解決手段】命令フェッチ部107はメモリ102から命令を読込み、命令解析部108に提供する。命令解析部108は命令を解析し、該命令に対応する指示を提供する。タイミング制御部109は命令解析部108から提供される一定動作速度を示す指示に応じて、演算部113に処理のタイミングを変更するための補正量を送信する。演算部113はタイミング制御部109から提供される補正量に応じて、演算結果の提供タイミングを変更する。
【選択図】 図1
【解決手段】命令フェッチ部107はメモリ102から命令を読込み、命令解析部108に提供する。命令解析部108は命令を解析し、該命令に対応する指示を提供する。タイミング制御部109は命令解析部108から提供される一定動作速度を示す指示に応じて、演算部113に処理のタイミングを変更するための補正量を送信する。演算部113はタイミング制御部109から提供される補正量に応じて、演算結果の提供タイミングを変更する。
【選択図】 図1
Description
本発明は、プログラムが格納されたメモリから提供される命令に応じて、情報処理を実行するマイクロプロセッサに関する。
従来、マイクロプロセッサの処理速度を制御する方法の1つとして、パイプラインのバイパスの制御が行われている(特許文献1)。
又、マイクロプロセッサの処理速度を制御する方法として、マイクロプロセッサの動作クロックを動的に変更する方法がある。このようなマイクロプロセッサでは、マイクロプロセッサ全体の動作周波数が特定の周波数に変化する。
特開平8−147163号公報(段落0011−0012、図4、頁3)
動作クロックを動的に変更するマイクロプロセッサの場合、動作クロックの変更を行うには、複数のレジスタにアクセスする必要があったり、周辺I/Oを制御する必要があり煩雑である。
マイクロプロセッサを組み込んだ組み込み機器では、マイクロプロセッサのプログラムに応じて、GPIOやバスを制御して周辺回路や周辺LSIの制御に必要な信号を生成することが多い。これらの信号は、クロック周波数などにばらつきがない方が望ましい。
本発明は、処理速度を動作クロック速度によらず、所定の速度に容易に変更できるマイクロプロセッサを提供することを目的とする。
本発明では、特定の命令に関連する動作のみを操作し、専用命令を設けることによって制御の簡略化を計る。また、物理的な動作クロック速度とは別の仮想的な動作速度モードを基にハードウエアを操作し、あたかも物理的な動作クロック速度を変更したように、マイクロプロセッサの処理速度が変更される。
マイクロプロセッサの処理速度を動作クロック速度によらず、所定の速度に容易に変更できる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図1は、本発明の一実施の形態によるマイクロプロセッサ101の構造ブロック図である。
このマイクロプロセッサ101には、メモリー102、外部クロック発生部103、電源回路104ならびに図示しない外部LSI及び外部回路が接続されている。命令の実行は、メモリーコントローラ105によってメモリー102上のプログラムがインストラクションキャッシュ(Iキャッシュ)106に格納され、命令プリフェッチ部107が1命令づつ読み出して命令解析部108に送るという順序で処理される。
命令解析部108は、命令のビット列の解釈を行って、タイミング制御部109、スクラッチパッド部110、レジスタ部111、演算部113そして周辺ブロック制御部114に、信号線90を介して信号を送り、指定された処理を実行する。演算部113は論理演算を行うALU部113a、加減乗除の四演算を行うの四則演算部113bを含む。尚、図1のブロック図に示される各信号線は、簡単のため全て1本で表されているが、実際は1本又は複数本である。
マイクロプロセッサ101に入力される物理的なクロック信号CK0や動作電圧Vccは、周辺ブロック制御部114がクロック回路制御部116を通して外部クロック発生部103と電源回路104を制御することにより決定される。
プロセッサ内部で使用される物理的なクロックCK1は、入力されたクロック信号CK0を基にクロックジェネレータ(CG)115で生成される。クロックジェネレータ115は、クロック回路制御部116によって制御される。
クロック回路制御部116は、内部に3つの実速度レジスタ116aと設定情報部116bの組を持っている。設定情報部116bの設定は、クロックジェネレータ設定、外部クロック設定と電源回路設定である。また、それぞれの設定情報で実現される動作速度の値が実速度レジスタ116aに設定される。3つの設定情報の切り替えは、周辺ブロック制御部114によって制御される。実速度レジスタ116aと設定情報部116bの設定情報も同様に、周辺ブロック制御部114を介して設定される。
タイミング制御部109は、内部に動作速度モードを保持するレジスタを2つ持っている。2つのレジスタは、現在の動作速度モードを格納するレジスタ(以下、動作速度レジスタ109a)と、該レジスタの値を退避するための記憶領域としてのレジスタ(以下、退避レジスタ109b)である。
タイミング制御部109は、動作速度レジスタ109aと実速度レジスタ116aと命令解析部108からの信号に応じて、あらかじめ定められた遅延を要求する信号を、命令プリフェッチ部107又は演算部113に送信する。命令プリフェッチ部107、演算部113は、タイミング制御部109からの指示のもとに処理のタイミング(処理速度)を可変する。
図2に本実施の形態に係るマイクロプロセッサの機械語(ISA)のビット構造図を示す。
この機械語は、1命令が32ビットのビット列からなり、大きく分けて4種類の構成(type1〜type4)を有している。「command」は命令を示し、「op1」又は「op2」は4ビットのオペランドであって、例えばレジスタ部111の各レジスタのレジスタ番号である。「direct number」は例えばメモリ102のメモリアドレス、「exop1」はALU113a等のプロセッサ101内に設けられた各ブロックのアドレスである。
実装されている命令は、LOAD・SET命令(type2)、四則演算命令(type2)、ビット演算命令(type2、3)、比較命令(type2)、ジャンプ命令(type1)、分岐ジャンプ命令(type1)、NOP命令(type4)、周辺ブロック制御命令(type,4)、割り込み制御命令(type4)、実速度レジスタ制御命令(type4)を含む。タイミングの制御は、付加ビットと呼ぶ各命令の上位2ビットの値201又は動作速度モード制御命令によって書き換えられるタイミング制御部109内部のレジスタ109a、109bによって行われる。
動作速度モード制御命令としては、タイミング制御部109の持つ2つのレジスタ109a、109bにアクセスする下記の4つの命令がある。
1.レジスタ部111の任意のレジスタの値を動作速度レジスタ109aにセットする命令。
2.動作速度レジスタ109aの値をレジスタ部111の任意のレジスタにセットする命令。
3.動作速度レジスタ109aの値を退避レジスタ109bにセットした後、レジスタ部111の任意のレジスタの値を動作速度レジスタ109aにセットする命令。
4.退避レジスタ109bの値を動作速度レジスタ109bにセットする命令。
尚、レジスタと付加ビット201の少なくとも一方が定速度実行命令と指示されている場合、実行される命令は定速度実行状態となる。
図3は、本実施形態に係るマイクロプロセッサの機械語に含まれる付加ビット201を利用した場合の動作を示すフローチャートである。ここで、付加ビット201を使用した動作速度モード制御命令を「定速度実行命令」と呼ぶことにする。
命令解析部108は、命令プリフェッチ部107から次命令のビット列を取得する(ステップS301)。そして、命令のビット列を解釈し(ステップS302)、定速度実行命令か否か、及びプロセッサ101内のどの回路ブロックを使用するかを判断する(ステップS303)。定速度実行命令ならば、タイミング制御部109に定速度実行を示す信号と制御対象(図1に示される回路ブロックのうち何れか1つ)を表す信号を信号線91を介して送る(ステップS304)。
タイミング制御部109は、クロック回路制御部116の実速度レジスタ116aの値からタイミング補正量を算出する(ステップS305)。プロセッサ101内部の各回路ブロックはクロックCK1に基づいて動作している。実速度レジスタ116aにはクロックジェネレータ116aが発生している物理的な現在のクロックCK1の速度が格納されている。タイミング制御部109はクロックCK1の速度と所定の定速度(一般にクロックCK1より低い速度)との比率を求め、この比率に応じて補正量を決定する。例えば上記所定の定速度がクロックCK1の速度の1/5の場合、タイミング制御部109は補正量を5と決定する。タイミング制御部109は指定された制御対象に、決定した補正量を示す信号を送る(ステップS306)。ステップS303で、受信した命令が定速度実行命令ではない場合、命令解析部108はタイミング制御部109に制御対象を表す信号のみを送る。
図4は、本実施形態に係るマイクロプロセッサのタイミング制御部109のレジスタを利用した場合の動作を示すフローチャートであって、付加ビット201を使用せずに、動作速度レジスタ109aのみを用いた場合を示す。
命令解析部108は、命令プリフェッチ部107から次命令のビット列を取得する(ステップS401)。そして、命令のビット列を解釈し(ステップS402)、タイミング制御部109に制御対象を表す信号を送る(ステップS403)。タイミング制御部109は、動作速度レジスタ109aの値から、定速度実行状態か(動作速度レジスタ109aの値が所定の一定速度か)判断する(ステップS404)。定速度実行状態ならば、クロックジェネレータ115とクロック周辺回路制御部114の状態からタイミング補正量を算出し(ステップS405)、指定された制御対象に補正量を示す信号を送る(ステップS406)。定速度実行状態ではない場合は、タイミング制御部109に制御対象を表す信号のみを送る(ステップS403)。
図5は、動作速度レジスタ109aに値を設定する動作を示すフローチャートである。
命令解析部108は、命令プリフェッチ部107から次命令のビット列を取得する(ステップS407)。そして、命令のビット列を解釈し(ステップS408)、タイミング制御部109に動作速度レジスタの更新を表す信号と、命令のビット列に含まれている変更後の値を送る(ステップS409)。タイミング制御部109は、動作速度レジスタ109aに指定値(変更後の値)を設定する(ステップS410)。
図5は、本実施形態に係るマイクロプロセッサのタイミング遅延動作の一例を示す模式図である。図5はstage1〜stage4の一連の処理が、3つの命令について連続実行させた場合のパイプライン処理の様子を、4つの速度モード501〜504について示したものである。以下の説明では、メモリ102からメモリーコントローラ105、Iキャッシュ106、命令プリフェッチ部107を介して命令解析部108へ転送された命令が、演算部113(ALU113a又は四則演算部113b)による演算処理であった場合を例として説明する。
マイクロプロセッサ101は、4段階のパイプライン構造を持ち、2つの物理的な速度モード、つまり低速度モード(低速度補正なし)501と高速度モード(高速度補正なし)502を基本的に備え、高速度モード502は低速度モード501の2倍の速度であるとする。更にマイクロプロセッサ101は、本実施形態に係る高速度モード(高速度補正)503又は高速度モード(高速度補正)504を備えている。
低速度モード501は一般的な低速度モードを示し、上記実施形態で説明した動作速度モード制御は行われていない。stage1では一般に命令解析部108による命令解析が行われ、stage2では命令解析部108からの指示に応じて、本例では演算部113による演算が行われる。stage3で演算部113は信号線92により、レジスタ部111の何れかのレジスタにアクセスする。stage4で演算部113は信号線92により演算結果をレジスタ部111の何れかのレジスタに転送する。
低速度モード501において、パイプライン処理は時刻t0で開始され、第1の命令に関する処理結果の転送は時刻t8で終了し、第2の命令に関する処理結果の転送は時刻t10で終了し、第3の命令に関する処理結果の転送は時刻t12で終了している。このモードによるパイプライン処理では、どの回路ブロックもストール(動作が一時に停止)していない。
高速度モード502は従来の高速度モードを示し、この場合も上記実施形態で説明した動作速度モード制御は行われておらず、3つの命令についてパイプライン処理が行われている。このパイプライン処理は時刻t0で開始され、第1の命令に関する処理結果の転送は時刻t4で終了し、第2の命令に関する処理結果の転送は時刻t5で終了し、第3の命令に関する処理結果の転送は時刻t6で終了している。この場合でも、どの回路ブロックもストールしていない。
このように低速度モード及び高速度モードが設けられている理由は、プロセッサが組み込まれた装置において、高速動作が要求される場合と、低速動作が要求される場合とがあるからである。このようなプロセッサが組み込まれる装置としてDVDレーコーダを例にすると、メニュー画面を表示しているときは低速動作でよいが、映像データのダビング中に、HDDに記録されている他の映像データを再生するような場合は高速動作が要求される。動作モードを低速動作から高速動作へ切替えるには、プロセッサに供給する電源電圧を高電圧に変更し、プロセッサの動作速度を決定するクロックジェネレータのクロック周波数を高周波数に変更する必要がある。ここで、電源電圧が所定の高電圧に安定し、クロック周波数が所定の高周波数に安定するには時間が必要である。この結果、処理の遅延が生じる。この遅延時間は、プロセッサのクロック周期を基準にして考えると大きなロス時間となる。動作モードを低速動作から高速動作へ切替える場合も、同様に大きなロス時間が生じる。
又、低速度モード及び高速度モードが設けられている他の理由は、例えばHDDにデータを転送する場合、データを所定速度で転送する必要がある。HDDの場合、この所定速度を超える高速でデータを転送すると、転送ミスが生じる可能性が高くなる。従って、通常は高速モードで動作し、例えばHDDにデータを転送するときのみ動作モードを低速に設定することで、全体的な処理速度を上げることができる。しかし、前述したように動作速度を変更するときにはロス時間が生じる。
従って本発明に係るプロセッサは、通常は高速で動作し、一定速動作(一般に低速度動作)が要求されるときのみ、電源電圧やクロック周波数を変更せずに、プロセッサの動作速度を擬似的に低速とする。これにより上記ロス時間の発生を防ぐことができる。
図5には、擬似的な一定速動作を行う方法として、高速度モード503(演算部補正)及び高速度モード504(命令フェッチ部補正)が示されている。高速度モード503及び高速度モード504のいずれのモードであっても、クロックジェネレータ115が発生しているクロックCK1は高速モード502の場合と同様に高速クロックであるとする。つまりプロセッサ101は高速度モード503であっても高速度モード504であっても、高速クロックに基づいて動作している。
先ず、高速度モード503について説明する。高速度モード503はタイミング制御部109からの制御により演算部113(stage2)をストールさせた例を示している。stage1の処理(命令解析)は時刻t0で開始され時刻t1で終了している。この例では、解析された命令は四則演算部113bによる演算であったとする。四則演算部113bは命令解析部108からの指示に応じて演算処理を時刻t1で開始し時刻t2で終了する。しかし、図3又は図4に示した方法で四則演算部113bの補正量レジスタr2にタイミング補正量すなわち遅延補正量(例えば5)が設定されていると、四則演算部113bは演算結果をレジスタ部111に転送せずに保持する。この例では、時刻t2〜t6の間保持する。stage3及びstage4は通常の高速処理である。従って、演算結果の転送は時刻t8で終了する。
第2の命令について命令解析部108は時刻t1から解析を始め、時刻t2で解析を終了するが、第2の命令に基づく指示を演算部に与えることができず、命令解析部108も時刻t2〜t6の間ストールする。時刻t6で四則演算部113bは演算を開始し、時刻t7で終了するが、この例では、四則演算部113bの補正量レジスタr2に遅延補正量(例えば2)が設定されているので、四則演算部113bは演算結果を時刻t8まで保持する。stage3及びstage4は通常の高速処理である。従って、第2の命令に関する演算結果の転送は時刻t10で終了する。
第3の命令について命令解析部108は時刻t6から解析を始め、時刻t7で解析を終了するが、第3の命令に基づく指示を演算部に与えることができず、時刻t7〜t8の間ストールする。時刻t8で四則演算部113bは演算を開始し、時刻t9で終了するが、この例では、四則演算部113bの補正量レジスタr2に遅延補正量(例えば2)が設定されているので、四則演算部113bは演算結果を時刻t10まで保持する。stage3及びstage4は通常の高速処理である。従って、第2の命令に関する演算結果の転送は時刻t12で終了する。
以上の結果、第1〜第3の命令に対する演算結果の転送は、それぞれ時刻t8、t10、t12で終了する。このタイミングは低速度モード(補正なし)501の場合と同様である。このようにして本実施形態では、高速クロックで動作していても、低速クロックで動作している場合と同様な処理速度となる。従って、HDDのような一定速度(ここでは低速度)の転送が要求される機器に対して、データを一定速で提供することができる。
次に、高速度モード504について説明する。
高速度モード504は命令プリフェッチ部107をストールさせた場合を示している。図3又は図4に示した方法で命令プリフェッチ部107の補正量レジスタr3に遅延補正量を設定することで、命令プリフェッチ部107をストールさせる。命令プリフェッチ部107をストールさせた場合、命令プリフェッチ部107が命令解析部108に、有効な命令ビット列を受け渡すタイミングが遅延される。図5の高速度モード504では、時刻t1〜t6の間、第2の命令の有効な命令ビット列を受け渡すタイミングが遅延され、時刻t7〜t8の間、第3の命令の有効な命令ビット列を受け渡すタイミングが遅延されている。このようにして、高速度命令504は低速度モード501に近いタイミングで処理を行うことができる。
以上本発明によれば、マイクロプロセッサの動作クロック速度を意識せずに、保証された一定の速度で動作するプログラムが実現可能である。又、プログラマが簡単な方法で安定な信号をプロセッサから生成させることができる。更に、プログラマが指定した処理を、プロセッサの動作クロック速度によらず、低速であるが一定の速度で実行するプロセッサを提供できる。
以上の説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではなく、様々な変形例を実施することができる。そのような変形例も本発明に含まれるものである。又、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。
101・・・マイクロプロセッサ、102・・・メモリー、103・・・外部クロック、104・・・電源回路、105・・・メモリーコントローラ、106・・・インストラクションキャッシュ、107・・・命令プリフェッチ部、108・・・命令解析部、109・・・タイミング制御部、110・・・スクラッチパッド部、111・・・レジスタ部、113・・・演算部、114・・・周辺ブロック制御部、115・・・クロックジェネレータ、116・・・クロック回路制御部、117・・・I/O制御部、201・・・付加ビット列、202・・・コマンドビット列、203・・・拡張オペランド。
Claims (11)
- プログラムが格納されたメモリから提供される命令に対応する処理を実行するマイクロプロセッサにおいて、
前記メモリから命令を読み込み該命令を提供する命令読込み手段と、
前記命令読込み手段から提供される前記命令を解析し、命令に対応する指示を提供する命令解析手段と、
前記命令解析手段から提供される指示に応じて演算を行う演算手段と、
前記命令解析手段から提供される一定動作速度を示す指示に応じて、前記演算手段に処理のタイミングを変更するための補正量を送信するタイミング制御手段と、
を具備することを特徴とするマイクロプロセッサ。 - 前記タイミング制御手段は、前記命令解析手段から提供される第1の一定動作速度を記録する動作速度レジスタ、及び前記命令解析手段から前記第1とは異なる第2の一定動作速度が提供される場合、前記第1の一定動作速度を退避させるための退避レジスタを具備することを特徴とする請求項1記載のマイクロプロセッサ。
- データを一時的に格納する複数のレジスタを含むレジスタ部を更に具備し、前記タイミング制御手段は、前記命令解析手段から提供される第1の一定動作速度を記録する動作速度レジスタ、及び前記命令解析手段から前記第1とは異なる第2の一定動作速度が提供される場合、前記第1の一定動作速度を前記レジスタ部の1レジスタに退避してから、前記第2の一定動作速度を前記動作速度レジスタに格納することを特徴とする請求項1記載のマイクロプロセッサ。
- 前記タイミング制御手段は、前記命令解析手段から提供される第1の一定動作速度を記録する動作速度レジスタ、及び前記命令解析手段から前記第1とは異なる第2の一定動作速度が提供される場合、前記第1の一定動作速度を前記メモリに退避してから、前記第2の一定動作速度を前記動作速度レジスタに格納することを特徴とする請求項1記載のマイクロプロセッサ。
- 前記タイミング制御手段は処理の遅延を要求するための遅延補正量を前記演算手段に送信することを特徴とする請求項1記載のマイクロプロセッサ。
- 前記マイクロプロセッサの現在の動作クロック速度を示す実速度を記録する実速度レジスタを具備し、前記タイミング制御手段は前記実速度と前記命令解析手段から提供される指示に含まれる一定速度に基づいて、前記遅延補正量を決定することを特徴とする請求項5記載のマイクロプロセッサ。
- プログラムが格納されたメモリから提供される命令に対応する処理を実行するマイクロプロセッサにおいて、
前記メモリから命令を読み込み該命令を提供する命令読込み手段と、
前記命令読込み手段から提供される前記命令を解析し、命令に対応する指示を提供する命令解析手段と、
前記命令解析手段から提供される指示に応じて演算を行う演算手段と、
前記命令解析手段から提供される一定動作速度を示す指示に応じて、前記命令読込み手段に処理のタイミングを変更するための補正量を前記演算手段に送信するタイミング制御手段と、
を具備することを特徴とするマイクロプロセッサ。 - 前記タイミング制御手段は処理の遅延を要求するための遅延補正量を前記命令読込み手段に送信することを特徴とする請求項7記載のマイクロプロセッサ。
- プログラムが格納されたメモリから提供される命令に応じて、演算部を用いて情報を処理するマイクロプロセッサの情報処理方法
前記メモリから命令を読み込み、
前記読み込まれた命令を解析し、
前記解析された命令が、前記マイクロプロセッサが動作している実際のクロック速度に関わらず、処理速度を所定の一定速度に変更する命令か判断し、
前記解析された命令が、処理速度を前記所定の一定速度に変更する命令の場合、前記演算部に処理のタイミングを変更するための補正量を送信することを特徴とする情報処理方法。 - 前記補正量を送信するステップでは、処理の遅延を要求するための遅延補正量が前記演算部に送信されることを特徴とする請求項9記載の情報処理方法。
- プログラムが格納されたメモリから命令を読込む命令フェッチ部を具備し、読込んだ命令に応じて情報を処理するマイクロプロセッサの情報処理方法であって、
前記命令フェッチ部を用いて前記メモリから命令を読み込み、
前記読み込まれた命令を解析し、
前記解析された命令が、前記マイクロプロセッサの物理的なクロック速度に関わらず、処理速度を所定の一定速度に変更する命令か判断し、
前記解析された命令が、処理速度を前記所定の一定速度に変更する命令の場合、前記命令フェッチ部に処理の遅延を要求する信号を送信することを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194569A JP2006018490A (ja) | 2004-06-30 | 2004-06-30 | マイクロプロセッサ及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194569A JP2006018490A (ja) | 2004-06-30 | 2004-06-30 | マイクロプロセッサ及び情報処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006018490A true JP2006018490A (ja) | 2006-01-19 |
Family
ID=35792717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004194569A Pending JP2006018490A (ja) | 2004-06-30 | 2004-06-30 | マイクロプロセッサ及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006018490A (ja) |
-
2004
- 2004-06-30 JP JP2004194569A patent/JP2006018490A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
US6959367B2 (en) | System having read-modify-write unit | |
JP3260083B2 (ja) | デバッグシステム及びデバッグ方法 | |
JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
KR100391041B1 (ko) | 마이크로코드명령에대한정보를갱신하기위한방법및장치 | |
JPH11316695A (ja) | ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置 | |
JP2006018490A (ja) | マイクロプロセッサ及び情報処理方法 | |
JP2007073067A (ja) | プロセッサ集積回路及びプロセッサ集積回路を用いた製品開発方法 | |
JP3697393B2 (ja) | プロセッサ | |
EP1177499A1 (en) | Processor and method of executing instructions from several instruction sources | |
US7587579B2 (en) | Processor core interface for providing external hardware modules with access to registers of the core and methods thereof | |
JP3097602B2 (ja) | データ処理装置 | |
JPH06324861A (ja) | Cpu制御システム及び制御方法 | |
JP3366235B2 (ja) | データ読み出し制御装置 | |
JPH06149669A (ja) | キャッシュデータ転送方式およびキャッシュデータ転送装置 | |
KR100336743B1 (ko) | 데이터처리회로 | |
JP2711159B2 (ja) | プロセッサ動作状態調整方法 | |
JP3197045B2 (ja) | 拡張中央演算処理装置 | |
JP3063593B2 (ja) | プログラマブルコントローラ | |
KR20080048943A (ko) | 집적 회로 장치 및 오디오 처리 장치 | |
JPH03252731A (ja) | マイクロプロセッサ | |
JPH1139278A (ja) | プロセッサおよびメモリアクセス方法 | |
JPH0454531A (ja) | プログラム読出し回路 | |
JPS6129956A (ja) | メモリ制御装置 | |
JPH1069460A (ja) | バス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070620 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20091014 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A02 | Decision of refusal |
Effective date: 20100302 Free format text: JAPANESE INTERMEDIATE CODE: A02 |