KR950003974A - 정보 처리 장치 - Google Patents

정보 처리 장치 Download PDF

Info

Publication number
KR950003974A
KR950003974A KR1019940015894A KR19940015894A KR950003974A KR 950003974 A KR950003974 A KR 950003974A KR 1019940015894 A KR1019940015894 A KR 1019940015894A KR 19940015894 A KR19940015894 A KR 19940015894A KR 950003974 A KR950003974 A KR 950003974A
Authority
KR
South Korea
Prior art keywords
pipeline
pause
execution
stage
instruction
Prior art date
Application number
KR1019940015894A
Other languages
English (en)
Other versions
KR0136019B1 (ko
Inventor
야스시 오오이
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR950003974A publication Critical patent/KR950003974A/ko
Application granted granted Critical
Publication of KR0136019B1 publication Critical patent/KR0136019B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3873—Variable length pipelines, e.g. elastic pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Advance Control (AREA)

Abstract

본 발명의 목적은 인터럽트를 이용하지 안혹 타이머의 출력신호에 동기하여 처리가능한 파이프라인 처리 방식의 정보처리 장치를 제공함에 있다.
파이프라인의 실행을 일시 정지하는 일시 정지명령을 명령 세트에 갖고, 동시에 파이프라인의 실행 및 정지를 제어하는 파이프라인 제어수단을 구비하고, 파이프라인 제어수단이 일시 정지 명령의 실행에 의해 출력되는 일시 정지 신호에 기초하여 파이프라인의 각 스테이지를 정지상태로 설정함과 동시에, 일시 정지 명령에 의해 지정된 파이프라인 실행 재개수단이 출력하는 펄스 신호에 기초하여 정지상태에 있는 파이프라인의 각 스테이지를 실행 상태로 설정한다.

Description

정보 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 정보 처리장치의 제1실시예의 블럭도, 제2도는 제1실시예의 동작을 도시한 타이밍챠트, 제5도는 본 발명의 제3실시예의 블럭도.

Claims (8)

  1. 명령 실행 과정을 복수 스테이지로 분할하여 파이프라인 처리하는 정보 처리 장치에 있어서, 상기 정보 처리장치가 파이프라인의 실행을 일시 정지하는 일시 정지 명령을 명령 세트에 갖고, 또한 파이프라인의 실행 및 정지를 제어하는 파이프라인 제어수단을 구비하고, 상기 파이프라인 제어 수단이 상기 일시 정지 명령의 실행에 의해 출력되는 일시 정지 신호에 기초하여 파이프라인의 각 스테이지를 정지 상태로 설정함과 동시에, 상기 일시 정지 명령에 의해 지정된 파이프라인 실행 재개 수단의 출력 신호에 기초하여 정지 상태에 있는 상기 파이프 라인의 각 스테이지를 실행 상태로 설정하는 것을 특징으로 하는 정보 처리 장치.
  2. 제1항에 있어서, 상기 일시 정지 명령이 오퍼랜드부에서 상기 파이프라인 실행 재개수단을 지정하는 것을 특징으로 하는 정보 처리 장치.
  3. 제1항 또는 제 2항에 있어서, 상기 파이프라인 제어 수단이 파이프라인의 일시 정지의 설정 및 해제를 기억하기 위한 기억 수단을 구비하고, 파이프라인의 명령 디코드 스테이지로부터 출력되는 상기 일시 정지 명령의 디코드 신호가 상기 기억 수단의 세트 단자에 입력되어 이 기억 수단의 출력 신호에 따라 파이프 라인의 각 스테이지 레지스터의 기록을 금지함과 동시에, 상기 일시 정지 명령에 의해 지정된 상기 파이프라인 재개 수단의 출력 신호가 상기 기억 수단의 리셋 단자에 입력되어 이 기억 수단의 출력 신호에 의해 파이프라인의 각 스테이지 레지스터의 기록을 허가하는 것을 특징으로 하는 정보 처리장치.
  4. 제1항 또는 제2항에 있어서, 상기 파이프라인 제어 수단이 파이프라인의 일시 정지의 설정 및 해제를 기억하기 위한 기억 수단과 게이트 수단을 구비하고, 파이프라인의 명령 디코드 스테이지로부터 출력되는 상기 일시 정지 명령의 디코드 신호가 상기 기억수단의 세트 단자에 입력되어 이 기억 수단의 출력 신호에 따라 파이프라인의 각 스테이지 레이스터의 기록을 금지함과 동시에, 상기 일시 정지 명령에 의해 지정된 상기 파이프라인 재개 수단의 출력신호가 상기 기억수단의 리셋단자 및 상기 게이트 수단에 입력되어 이 게이트 수단의 출력 신호에 의해 파이프 라인의 각 스테이지 레지스터의 기록을 허가하는 것을 특징으로 하는 정보 처리 장치.
  5. 제1항 또는 제2항에 있어서, 상기 파이프라인 제어 수단이 파이프라인의 일시 정지의 설정 및 해제 하기 위한 게이트 수단을 구비하고, 파이프라인의 실행 스테이지로부터 출력되는 상기 일시 정지 명령의 디코드 신호가 상기 게이트 수단에 입력되어 이 게이트 수단의 출력에 기초하여 파이프라인의 각 스테이지 레지스터의 기록을 금지함과 동시에, 상기 일시 정지 명령에 의해 지정된 상기 파이프라인 재게 수단의 출력신호가 상기 게이트 수단으로 입력되어 이 게이트 수단의 출력에 기초하여 파이프 라인의 각 스테이지 레지스터의 기록을 허가하는 것을 특징으로 하는 정보 처리 장치.
  6. 재1항 또는 제2항에 있어서, 상기 파이프라인 제어 수단이 상기 일시 정지 명령의 오퍼랜드에서 지정된 상기 파이프라인 실행 재개 수단을 선택하기 위한 선택 수단을 구비한 것을 특징으로 하는 정보 처리 장치.
  7. 제1항 또는 제2항에 있어서, 상기 일시 정지 명령의 파이프라인의 실행 제2스테이지로의 전송시, 후단의 명령이 일시 정지 명령이 아닐 때에 상기 파이프라인 실행 재개 수단의 지정이 리셋되는 것을 특징으로 하는 정보 처리장치.
  8. 제1항 또는 제2항에 있어서, 상기 파이프라인 실행 재개 수단이 소정 주기 의 펄스 신호를 발생하는 1 또는 복수의 타이머 수단으로 이루어지는 것을 특징으로 하는 정보 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015894A 1993-07-05 1994-07-04 정보 처리 장치 KR0136019B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5165612A JP2748822B2 (ja) 1993-07-05 1993-07-05 情報処理装置
JP93-165612 1993-07-05

Publications (2)

Publication Number Publication Date
KR950003974A true KR950003974A (ko) 1995-02-17
KR0136019B1 KR0136019B1 (ko) 1998-06-15

Family

ID=15815675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015894A KR0136019B1 (ko) 1993-07-05 1994-07-04 정보 처리 장치

Country Status (5)

Country Link
US (1) US5579498A (ko)
EP (1) EP0633522B1 (ko)
JP (1) JP2748822B2 (ko)
KR (1) KR0136019B1 (ko)
DE (1) DE69424092T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761492A (en) * 1996-05-07 1998-06-02 Lucent Technologies Inc. Method and apparatus for uniform and efficient handling of multiple precise events in a processor by including event commands in the instruction set
US5850556A (en) * 1996-12-26 1998-12-15 Cypress Semiconductor Corp. Interruptible state machine
KR100237642B1 (ko) * 1996-12-30 2000-01-15 구자홍 파이프라인 정지회로를 구비한 프로세서
JP2954119B2 (ja) * 1997-11-26 1999-09-27 日本電気株式会社 命令実行サイクル可変回路
US6507862B1 (en) 1999-05-11 2003-01-14 Sun Microsystems, Inc. Switching method in a multi-threaded processor
WO2002077799A1 (en) * 2001-03-22 2002-10-03 Infineon Technologies Ag Program-controlled unit employing a stop instruction
US7155718B1 (en) * 2002-04-04 2006-12-26 Applied Micro Circuits Corp. Method and apparatus to suspend and resume on next instruction for a microcontroller
US7000095B2 (en) * 2002-09-06 2006-02-14 Mips Technologies, Inc. Method and apparatus for clearing hazards using jump instructions
FR2867873A1 (fr) * 2004-03-18 2005-09-23 St Microelectronics Sa Dispositif et procede de gestion d'un etat d'attente d'un microprocesseur
FR2867872A1 (fr) * 2004-03-18 2005-09-23 St Microelectronics Sa Dispositif et procede de gestion d'un etat d'attente d'un microprocesseur
US8238415B2 (en) * 2006-02-14 2012-08-07 Broadcom Corporation Method and system for programmable breakpoints in an integrated embedded image and video accelerator
JP2009054032A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 並列プロセッサ
US8078843B2 (en) * 2008-01-31 2011-12-13 International Business Machines Corporation Facilitating processing in a computing environment using an extended drain instruction
US9542190B2 (en) 2012-02-14 2017-01-10 Renesas Electronics Corporation Processor with fetch control for stoppage
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9323312B2 (en) * 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains
GB2563384B (en) 2017-06-07 2019-12-25 Advanced Risc Mach Ltd Programmable instruction buffering

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5342218B2 (ko) * 1972-07-20 1978-11-09
JPS5238853A (en) * 1975-09-23 1977-03-25 Oki Electric Ind Co Ltd Microprogram control system
US4482983A (en) * 1980-06-23 1984-11-13 Sperry Corporation Variable speed cycle time for synchronous machines
JPS59111526A (ja) * 1982-12-16 1984-06-27 Fujitsu Ltd 信号処理方式
JPS6010355A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 中央処理装置の使用率測定方式
WO1985000453A1 (en) * 1983-07-11 1985-01-31 Prime Computer, Inc. Data processing system
JPS6037038A (ja) * 1983-08-09 1985-02-26 Sanyo Electric Co Ltd マイクロコンピユ−タ
US5125088A (en) * 1986-09-08 1992-06-23 Compaq Computer Corporation Computer system speed control at continuous processor speed
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
JPH0770961B2 (ja) * 1988-08-12 1995-07-31 日本電気株式会社 マイクロコンピュータ
US5150469A (en) * 1988-12-12 1992-09-22 Digital Equipment Corporation System and method for processor pipeline control by selective signal deassertion
US5313621A (en) * 1990-05-18 1994-05-17 Zilog, Inc. Programmable wait states generator for a microprocessor and computer system utilizing it
JP2576262B2 (ja) * 1990-05-22 1997-01-29 三菱電機株式会社 情報処理装置
JPH04205425A (ja) * 1990-11-30 1992-07-27 Nec Corp データ処理装置及びそのデータ処理方法
US5203003A (en) * 1991-03-28 1993-04-13 Echelon Corporation Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline

Also Published As

Publication number Publication date
JP2748822B2 (ja) 1998-05-13
KR0136019B1 (ko) 1998-06-15
US5579498A (en) 1996-11-26
JPH0721021A (ja) 1995-01-24
DE69424092D1 (de) 2000-05-31
EP0633522A1 (en) 1995-01-11
EP0633522B1 (en) 2000-04-26
DE69424092T2 (de) 2001-02-01

Similar Documents

Publication Publication Date Title
KR950003974A (ko) 정보 처리 장치
KR920016929A (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
KR850001573A (ko) 데이터처리장치
KR910006823A (ko) 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템
KR920020339A (ko) 트랩 및 스톨 제어기능을 갖는 병렬처리형 프로세서 시스템
KR960038602A (ko) 파이프라인 처리기
KR960038583A (ko) 출력제어장치
JPS63250702A (ja) シ−ケンスコントロ−ラ
KR900014986A (ko) 마이크로 프로그램 제어장치
KR930016844A (ko) 시퀀스 컨트롤러 및 그 순서제어방법
KR910017295A (ko) 정보처리장치
KR900005306A (ko) 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템
KR940009797A (ko) 모터의 위치제어장치 및 그 위치제어방법
KR930018342A (ko) 프로그램 가능 제어기의 제어방법
KR930004861A (ko) 정보처리 시스템
KR930005643A (ko) 저주파 치료기의 시간조절장치 및 방법
JPS63228207A (ja) フアンクシヨンキ−設定方式
KR920015300A (ko) 입력자동절환방법
KR940027300A (ko) 스트레치 클럭을 발생하기 위한 회로 및 방법
KR920704203A (ko) 프로그램 기능제어장치
KR890015124A (ko) 정보처리장치
KR940007863A (ko) 브이씨알의 테이프 카운터 가변 메모리 장치 및 그 방법
KR900002145A (ko) 고급언어에 의한 프로그램과 오프라인 프로그램에 의한 콘트롤러와 그 제어방법
KR940022218A (ko) 피엘씨의 게이트 어레이의 내부 레지스터 운용회로
KR980004846A (ko) 비디오 카세트테이프 레코더의 프로그램을 매크로하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020110

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee