KR940022218A - 피엘씨의 게이트 어레이의 내부 레지스터 운용회로 - Google Patents

피엘씨의 게이트 어레이의 내부 레지스터 운용회로 Download PDF

Info

Publication number
KR940022218A
KR940022218A KR1019930003349A KR930003349A KR940022218A KR 940022218 A KR940022218 A KR 940022218A KR 1019930003349 A KR1019930003349 A KR 1019930003349A KR 930003349 A KR930003349 A KR 930003349A KR 940022218 A KR940022218 A KR 940022218A
Authority
KR
South Korea
Prior art keywords
interrupt
register
program counter
counter
internal register
Prior art date
Application number
KR1019930003349A
Other languages
English (en)
Other versions
KR950007937B1 (ko
Inventor
신재권
Original Assignee
이희종
금성산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이희종, 금성산전 주식회사 filed Critical 이희종
Priority to KR1019930003349A priority Critical patent/KR950007937B1/ko
Publication of KR940022218A publication Critical patent/KR940022218A/ko
Application granted granted Critical
Publication of KR950007937B1 publication Critical patent/KR950007937B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1139—By using software configurable circuit, integrated, pga between cpu and I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14041—Influence of execution of interrupts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

일반적으로 사용되고 있는 피엘씨 장치는 내부 레지스터(202)와 프로그램 카운터(201)가 하나씩만 존재하기 때문에 콜이나 정주기 인터럽트를 수행할 때 이들 내부 레지스터(202)나 프로그램 카운터(201)등을 메모리(105)에 대피시켰다가 수행이 끝나면 다시 원상복귀시켜야 하므로 수행속도가 느려지고 효율이 떨어질 뿐 아니라 번거로운 작업을 해야하는 불편한 점이 있게 된다.
특히 정주기 인터럽트는 점차 인터럽트 발생간격이 짧아지는 경향이 있어서 인터럽트 루틴을 신속히 수행해야 하는데도 이러한 문제점때문에 속도가 떨어져서 효율이 급격히 떨어지는 문제점이 있었다.
이에 따라, 본 발명은 내부 레지스터와 피씨 카운터가 하나씩이었던 것을 여러단 설치하여 두고 콜이나 정주기 인터럽트 발생시 레지스터 콘트롤러를 작동시켜 현재의 내부 레지스터와 피씨 카운터를 다음 단에 일시 저장한 다음 콜이나 정주기 인터럽트가 수행되고 나면 레지스터 콘트롤러를 동작시켜 다시 원상복귀시켜 줌으로써 종래 방법의 문제점들을 해소한 피엘씨 게이트 어레이의 내부 레지스터 운용회로를 제공하는데 그 목적이 있다.

Description

피엘씨의 게이트 어레이의 내부 레지스터 운용회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명 피엘씨 게이트 어레이의 내부 레지스터 운용회로도,
제5도는 본 발명에 따른 피씨 및 내부 레지스터의 데이타 저장과 복원을 위한 회로도.

Claims (1)

  1. 램(407)에 저장된 명령에 따라서 시스템 전체를 제어하는 씨피유(401)와, 상기 램(407)에 저장된 명령을 입력하여 이를 해석하는 명령어 해독기(405)와, 상기 명령어 해독기(405)에 의해 해독된 명령을 수행하는 명령어 실행기(406)와, 상기 램(407)에 저장된 명령의 수행시 콜 또는 정주기 인터럽트시 그때까지 수행되는 각종 데이타를 하위 레지스터에 상위 레지스터로 쉬프트 저장하고 인터럽트 처리 루틴이 끝났을 때 상위 레지스터의 내용을 하위 레지스터로 쉬프트시키는 내부 레지스터(402)와, 상기 램(407)에 억세스할 때 그 억세스 주소를 지정하며 인터럽트나 콜시에 그때의 카운터값을 상위 프로그램 카운터로 쉬프트시키고 인터럽트 루틴을 수행하고 난 뒤에 상위 프로그램 카운터의 내용을 하위 프로그램 카운터로 쉬프트시키는 프로그램 카운터(403)와, 시스템 내부의 레지스터의 동작을 제어하는 레지스터 콘트롤러(404)로 구성된 것을 특징으로 하는 피엘씨 게이트 어레이의 내부 레지스터 운용회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003349A 1993-03-05 1993-03-05 피엘씨 게이트 어레이의 내부 레지스터 운용회로 KR950007937B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003349A KR950007937B1 (ko) 1993-03-05 1993-03-05 피엘씨 게이트 어레이의 내부 레지스터 운용회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003349A KR950007937B1 (ko) 1993-03-05 1993-03-05 피엘씨 게이트 어레이의 내부 레지스터 운용회로

Publications (2)

Publication Number Publication Date
KR940022218A true KR940022218A (ko) 1994-10-20
KR950007937B1 KR950007937B1 (ko) 1995-07-21

Family

ID=19351734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003349A KR950007937B1 (ko) 1993-03-05 1993-03-05 피엘씨 게이트 어레이의 내부 레지스터 운용회로

Country Status (1)

Country Link
KR (1) KR950007937B1 (ko)

Also Published As

Publication number Publication date
KR950007937B1 (ko) 1995-07-21

Similar Documents

Publication Publication Date Title
KR900006865A (ko) 연속명령을 갖는 프로세서 제어된 인터페이스
KR0138468B1 (ko) 마이크로 컴퓨터
KR960035259A (ko) 감소된 판독 및/또는 기록 포트 대역폭을 갖는 레지스터 파일을 포함하는 컴퓨터 프로세서
KR960038602A (ko) 파이프라인 처리기
RU2002129004A (ru) Запоминание операндов стека в регистре
KR950003974A (ko) 정보 처리 장치
KR910017275A (ko) 마이크로프로세서 장치 및 그 동작 관리 방법
KR920018578A (ko) 데이타 처리 프로세서
KR900000795A (ko) 데이타 처리 시스템
KR930008604A (ko) 마이크로프로세서 및 그의 제어 방법
KR900005290A (ko) 시스템버스의 동작속도를 변경하는 컴퓨터 시스템
KR910018872A (ko) 프로세스 제어방식 및 제어용 콘틀롤러
KR900702453A (ko) 데이타 처리장치용 운영 프로그램
KR20010085997A (ko) 프로그램 스레드 디버깅 방법
KR940022218A (ko) 피엘씨의 게이트 어레이의 내부 레지스터 운용회로
KR960024985A (ko) 데이타 프로세싱 시스템내에서 기억확장 스택(memory extension stack)에 대한 장치 및 실현 방법
KR19990072645A (ko) 프로그램제어유닛의명령페치장치및방법
KR960706130A (ko) 페이지 주소 모드를 구비한 마이크로컨트롤러(Microcontroller having a page address mode)
JPH0410081B2 (ko)
KR100654477B1 (ko) 프로세서 동작 방법
JPS62262146A (ja) 処理装置
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
KR950005523B1 (ko) 프로그램어블 로직 콘트롤러의 스텝 런 처리방법
KR900002602B1 (ko) 마이크로 프로그램 제어장치
KR0151180B1 (ko) 피엘시의 직접입출력명령 고속 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee