KR900005290A - 시스템버스의 동작속도를 변경하는 컴퓨터 시스템 - Google Patents

시스템버스의 동작속도를 변경하는 컴퓨터 시스템 Download PDF

Info

Publication number
KR900005290A
KR900005290A KR1019890012912A KR890012912A KR900005290A KR 900005290 A KR900005290 A KR 900005290A KR 1019890012912 A KR1019890012912 A KR 1019890012912A KR 890012912 A KR890012912 A KR 890012912A KR 900005290 A KR900005290 A KR 900005290A
Authority
KR
South Korea
Prior art keywords
program
generating
instruction
input
response
Prior art date
Application number
KR1019890012912A
Other languages
English (en)
Inventor
노부타카 나카무라
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900005290A publication Critical patent/KR900005290A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

시스템버스의 동작속도를 변경하는 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 컴퓨터 시스템의 개략적인 구성을 도시한 블록다이어그램,
제2도는 본 발명에 따라 컴퓨터 시스템의 제1실시예의 구성을 도시한 블록다이어그램,
제3도는 제2도에 도시한 버스제어기중, 본 발명에 관계된 구성부분을 상세하게 도시한 블록다이어그램.

Claims (20)

  1. 프로그램을 실행하기 위한 프로그램 실행수단(11,17,20)과 ; 프로그램 실행에 응답하여 주파수 변경지시를 발생하기 위한 지시발생수단(102,104)과 ; 주파수 변경지시에 응답하여 시스템버스의 동작클록의 주파수를 변경하기 위한 변경수단(106)을 구비하는 것을 특징으로 하는 시스템버스의 동작클록의 주파수를 변경하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 프로그램은 시스템 환경을 설정하기 위한 루틴이고, 또 오페레팅 시스템의 일부인 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 상기 프로그램 실행수단(11,17,20)은 메모리 수단(17)을 구비하고, 지시발생수단(102)은, 변경 제어 데이터를 유지하기 위한 레지스터 수단(238)과 ; 상기 메모리 수단(17)의 리프레시 처리를 지시하기 위해 리프레시 지시를 발생하는 리프레시 지시발생수단(239)과 ; 변경 제어 데이터와 리프레시 지시에 응답하여 주파수 변경지시를 발생하기 위한 주파수 변경 지시발생수단(112)을 구비하는 것을 특징으로 하는 시스템.
  4. 제3항에 있어서, 상기 프로그램 실행수단은 프로그램을 격납하기 위한 메모리 수단(17,20)과 ; 프로그램을 실행하기 위한 CPU(11)를 구비하고, 상기 CPU(11)는 프로그램의 실행에 따라 변경 제어 데이타를 상기 레지스터 수단(238)에 설정하기 위한 수단을 구비하는 것을 특징으로 하는 시스템.
  5. 제1항에 있어서, 상기 프로그램은 어프리케이션 프로그램이고, 그리고 어떤 입출력 장치에 대한 입출력 명령을 포함하는 것을 특징으로 하는 시스템.
  6. 제5항에 있어서, 상기 지시발생수단(106)은 입출력 명령에 응답하여 설정지시를 발생하기 위한 수단(250,252)과 ; 설정지시와 입력되는 리세트 지시에 응답하여 주파수 변경지시를 발생하기 위한 주파수 변경 지시 발생수단(254)과 ; 상기 입출력 장치를 입출력 처리의 종료시에 리세트 지시를 발생하는 수단을 포함하는 것을 특징으로 하는 시스템.
  7. 제6항에 있어서, 상기 프로그램 실행수단은 프로그램을 격납하기 위한 메모리 수단(17,20) ; 프로그램을 실행하기 위한 CPU(11) ; 상기 CPU(11)가 입출력 명령을 발생하기 위한 수단을 구비하는 것을 특징으로 하는 시스템.
  8. 제7항에 있어서, 상기 입출력장치는 시스템 환경을 설정하기 위한 루틴으로 미리 결정되어 있고, 그 루틴은 오퍼레이팅 시스템의 일부인 것을 특징으로 하는 시스템.
  9. 제7항에 있어서, 상기 지시발생수단(106)은 주파수 변경지시에 응답하여 대기신호를 발생하기 위한 대기신호 발생수단(256)을 포함하고, 상기 프로세서(11)는 대기신호에 응답하여 프로그램의 실행을 중단하는 것을 특징으로 하는 시스템.
  10. 제1항에 있어서, 동작 클록의 주파수를 변경하기 직전에 클록의 출력을 금지하기 위한 수단을 포함하는 것을 특징으로 하는 시스템.
  11. 프로그램을 실행하는 단계와 ; 상기 프로세서에 의한 프로그램의 실행에 응답하여 주파수 변경지시를 발생하는 단계와 ; 주파수 변경지시에 응답하여 시스템버스의 동작클록의 주파수를 변경하는 단계로 이루어지는 것을 특징으로 하는 시스템버스의 동작클록의 주파수를 변경하는 방법.
  12. 제11항에 있어서, 상기 프로그램은 시스템 환경을 설정하기 위한 루틴이고, 또 오퍼레이팅 시스템의 일부인 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 주파수 변경지시를 발생하는 단계는 메모리 수단의 리프레시 처리를 지시하기 위한 리프레시 지시를 발생하는 단계와 ; 변경 제어 데이타와 리프레시 지시에 응답하여 주파수 변경지시를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 상기 프로그램을 실행하는 단계는 메모리 수단에 격납되어 있는 프로그램을 실행하는 단계와 ; 프로그램의 실행에 따라서 변경 제어 데이타를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제1항에 있어서, 상기 프로그램은 어프리케이션 프로그램이고, 그리고 어느 입출력 장치에 대한 입출력 명령을 포함하는 것을 특징으로 하는 시스템.
  16. 제11항에 있어서, 상기 주파수 변경지시를 발생하는 단계는, 입출력 명령에 응답하여 설정지시를 발생하는 단계와 ; 입출력 처리의 종료시에 리세트 지시를 발생하는 단계와 ; 설정지시와 리세트 지시에 응답하여 주파수 변경지시를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 프로그램을 실행하는 단계와 프로그램을 실행하는 단계 ; 프로그램의 실행에 따라서, 입출력 명령을 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 입출력 장치는 시스템환경을 설정하기 위한 루틴으로서, 미리 결정되어 있고 그 루틴은 오페레이팅 시스템의 일부인 것을 특징으로 하는 방법.
  19. 제17항에 있어서, 주파수 변경지시를 발생하는 단계는 주파수 변경지시에 응답하여 대기신호를 발생하는 단계를 포함하고, 상기 프로그램 실행단계는 대기신호에 응답하여 프로그램의 실행을 중단하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제11항에 있어서, 동작클록의 주파수를 변경하기 직전에 클록의 출력을 금지하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012912A 1988-09-13 1989-09-07 시스템버스의 동작속도를 변경하는 컴퓨터 시스템 KR900005290A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-229023 1988-09-13
JP63229023A JPH0276056A (ja) 1988-09-13 1988-09-13 情報処理装置

Publications (1)

Publication Number Publication Date
KR900005290A true KR900005290A (ko) 1990-04-13

Family

ID=16885540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012912A KR900005290A (ko) 1988-09-13 1989-09-07 시스템버스의 동작속도를 변경하는 컴퓨터 시스템

Country Status (5)

Country Link
US (1) US5546567A (ko)
EP (1) EP0359233B1 (ko)
JP (1) JPH0276056A (ko)
KR (1) KR900005290A (ko)
DE (1) DE68926079T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2252432B (en) * 1991-02-01 1994-09-28 Intel Corp Method and apparatus for operating a computer bus using selectable clock frequencies
EP0602422A1 (en) * 1992-12-15 1994-06-22 International Business Machines Corporation Dynamic frequency shifting with divide by one clock generators
JP3520611B2 (ja) * 1995-07-06 2004-04-19 株式会社日立製作所 プロセッサの制御方法
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
KR100641744B1 (ko) * 1997-12-18 2006-11-06 톰슨 라이센싱 고속 데이터 버스 드라이버
US6693678B1 (en) 1997-12-18 2004-02-17 Thomson Licensing S.A. Data bus driver having first and second operating modes for coupling data to the bus at first and second rates
US6138200A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
US6871292B1 (en) 2000-11-20 2005-03-22 Intersil Americas, Inc. Sequencer and method of selectively inhibiting clock signals to execute reduced instruction sequences in a re-programmable I/O interface
US6954873B2 (en) * 2001-11-06 2005-10-11 Infineon Technologies Aktiengesellschaft Implementation of wait-states
US20050066097A1 (en) * 2003-09-04 2005-03-24 Matsushita Electric Industrial Co., Ltd. Resource management apparatus
US7606960B2 (en) * 2004-03-26 2009-10-20 Intel Corporation Apparatus for adjusting a clock frequency of a variable speed bus
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
US8015428B2 (en) * 2007-06-12 2011-09-06 Renesas Electronics Corporation Processing device and clock control method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825364A (en) * 1970-12-28 1989-04-25 Hyatt Gilbert P Monolithic data processor with memory refresh
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
US4366540A (en) * 1978-10-23 1982-12-28 International Business Machines Corporation Cycle control for a microprocessor with multi-speed control stores
US4254475A (en) * 1979-03-12 1981-03-03 Raytheon Company Microprocessor having dual frequency clock
AU541189B2 (en) * 1980-02-11 1984-12-20 Data General Corporation Data processing system
US4509120A (en) * 1982-09-30 1985-04-02 Bell Telephone Laboratories, Inc. Variable cycle-time microcomputer
JPS59206970A (ja) * 1983-05-11 1984-11-22 Nec Corp マイクロプロセツサ
JPS6010318A (ja) * 1983-06-29 1985-01-19 Sanyo Electric Co Ltd マイクロコンピユ−タ
US4578782A (en) * 1983-08-26 1986-03-25 Motorola, Inc. Asynchronous memory refresh arbitration circuit
US4893271A (en) * 1983-11-07 1990-01-09 Motorola, Inc. Synthesized clock microcomputer with power saving
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
GB8413933D0 (en) * 1984-05-31 1984-07-04 Columbia Automation Ltd Emulating timing characteristics of microprocessor
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
EP0164735A3 (en) * 1984-06-11 1988-11-09 Nec Corporation A microprocessor having a dynamic memory refresh circuit
GB2192295B (en) * 1984-06-18 1988-11-23 Logica Computer system
US4835681A (en) * 1984-06-27 1989-05-30 Compaq Computer Corporation Personal computer having normal and high speed execution modes
US4802120A (en) * 1984-10-30 1989-01-31 Tandy Corporation Multistage timing circuit for system bus control
US4754425A (en) * 1985-10-18 1988-06-28 Gte Communication Systems Corporation Dynamic random access memory refresh circuit selectively adapted to different clock frequencies
US4821229A (en) * 1985-12-12 1989-04-11 Zenith Electronics Corporation Dual operating speed switchover arrangement for CPU
JPS62286117A (ja) * 1986-06-04 1987-12-12 Nec Corp 情報処理装置
US5125088A (en) * 1986-09-08 1992-06-23 Compaq Computer Corporation Computer system speed control at continuous processor speed
JPS63181018A (ja) * 1987-01-22 1988-07-26 Matsushita Electric Ind Co Ltd マイクロプロセツサ
JPH0821011B2 (ja) * 1987-06-03 1996-03-04 株式会社日立製作所 バス拡張制御方式
US4823262A (en) * 1987-06-26 1989-04-18 Honeywell Bull Inc. Apparatus for dynamically switching the clock source of a data processing system
EP0303751B1 (en) * 1987-08-20 1992-05-20 International Business Machines Corporation Interface mechanism for controlling the exchange of information between two devices

Also Published As

Publication number Publication date
DE68926079D1 (de) 1996-05-02
EP0359233A3 (en) 1991-07-17
DE68926079T2 (de) 1996-09-19
EP0359233B1 (en) 1996-03-27
EP0359233A2 (en) 1990-03-21
JPH0276056A (ja) 1990-03-15
US5546567A (en) 1996-08-13

Similar Documents

Publication Publication Date Title
KR920016929A (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
KR910006823A (ko) 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템
KR920010431A (ko) 정보처리장치 및 이를 이용한 정보처리방법
KR900700936A (ko) 고속 프레스 제어 시스템
KR900005290A (ko) 시스템버스의 동작속도를 변경하는 컴퓨터 시스템
KR950704730A (ko) 고속 프로그램가능 로직 컨트롤러(plc)(high speed programmable logic controller)
KR920020339A (ko) 트랩 및 스톨 제어기능을 갖는 병렬처리형 프로세서 시스템
KR950003974A (ko) 정보 처리 장치
KR920006826A (ko) 프로그램 가능 컨트롤러 및 그 제조방법
KR930002935A (ko) 정보 처리 장치
KR960042321A (ko) 버스팅 직접 기억 접근 방식의 디스플레이 제어 장치를 가지는 데이타 처리 시스템
KR920003044B1 (ko) 가상 머신 시스템용의 게스트 머신 실행 제어 시스템
KR900012156A (ko) 공유 제어 기억부를 가진 멀티프로세서 제어기 및 그 동기화 방법
KR900702453A (ko) 데이타 처리장치용 운영 프로그램
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR890002764A (ko) 데이타 처리시스템에서의 비동기 프로그램 인터럽트 사건의 제어용 장치 및 그방법
KR900005306A (ko) 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR970049174A (ko) 피엘시(plc)
KR930004861A (ko) 정보처리 시스템
KR940011045B1 (ko) 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application