KR970049174A - 피엘시(plc) - Google Patents

피엘시(plc) Download PDF

Info

Publication number
KR970049174A
KR970049174A KR1019950050656A KR19950050656A KR970049174A KR 970049174 A KR970049174 A KR 970049174A KR 1019950050656 A KR1019950050656 A KR 1019950050656A KR 19950050656 A KR19950050656 A KR 19950050656A KR 970049174 A KR970049174 A KR 970049174A
Authority
KR
South Korea
Prior art keywords
cpu
unit
plc
user program
data
Prior art date
Application number
KR1019950050656A
Other languages
English (en)
Other versions
KR0170281B1 (ko
Inventor
고삼석
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019950050656A priority Critical patent/KR0170281B1/ko
Publication of KR970049174A publication Critical patent/KR970049174A/ko
Application granted granted Critical
Publication of KR0170281B1 publication Critical patent/KR0170281B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15099—Bus arbitration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15129—Separating address and databus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 피엘시(PLC)에 관한 것으로서, CPU부, 명령 처리기(Hardware Logic Solver),및 사용자 프로그램 메모리를 갖춘 CPU모듈과, 상기 CPU모듈의 제어 신호에 따라 제어용 논리 회로를 구현하는 입출력 모듈로 된 피엘시(PLC)에 있어서, 상기 명령 처리기는, 상기 CPU부로부터의 어드레스 및 데이터 버스를 중계하는 CPU 인터페이스부; 자체적으로 상기 사용자 프로그램 메모리의 데이터를 판독할 수 있도록 순차적 어드레스를 보관하는 프로그램 포인터부; 상기 CPU 인터페이스부로 어드레스 및 데이터 버스와, 상기 사용자 프로그램 메모리로부터의 어드레스 및 데이터 버스를 중계하는 프로그램 인터페이스부; 전체적 동작 상황을제어하고, 상기 프로그램 인터페이스부로부터의 데이터를 처리하여 그 결과를 상기 CPU 인터페이스부에 전송하는 논리 처리부; 및 상기 논리 처리부의 제어 신호에 따라 상기 CPU부에 소정의 대기 신호 또는 인터럽트신호를 전송하는 CPU 중재부를 구비한 것을 그 특징으로 하여, 명렬 처리기가 CPU와 비동기적으로 동작함으로써, 명령 처리기가 사용자 프로그램을 수행할 때에 CPU도 동작 코드를 수행할 수 있을 뿐만 아니라.CPU의 속도 및 기종의 관계없이 명령 처리기의 호완성을 극대화시킬 수 있다.

Description

피엘시(PLC)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예에 따라 제1도의 명령 처리기(HLS)를 나타낸 개략적 블록도이다.

Claims (9)

  1. CPU부, 명령 처리기(Hardware Logic Solver),및 사용자 프로그램 메모리를 갖추고 사용자 프로그램에 의거하여 전체적 제어를 수행하는 CPU모듈과, 상기 CPU모듈의 제어 신호에 따라 제어용 논리 회로를 구현하는 입출력 모듈로 된 피엘시(PLC)에 있어서, 상기 명령 처리기는, 상기 CPU부로부터의 어드레스 및 데이터 버스를 중계하는 CPU 인터페이스부; 자체적으로 상기 사용자 프로그램 메모리의 데이터를 판독할 수 있도록 순차적 어드레스를 보관하는 프로그램 포인터부; 상기 CPU 인터페이스부로의 어드레스 및 데이터 버스와, 상기 사용자 프로그램 메모리로부터의 어드레스 및 데이터 버스를 중계하는 프로그램 인터페이스부; 전체적 동작 상황을제어하고, 상기 프로그램 인터페이스부로부터의 데이터를 처리하여 그 결과를 상기 CPU 인터페이스부에 전송하는 논리 처리부; 및 상기 논리 처리부의 제어 신호에 따라 상기 CPU부에 소정의 대기 신호 또는 인터럽트신호를 전송하는 CPU 중재부를 구비한 것을 그 특징으로 하는 피엘시(PLC).
  2. 제1항에 있어서, 상기 논리 처리부는, 전체적 동작 상황을 제어하는 상황 제어부; 그리고 상기 프로그램 인터페이스부로부터의 데이터를 처리하여 그 결과를 상기 CPU 인터페이스부에 전송하는 산술 논리부를 구비한 것을 그 특징으로 하는 피엘시(PLC).
  3. 제2항에 있어서, 상기 상황 제어부는, 상기 산술 논리부가 동작하지 않는 동안에는 상기 CPU부가 상기 사용자 프로그램 메모리의 데이터를 직접 엑세스 할 수 있도록, 상기 CPU 인터페이스부 및 프로그램 인터페이스부재를 제어하는 것을 그 특징으로 하는 피엘시(PLC).
  4. 제2항에 있어서, 상기 상황 제어부는, 상기 산술 논리부가 동작하는 도중에 상기 CPU부로부터 엑세스 신호가 상기 CPU 인터페이스부에 입력되면, 상기 CPU 중재부를 제어하여 상기 CPU부에 대기 신호를 전송하게 하는 것을 그 특징으로 하는 피엘시(PLC).
  5. 제4항에 있어서, 상기 엑세스 신호는, 기록(Wirte) 또는 판독(Read)신호인 것을 그 특징으로 하는 피엘시(PLC).
  6. 제4항에 있어서, 상기 상황 제어부는, 상기 대기 신호의 전송 후 상기 산술 논리부가 현재 명령의 수행을 종요하면, 상기 CPU부가 상기 사용자프로그램 메모리의 데이터를 직접 엑세스 할 수 있도록, 상기 CPU인터페이스부 및 프로그램 인터페이스부를 제어하는 것을 그 특징으로 하는 피엘시(PLC).
  7. 제6항에 있어서, 상기 상황 제어부는, 상기 CPU부의 데이터 엑세스가 종료되면, 다음 명령의 데이터를 상기 사용자 프로그램 메모리로부터 판독하여 처리할 수 있도록 제어하는 것을 그 특징으로 하는 피엘시(PLC).
  8. 제2항에 있어서, 상기 상황제어부는, 상기 산술 논리부가 자체적으로 처리할 수 없는 사용자 프로그램의 명령이 발생된 경우, 상기 CPU부에 소정의 인터럽트 신호를 전송하도록 상기 CPU중재부를 제어하는 것을 그 특징으로 하는 피엘시(PLC).
  9. 제8항에 있어서, 상기 CPU부는, 상기 인터럽트 신호의 수신 후, 상기 산술 논리부가 자체적으로 처리할수 없는 사용자 프로그램의 명령을 판독하여 처리하는 것을 그 특징으로 하는 피엘시(PLC).
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019950050656A 1995-12-15 1995-12-15 피엘시 KR0170281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050656A KR0170281B1 (ko) 1995-12-15 1995-12-15 피엘시

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050656A KR0170281B1 (ko) 1995-12-15 1995-12-15 피엘시

Publications (2)

Publication Number Publication Date
KR970049174A true KR970049174A (ko) 1997-07-29
KR0170281B1 KR0170281B1 (ko) 1999-03-30

Family

ID=19440567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050656A KR0170281B1 (ko) 1995-12-15 1995-12-15 피엘시

Country Status (1)

Country Link
KR (1) KR0170281B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870709B1 (ko) * 2007-02-26 2008-11-27 엘에스산전 주식회사 프로그래머블 로직 컨트롤러 시스템 및 이를 이용한 ａｃ구동부 제어 방법

Also Published As

Publication number Publication date
KR0170281B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
EP0313097B1 (en) Microcomputer system including master processor and slave processor
US4627025A (en) Memory programmable controller with word and bit processors
US5068821A (en) Bit processor with powers flow register switches control a function block processor for execution of the current command
KR900005290A (ko) 시스템버스의 동작속도를 변경하는 컴퓨터 시스템
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR970049174A (ko) 피엘시(plc)
KR970002412B1 (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법
JP3328867B2 (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPH07109589B2 (ja) 命令処理方式
KR920003747B1 (ko) Plc형 입출력 접점을 갖는 nc 제어방법
KR930007470B1 (ko) 전전자 교환기의 롬(rom) 상주 모니터 디버거 명령어 해석기의 온라인 방식 구동방법
KR900005799B1 (ko) 퍼스컴의 입출력 스캔장치
KR870006484A (ko) 마이크로 프로세서를 이용한 공정제어방법 및 장치
JPH03225551A (ja) 入出力装置アクセス制御方式
KR0157456B1 (ko) 로보트 제어기에서 사용자 정의 처리 함수의 실행방법
KR960015206A (ko) 프로그래머블 로직 콘트롤러용 고속 명령 처리 시스템
JPH01137339A (ja) マイクロプロセッサ
JPH07175661A (ja) ユーザプログラムロード方式
JPS63257856A (ja) シリアル通信方式
JPS61151745A (ja) 割込処理方式
JPH02311903A (ja) プログラマブルコントローラ
JPH05233026A (ja) マイクロコンピュータ回路
JPS6210735A (ja) マイクロプロセツサ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091013

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee