JPS62286117A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62286117A JPS62286117A JP61130813A JP13081386A JPS62286117A JP S62286117 A JPS62286117 A JP S62286117A JP 61130813 A JP61130813 A JP 61130813A JP 13081386 A JP13081386 A JP 13081386A JP S62286117 A JPS62286117 A JP S62286117A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- reset
- cpu5
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は１つの中央処理装備に対して複数のクロックを
割シ当で、それらのうち１を選択的に使用できる情報処
理装置に関する。
割シ当で、それらのうち１を選択的に使用できる情報処
理装置に関する。
従来、周波数の異なる複数のクロックを発生する機能を
有する情報処理装置では、操作者が外部のスイッチを切
換えることによって１つのクロックを選択し、これを中
央処理装置へ供給するようにしていた。しかしながら、
中央処理装置自身はクロックの切換えを自己判断する機
能を有していないので、クロック切換え毎に操作者は情
報処理装置をリセットしなければならなかった。
有する情報処理装置では、操作者が外部のスイッチを切
換えることによって１つのクロックを選択し、これを中
央処理装置へ供給するようにしていた。しかしながら、
中央処理装置自身はクロックの切換えを自己判断する機
能を有していないので、クロック切換え毎に操作者は情
報処理装置をリセットしなければならなかった。
すなわち、クロック変更毎に操作者はいちいちリセ、ソ
トをかけなければならないという不便に加え、さらに次
のような欠点もあった。
トをかけなければならないという不便に加え、さらに次
のような欠点もあった。
すなわち、クロック周波数をかえると装置をリセットし
なければならないだめ、以前に動いていたモードが完全
に中断され、新たなモードでしか動かすことができない
。この結果、一連のプログラムを処理する上で、クロッ
クスピードを変える必要が生じても、プログラムはクロ
ックスピードの切換えによυ分離されてしまい、以前の
モードを維持できないという不都合がある。すなわち、
従来の装置はクロック周波数の異なるモードで連続した
処理を実行することができず、夫々のモードは排他的に
しか使用できないという欠点がある。
なければならないだめ、以前に動いていたモードが完全
に中断され、新たなモードでしか動かすことができない
。この結果、一連のプログラムを処理する上で、クロッ
クスピードを変える必要が生じても、プログラムはクロ
ックスピードの切換えによυ分離されてしまい、以前の
モードを維持できないという不都合がある。すなわち、
従来の装置はクロック周波数の異なるモードで連続した
処理を実行することができず、夫々のモードは排他的に
しか使用できないという欠点がある。
本発明の情報処理装置は、複数のクロックを発生する発
生回路から１つのクロ９りを選択する選択回路と、この
選択回路への制御動作完了後中央処理部をリセットする
回路と、リセーｌト後中央処理部が処理すべきプログラ
ムを指定するリセットジャンプ命令保持回路とを有して
いる。なお、リセットジャンプ命令保持回路はパワーオ
ン時のジャンプ命令を予め保持しておシ、これは電源オ
フ状態でも保持している。さらに、電源オン状態ではそ
の内容の書き直しが可能な機能を有することが望ましい
。
生回路から１つのクロ９りを選択する選択回路と、この
選択回路への制御動作完了後中央処理部をリセットする
回路と、リセーｌト後中央処理部が処理すべきプログラ
ムを指定するリセットジャンプ命令保持回路とを有して
いる。なお、リセットジャンプ命令保持回路はパワーオ
ン時のジャンプ命令を予め保持しておシ、これは電源オ
フ状態でも保持している。さらに、電源オン状態ではそ
の内容の書き直しが可能な機能を有することが望ましい
。
本発明の一実施例を第１図を参照して以下に説明する。
情報処理装置９は中央処理部５、中央処理部５の動作を
規定するプログラムが格納されているメモリ６、人出力
制御部１０１選択回路１からの指示に従って複数のクロ
ックの中から１つを中央処理部５へ供給するクロック発
生回路４を含む。選択回路１は中央処理部５によって制
御されるこれらに加えて、中央処理部５が選択回路１を
制御したことを判断して、その後中央処理部５ヘリセッ
ト信号を供給するリセット発生回路２および中央処理部
５がリセットされた後、次の処理を開始するだめジャン
プ命令を保持するりセントジャンプ命令保持回路３を含
む。７ｒｉ情報処理装置９が電源オンにされたとき、お
よび外部リセットスイッチを押したとき中央処理部５ヘ
リセツトを供給するパワーオンリセット回路である。
規定するプログラムが格納されているメモリ６、人出力
制御部１０１選択回路１からの指示に従って複数のクロ
ックの中から１つを中央処理部５へ供給するクロック発
生回路４を含む。選択回路１は中央処理部５によって制
御されるこれらに加えて、中央処理部５が選択回路１を
制御したことを判断して、その後中央処理部５ヘリセッ
ト信号を供給するリセット発生回路２および中央処理部
５がリセットされた後、次の処理を開始するだめジャン
プ命令を保持するりセントジャンプ命令保持回路３を含
む。７ｒｉ情報処理装置９が電源オンにされたとき、お
よび外部リセットスイッチを押したとき中央処理部５ヘ
リセツトを供給するパワーオンリセット回路である。
第２図は第１図のタイミングチャートでちゃ、１１は中
央処理部５に対してクロック発生回路４より供給される
クロック信号、１２はリセット発生回路２より供給され
るリセット信号である。
央処理部５に対してクロック発生回路４より供給される
クロック信号、１２はリセット発生回路２より供給され
るリセット信号である。
次に第２図を用いて第１図の動作を説明する。
情報処理装置９の電源をオン状態にしたとき又は外部リ
セットスイッチ８を押したとさ、パワーオンリセット回
路７からリセット信号が発生され、これは直接選択回路
ｌに供給されるとともに、０Ｒ回路を通して中央処理部
５へ供給される。選択回路１ｒｉこのリセット・は号に
応答して予め決められた周波数のクロ９り が中央処理
部５へ供給されるようにクロック発生回路４を制御する
。中央処理部５はリセットジャンプ命令保持回路３に予
め設定されているジャンプ命令に従ってメモリ６内のプ
ログラムを実行する。
セットスイッチ８を押したとさ、パワーオンリセット回
路７からリセット信号が発生され、これは直接選択回路
ｌに供給されるとともに、０Ｒ回路を通して中央処理部
５へ供給される。選択回路１ｒｉこのリセット・は号に
応答して予め決められた周波数のクロ９り が中央処理
部５へ供給されるようにクロック発生回路４を制御する
。中央処理部５はリセットジャンプ命令保持回路３に予
め設定されているジャンプ命令に従ってメモリ６内のプ
ログラムを実行する。
クロック周波数を変更する場合には、メモリ６に用意さ
れているクロック変更プログラムをアクセスするか、あ
るいはｌ１０１０を通して外部よシクロ、ツク震災を指
示する。その処理は、リセットジャンプ命令保持回路３
に開始アドレスおよびジャンプ命令を設定し、選択回路
ｌにクロック周波数の変更を通知することである。
れているクロック変更プログラムをアクセスするか、あ
るいはｌ１０１０を通して外部よシクロ、ツク震災を指
示する。その処理は、リセットジャンプ命令保持回路３
に開始アドレスおよびジャンプ命令を設定し、選択回路
ｌにクロック周波数の変更を通知することである。
クロック周波数を変更する場合、中央処理部５はクロ、
ツク変更プログラムに従って選択回路】に情報を送る。
ツク変更プログラムに従って選択回路】に情報を送る。
この時、リセット発生回路２は、中央処理部５の動作を
監視しており、選択回路ＩＫ対するクロ、り周波数変更
制御が完了した時、中央処理部５に対してリセット信号
をＯＲ回路を通して供給する。選択回路１の指示に従っ
て切り換えられたクロックがクロック発生回路とから中
央処理部５へ供給される。リセット後、中央処理部５は
リセットジャンプ命令保持回路３に設定されているジャ
ンプ命令およびジャンプアドレスをリードし目的のアド
レスヘジャンツブする。
監視しており、選択回路ＩＫ対するクロ、り周波数変更
制御が完了した時、中央処理部５に対してリセット信号
をＯＲ回路を通して供給する。選択回路１の指示に従っ
て切り換えられたクロックがクロック発生回路とから中
央処理部５へ供給される。リセット後、中央処理部５は
リセットジャンプ命令保持回路３に設定されているジャ
ンプ命令およびジャンプアドレスをリードし目的のアド
レスヘジャンツブする。
以上説明したように本発明はプログラムでリセットを行
い、予め保持されていたジャンプ命令を実行して目的と
するプログラムへ制御を移すことによって、クロック周
波数を切り換える毎に操作者がリセットを行う必要がな
いという効果を奏することができる。
い、予め保持されていたジャンプ命令を実行して目的と
するプログラムへ制御を移すことによって、クロック周
波数を切り換える毎に操作者がリセットを行う必要がな
いという効果を奏することができる。
第１図は本発明の情報処理装置のブロック図、第２図は
そのタイミングチャートである。 １・・・・・・選択回路、２・・・・・・リセット発生
回路、３・・・・・・リセソトンヤンブ命令保持回路、
４・・・・・・クロック発生回路、５・・・・・・中央
処理装置、６・・・・・・メモリ、７・・・・・・パワ
ーオンリセット、８・・・・・・外部リセットスイッチ
、９・・・・・・本発明の情報処理装置、１０・・・・
・・Ｉｌｏ、１１・・・・・・クロック波形、１２・・
・・・・リセット波形。 茅１（支）
そのタイミングチャートである。 １・・・・・・選択回路、２・・・・・・リセット発生
回路、３・・・・・・リセソトンヤンブ命令保持回路、
４・・・・・・クロック発生回路、５・・・・・・中央
処理装置、６・・・・・・メモリ、７・・・・・・パワ
ーオンリセット、８・・・・・・外部リセットスイッチ
、９・・・・・・本発明の情報処理装置、１０・・・・
・・Ｉｌｏ、１１・・・・・・クロック波形、１２・・
・・・・リセット波形。 茅１（支）
Claims (1)
- 中央処理部に周波数の異なる複数のクロックの１つを選
択して供給する手段と、該供給手段に対する制御が完了
した後、前記中央処理部をリセットする手段と、リセッ
ト後前記中央処理部が実行すべきプログラムを指定する
手段とを有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130813A JPS62286117A (ja) | 1986-06-04 | 1986-06-04 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130813A JPS62286117A (ja) | 1986-06-04 | 1986-06-04 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62286117A true JPS62286117A (ja) | 1987-12-12 |
Family
ID=15043308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61130813A Pending JPS62286117A (ja) | 1986-06-04 | 1986-06-04 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62286117A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0359233A2 (en) * | 1988-09-13 | 1990-03-21 | Kabushiki Kaisha Toshiba | Computer system and method for changing operation speed of system bus |
| EP0381448A2 (en) * | 1989-01-30 | 1990-08-08 | Ncr International Inc. | Apparatus and method for changing frequencies |
| JPH0398186A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード用リーダライタ |
| JPH0467216A (ja) * | 1990-07-06 | 1992-03-03 | Hitachi Ltd | 情報処理装置およびクロック切り換え方法 |
| KR20000027589A (ko) * | 1998-10-28 | 2000-05-15 | 윤종용 | 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법 |
| KR100562483B1 (ko) * | 1998-09-04 | 2006-06-01 | 삼성전자주식회사 | 버스 클락 주파수 변환 방법 |
-
1986
- 1986-06-04 JP JP61130813A patent/JPS62286117A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0359233A2 (en) * | 1988-09-13 | 1990-03-21 | Kabushiki Kaisha Toshiba | Computer system and method for changing operation speed of system bus |
| EP0381448A2 (en) * | 1989-01-30 | 1990-08-08 | Ncr International Inc. | Apparatus and method for changing frequencies |
| JPH0398186A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード用リーダライタ |
| JPH0467216A (ja) * | 1990-07-06 | 1992-03-03 | Hitachi Ltd | 情報処理装置およびクロック切り換え方法 |
| KR100562483B1 (ko) * | 1998-09-04 | 2006-06-01 | 삼성전자주식회사 | 버스 클락 주파수 변환 방법 |
| KR20000027589A (ko) * | 1998-10-28 | 2000-05-15 | 윤종용 | 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62286117A (ja) | 情報処理装置 | |
| US5754874A (en) | Digital signal processor with selective sound operation | |
| JPH0934518A (ja) | 制御処理装置 | |
| JP2000322277A (ja) | タスク管理装置 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPS61253567A (ja) | デ−タ入出力方式 | |
| JPS6132105A (ja) | プログラム設定装置 | |
| JPS62168234A (ja) | シ−ケンサによるマイクロプログラム制御装置 | |
| JPH025133A (ja) | 動作速度可変形コンピュータシステム | |
| JPH0223434A (ja) | マルチタスクトレース方式 | |
| JPS63113652A (ja) | Ｉ／ｏデバイス | |
| JP2614041B2 (ja) | タイミング発生装置 | |
| JPH01197807A (ja) | 数値制御装置の機械シーケンス制御方式 | |
| JPS6172321A (ja) | コンピユ−タシステムの立上げ方式 | |
| JPS63268003A (ja) | プログラマブルコントロ−ラ | |
| JPH041814A (ja) | 電池駆動型情報処理装置 | |
| JPH09146896A (ja) | マルチｃｐｕ制御装置 | |
| JPH0340133A (ja) | 情報処理装置 | |
| JPS62191940A (ja) | デ−タ処理装置の動作マ−ジン試験方式 | |
| JPH0228840A (ja) | 情報処理装置 | |
| JPH0527991A (ja) | 電子処理装置 | |
| JPS63196963A (ja) | プログラム制御方式 | |
| JPH06139066A (ja) | ディジタルシグナルプロセッサ | |
| JPH05334098A (ja) | 割込み制御方法及び割込み制御装置 | |
| JPH03276228A (ja) | マイクロプロセッサ処理方式 |