KR20000027589A - 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법 - Google Patents

동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법 Download PDF

Info

Publication number
KR20000027589A
KR20000027589A KR1019980045544A KR19980045544A KR20000027589A KR 20000027589 A KR20000027589 A KR 20000027589A KR 1019980045544 A KR1019980045544 A KR 1019980045544A KR 19980045544 A KR19980045544 A KR 19980045544A KR 20000027589 A KR20000027589 A KR 20000027589A
Authority
KR
South Korea
Prior art keywords
frequency
computer system
bus
clock signal
input
Prior art date
Application number
KR1019980045544A
Other languages
English (en)
Inventor
최철승
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980045544A priority Critical patent/KR20000027589A/ko
Publication of KR20000027589A publication Critical patent/KR20000027589A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

개시되는 본 발명의 컴퓨터 시스템은 버스 클락 신호의 주파수를 변경하기 위한 주파수 선택 버튼이 구비된다. 사용자는 상기 주파수 선택 버튼을 이용하여 시스템 동작 중에 버스 클락 신호의 주파수를 변경할 수 있다. 주파수 선택 버튼의 입력 값은 GPIO(General Purpose Input Output)를 통하여 CPU로 입력되고 CPU는 새롭게 설정될 주파수 정보를 클락 발생기로 제공한다. 클락 발생기는 새롭게 설정될 주파수 정보를 입력받고, 버스 클락 신호의 주파수를 입력된 주파수 정보에 따라 변환한다.

Description

동작 상태에서 버스 클락 신호의 주파수 변환 기능을 구비한 컴퓨터 시스템 및 그의 제어 방법(computer system with frequency conversion of bus clock signals in active state and method of controlling thereof)
본 발명은 컴퓨터 시스템(computer system)에 관한 것으로, 보다 구체적으로는 동작 중에 버스 클락 주파수(bus clock frequency)를 변환할 수 있는 컴퓨터 시스템 및 이의 제어 방법에 관한 것이다.
현재 컴퓨터 시스템에는 다양한 종류의 버스들이 구비된다. 예컨대 호스트 버스(host bus), PIC(Peripheral Component Interconnect) 버스, ISA(Industry Standard Architecture) 버스 등이 있다. 이들 버스들에는 각기 해당되는 버스 클락 신호에 동기해서 데이터들이 전송되어 진다. 이들 버스들에는 컴퓨터 시스템을 구성하는 다양한 디바이스들이 접속되며, 해당 버스 클락 신호에 동기해서 상호 데이터 송수신을 한다. 이들 버스들의 전송 속도는 버스 클락 신호의 주파수에 의해 결정되는데, 컴퓨터 시스템의 성능을 향상시키기 위한 방법의 하나로 버스 클락 신호의 주파수를 높이는 것이 있다.
컴퓨터 시스템에는 다양한 클락 신호를 공급하는 클락 발생기가 구비되어 있다. 이 클락 발생기는 다양한 주파수의 버스 클락 신호들을 발생하는데, 발생되는 버스 클락 신호의 주파수는 클락 발생기의 내부 설정 상태에 따라 결정된다. 이 클락 발생기의 주파수 설정 방법은 크게 두 가지가 있다. 하나는 BIOS에 구비되는 버스 클락 신호 주파수 설정 항목에서 주파수를 설정하는 것이다. 다른 하나는, 컴퓨터 시스템의 매인 보드에 구비되는 주파수 선택기(frequency selector)에 의해 설정하는 방법이다. 이러한 방법들에 의해 컴퓨터 시스템이 동작하는 과정을 보여주는 플로우챠트가 도 1 및 도 2에 각기 도시되어 있다.
도 1 및 도 2에는 일반적인 컴퓨터 시스템의 버스 클락 주파수 설정 방법의 예를 보여주는 플로우챠트가 도시되어 있다. 먼저, 도 1을 참조하여, BIOS에 의한 버스 클락 신호의 주파수 설정은 단계 S10에서 컴퓨터 시스템이 파워 온 되면 단계 S12에서는 BIOS에 설정된 버스 클락 주파수 정보에 따라 클락 발생기의 주파수 설정이 된다. 그리고 단계 S14에서는 설정된 주파수에 따라 클락 발생기가 버스 클락 신호들을 발생하여 각 버스로 공급함으로 컴퓨터 시스템이 동작한다. 다른 경우로, 도 2를 참조하여, 주파수 선택기에 의한 경우로 먼저 단계 S20에서 컴퓨터 시스템이 파워 온 되면 단계 S22에서 주파수 선택기에 의한 클락 발생기의 주파수 설정이 이루어진다. 그리고 단계 S14에서는 설정된 주파수에 따라 클락 발생기가 버스 클락 신호를 발생하여 각 버스로 공급하므로 컴퓨터 시스템이 동작한다.
이상과 같은 종래의 컴퓨터 시스템은 버스 클락 신호의 주파수는 컴퓨터 시스템이 동작하는 중에는 고정된다. 즉, 클락 발생기의 주파수 설정을 컴퓨터 시스템을 사용하는 중에는 변경하지 못하게 되어 있다. 그러므로 사용자가 클락 발생기의 설정 상태를 변경하여 버스 클락 신호의 주파수를 변경하려는 경우에는 BIOS의 버스 클락 주파수 설정을 변경하거나, 주파수 선택이의 설정 상태를 변경하여야 했다. 이러한 방법은 매우 번거로울 뿐만 아니라 버스 클락 신호의 주파수 변경을 과도하게 하여 시스템이 홀트(halt) 되는 경우에는 시스템을 다시 구동시켜 클락 발생기의 설정 상태를 변경해야 한다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 시스템 동작 중 버스 클락 신호의 주파수 조정이 가능한 컴퓨터 시스템 및 이의 제어 방법을 제공하는데 있다.
도 1 및 도 2는 일반적인 컴퓨터 시스템의 버스 클락 주파수 설정 방법의 예를 보여주는 플로우챠트; 그리고
도 3은 본 발명의 바림직한 실시예에 따른 컴퓨터 시스템의 사시도;
도 4는 도 3에 도시된 컴퓨터 본체의 전면부에 장착된 주파수 조정 버튼 및 주파수 표시부를 상세히 보여주는 도면;
도 5는 도 3에 도시된 주파수 조정 버튼의 다른 예를 보여주는 도면;
도 6은 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템의 회로 구성을 보여주는 블록도;
도 7은 도 6에 도시된 컴퓨터 시스템의 회로 구성에서 버스 클락 주파수를 설정하는 부분에 관련된 회로 구성을 상세히 보여주는 블록도; 그리고
도 8은 사용자에 의해 버스 클락 주파수가 변경되는 제어 단계를 보여주는 플로우챠트이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 디스플레이 모니터 20: 컴퓨터 본체
22: 주파수 표시부 24: 주파수 선택 버튼
30: 마우스 32: 키보드
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 컴퓨터 시스템은: 입력되는 주파수 설정 정보에 따라 해당되는 주파수의 버스 클락 신호를 발생하는 클락 발생 수단과; 버스 클락 신호의 주파수를 선택하기 위한 복수개의 주파수 선택 버튼들과; 상기 주파수 선택 버튼들로부터 발생되는 주파수 선택 신호를 입력하는 입력 수단과; 상기 입력 수단을 통해 주파수 선택 신호를 받아들여 상기 주파수 설정 정보를 발생하는 수단 및; 상기 수단과 상기 클락 발생 수단의 인터페이스를 위한 인터페이스 수단을 포함하여, 컴퓨터 시스템의 동작 중 상기 주파수 선택 버튼들의 입력에 따라 상기 클락 발생 수단으로부터 발생되는 버스 클락 신호의 주파수가 변환된다.
이 실시예에 있어서, 상기 입력 수단은 GPIO(General Purpose Input Output)이다.
이 실시예에 있어서, 상기 인터페이스 수단은 SM(system management) 버스 인터페이스이다.
이 실시예에 있어서, 상기 클락 발생 수단으로부터 발생되는 버스 클락 신호의 주파수를 표시하기 위한 주파수 표시 수단을 포함한다.
본 발명의 다른 특징에 의하면, 입력되는 주파수 설정 정보에 따라 해당되는 주파수의 버스 클락 신호를 발생하는 클락 발생기와 버스 클락 신호의 주파수를 선택하기 위한 복수개의 주파수 선택 버튼들을 포함하는 컴퓨터 시스템의 주파수 변환 제어 방법은: 컴퓨터 시스템의 동작 중 상기 주파수 선택 버튼의 입력을 감지하는 단계와; 상기 주파수 선택 버튼의 입력에 응답하여 상기 클락 발생기의 주파수를 설정하는 단계를 포함한다.
이 실시예에 있어서, 상기 컴퓨터 시스템에 구비된 주파수 표시 장치로 현재 클락 발생기가 발생하는 버스 클락 신호의 주파수를 표시하는 단계를 포함한다.
(실시예)
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 바람직한 실시예에 따른 컴퓨터 시스템은 컴퓨터 본체의 외부에 버스 클락 신호의 주파수를 변경하기 위한 주파수 선택 버튼이 구비된다. 사용자는 상기 주파수 선택 버튼을 이용하여 시스템 동작 중에 버스 클락 신호의 주파수를 변경할 수 있다.
도 3에는 본 발명의 바림직한 실시예에 따른 컴퓨터 시스템의 사시도가 도시되어 있다. 도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템은 디스플레이 모니터(10), 컴퓨터 본체(20), 마우스(30) 그리고 키보드(32)를 포함한다. 상기 컴퓨터 본체(20)의 내부에는 컴퓨터 시스템의 기능 회로들이 탑재되며 이는 일반적인 데스크 탑 컴퓨터 시스템(desktop computer system)의 경우와 같다. 특히, 컴퓨터 본체(20)의 프론트 베젤(26)에는 주파수 표시부(22)와 주파수 선택 버튼(24)이 장착된다. 이 실시예에서 상기 주파수 표시부(22)는 최근 많은 사용을 보이고 있는 VFD(Vacuum Fluorescent Display)로 구성된다. 그러나 간단히 LED(Light-Emitting Diode)나 소형 LCD(Liquid Crystal Display)를 사용하여 구성할 수도 있다.
컴퓨터 시스템의 동작 중에 사용자는 상기 주파수 선택 버튼(24)을 이용하여 버스 클락 신호의 주파수를 변경할 수 있으며, 변경된 버스 클락 신호의 주파수는 상기 주파수 표시부(22)에 표시된다. 도 4는 도 3에 도시된 컴퓨터 본체의 전면부에 장착된 주파수 조정 버튼 및 주파수 표시부를 상세히 보여주는 도면이다. 도 4에 도시된 바와 같이, 주파수 선택 버튼(24)은 3개의 버튼 SB1, SB2, SB3으로 구성될 수 있다. 그러므로 사용자는 3개의 선택 버튼 중에서 원하는 주파수의 선택 버튼을 입력하면 버스 클락 신호의 주파수가 해당되는 주파수로 변경된다. 도 5는 도 3에 도시된 주파수 조정 버튼의 다른 예를 보여주는 도면이다. 도 5에 도시된 바와 같이, 2개의 버튼 DB1, DB2이 구비된다. 버튼 DB1은 버스 클락 신호의 주파수를 낮추기 위한 버튼이고, 버튼 DB2는 주파수를 높이기 위한 버튼이다.
도 6에는 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템의 회로 구성을 보여주는 블록도가 도시되어 있다. 도 6에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템은 HOST 버스(41), PCI 버스(47), ISA 버스(52)를 갖는다.
HOST 버스(41)에는 CPU(40)가 접속되어 있다. HOST 버스(21)와 PCI 버스(47)간에는 HOST-to-PCI 브릿지(bridge)(43)가 접속되어 있다. 상기 HOST-to-PCI 브릿지(43)에는 AGP 보오드(Accelerated Graphics Port board)(42)와 메모리 모듈(memory module)(44)이 접속된다. 상기 AGP 보오드(42)에는 디스플레이 모니터(10)가 접속된다. PCI 버스(47)와 ISA 버스(52)간에는 PCI-to-ISA 브릿지(49)가 접속되어 있으며, PCI-to-ISA 브릿지(49)에는 IDE 장치(50) 예컨대, 하드디스크 드라이브, CD-ROM 드라이브 등이 접속된다. PCI 규격을 지원하는 확장 디바이스들을 장착할 수 있는 다수개의 PCI 슬롯(51)이 PCI 버스(47)에 접속되어 있다. 그리고 주파수 선택 버튼(24)이 PCI-to-ISA 브릿지(49)에 구비되는 GPIO(General Purpose Input Output)의 입력단자에 접속되어 있다.
ISA 버스(52)에는 슈퍼 I/O(58), BIOS ROM(56), 주파수 표시부(22)가 접속되어 있다. 그리고 ISA 규격을 지원하는 확장 디바이스들을 장착할 수 있는 다수개의 ISA 슬롯(61)이 ISA 버스(52)에 접속되어 있다. 슈퍼 I/O(58)에는 키보드(32), 마우스(30), FDD(Floppy Disk Drive)(57), 직렬 포트(59), 병렬 포트(59)가 접속된다. 그리고 컴퓨터 시스템에는 클락 발생기(clock generator)(45)와 이에 접속된 주파수 선택기(46)가 구비된다. PCI-to-ISA 브릿지(49), 메모리 모듈(44) 및 클락 발생기(45)간에는 SM 버스(System Management bus)(48)가 연결된다. 상기 SM 버스는 잘 알려진 바와 같이, I2C 버스이다.
도 7은 도 6에 도시된 컴퓨터 시스템의 회로 구성에서 버스 클락 주파수를 설정하는 부분에 관련된 회로 구성을 상세히 보여주는 블록도 이고, 도 8은 사용자에 의해 버스 클락 주파수가 변경되는 제어 단계를 보여주는 플로우챠트 이다. 도 7 및 도 8을 참조하여 본 발명의 실시예에 따른 컴퓨터 시스템의 동작을 설명한다. 여기서 일반적인 컴퓨터 시스템의 동작에 관해서는 잘 알려져 있음으로 주파수 설정에 관한 부분에 대하여 설명한다.
도 7 및 도 8을 참조하여, 단계 S30에서 컴퓨터 시스템에 전원이 입력되면, 부팅 과정에서 단계 S31을 수행하는데, 단계 S31에서 CPU(40)는 BIOS(56)의 해당 영역에서 주파수 정보를 독출하여 PCI-to-ISA 브릿지(49)로 입력한다. PCI-to-ISA 브릿지(49)에 포함된 SM 버스 인터페이스(49a)를 통해서 주파수 정보는 클락 발생기(45)의 주파수 설정부(45a)로 입력된다. 그러면 클락 발생기(45)는 설정된 주파수로 해당되는 버스 클락 신호들(CLK1, CLK2,..., CLKn)을 발생한다. 이와 같은 과정이 완료되면 단계 S32에서 설정된 주파수로 컴퓨터 시스템이 동작한다.
한편, 컴퓨터 시스템이 동작하는 중에 단계 S33에서 주파수 조정 버튼(S33)의 입력을 감지하면 단계 S34로 진행한다. 사용자가 주파수 선택 버튼(24)을 입력하면 그 입력은 PIC-to-ISA 브릿지(49)의 GPIO(49b)로 입력된다. 단계 S34에서 CPU(40)는 GPIO(49b)로 입력된 주파수 선택 버튼(24)의 입력 값을 독출하고, 단계 S35에서 클락 발생기(45)의 주파수 설정을 변경한다. 이 단계에서는 CPU(40)는 새로이 설정될 주파수 정보를 SM 버스 인터페이스(49a)를 통해 새로이 설정될 주파수 정보를 클락 발생기(45)의 주파수 설정부(45a)로 전송한다. 이어 단계 S36에서는 VFD(22)를 통해 변경되는 주파수를 표시한다. 단계 S37에서 클락 발생기(45)는 새로이 설정된 주파수 정보에 따라 버스 클락 신호들(CLK1, CLK2,..., CLKn)의 주파수를 변환한다. 변환된 주파수의 버스 클락 신호들(CLK1, CLK2,..., CLKn)이 각기 해당되는 버스들로 입력된다.
주파수를 변환하는 동작이 완료되면, 단계 S38에서 사용자는 컴퓨터 시스템이 정상적으로 동작하는가를 판단한다. 컴퓨터 시스템이 정상적으로 동작하는 경우에는 단계 S39로 진행하여 사용자는 변환된 주파수 정보가 BIOS에 저장되도록 하고, 단계 S40에서 시스템을 계속 사용한다. 그러나, 컴퓨터 시스템이 정상적으로 동작하지 않는 경우, 단계 S41에서 시스템 홀트가 되었는가를 판단하고, 시스템 홀트가 된 경우에는 단계 S42에서 컴퓨터 시스템의 파워를 오프하고, 시스템을 재 동작시킨다. 시스템이 일부 기능이 비정상적으로 동작하는 경우에는 다시 주파수 선택 버튼(24)을 사용하여 좀더 낮은 주파수를 선택하며, 이 경우 위와 같은 제어과정이 반복된다.
이상과 같은 동작을 반복하여, 컴퓨터 시스템이 정상적으로 동작할 수 있는 범위 내에서 가장 높은 주파수의 버스 클락 신호를 발생하게 하여 컴퓨터 시스템의 성능을 최상의 상태로 설정할 수 있다.
이상과 같은 본 발명에 의하면, 사용자는 컴퓨터 시스템의 사용 중에 언제든지 재부팅 하지 않고도 버스 클락 신호의 주파수를 가변 시켜 시스템의 성능을 향상시킬 수 있다.

Claims (6)

  1. 컴퓨터 시스템에 있어서:
    입력되는 주파수 설정 정보에 따라 해당되는 주파수의 버스 클락 신호를 발생하는 클락 발생 수단과;
    버스 클락 신호의 주파수를 선택하기 위한 복수개의 주파수 선택 버튼들과;
    상기 주파수 선택 버튼들로부터 발생되는 주파수 선택 신호를 입력하는 입력 수단과;
    상기 입력 수단을 통해 주파수 선택 신호를 받아들여 상기 주파수 설정 정보를 발생하는 수단 및;
    상기 수단과 상기 클락 발생 수단의 인터페이스를 위한 인터페이스 수단을 포함하여,
    컴퓨터 시스템의 동작 중 상기 주파수 선택 버튼들의 입력에 따라 상기 클락 발생 수단으로부터 발생되는 버스 클락 신호의 주파수가 변환되는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제 1 항에 있어서,
    상기 입력 수단은 GPIO(General Purpose Input Output)인 것을 특징으로 하는 컴퓨터 시스템.
  3. 제 1 항에 있어서,
    상기 인터페이스 수단은 SM(system management) 버스 인터페이스인 것을 특징으로 하는 컴퓨터 시스템.
  4. 제 1 항에 있어서,
    상기 클락 발생 수단으로부터 발생되는 버스 클락 신호의 주파수를 표시하기 위한 주파수 표시 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  5. 입력되는 주파수 설정 정보에 따라 해당되는 주파수의 버스 클락 신호를 발생하는 클락 발생기와 버스 클락 신호의 주파수를 선택하기 위한 복수개의 주파수 선택 버튼들을 포함하는 컴퓨터 시스템의 주파수 변환 제어 방법에 있어서:
    컴퓨터 시스템의 동작 중 상기 주파수 선택 버튼의 입력을 감지하는 단계와;
    상기 주파수 선택 버튼의 입력에 응답하여 상기 클락 발생기의 주파수를 설정하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 주파수 변환 제어 방법.
  6. 제 5 항에 있어서,
    상기 컴퓨터 시스템에 구비된 주파수 표시 장치로 현재 클락 발생기가 발생하는 버스 클락 신호의 주파수를 표시하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 주파수 변환 제어 방법.
KR1019980045544A 1998-10-28 1998-10-28 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법 KR20000027589A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045544A KR20000027589A (ko) 1998-10-28 1998-10-28 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045544A KR20000027589A (ko) 1998-10-28 1998-10-28 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법

Publications (1)

Publication Number Publication Date
KR20000027589A true KR20000027589A (ko) 2000-05-15

Family

ID=19555923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045544A KR20000027589A (ko) 1998-10-28 1998-10-28 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법

Country Status (1)

Country Link
KR (1) KR20000027589A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690307B1 (ko) * 2004-01-22 2007-03-09 인터내셔널 비지네스 머신즈 코포레이션 멀티 프로세서 데이터 처리 시스템과 그의 시스템 코어로직의 동작 주파수 변경 방법과 기록 매체
WO2009017560A1 (en) * 2007-07-31 2009-02-05 Hewlett-Packard Development Company, L.P. Clock shifting and prioritization system and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850004815A (ko) * 1983-11-07 1985-07-27 빈센트 죠셉로너 마이크로컴퓨터 및 그 시스템과 클럭펄스 주파수 발생기
JPS62286117A (ja) * 1986-06-04 1987-12-12 Nec Corp 情報処理装置
JPH05108195A (ja) * 1991-10-11 1993-04-30 Toshiba Corp ポータブルコンピユータ
KR19990004552U (ko) * 1997-07-04 1999-02-05 윤종용 클럭 선택 스위치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850004815A (ko) * 1983-11-07 1985-07-27 빈센트 죠셉로너 마이크로컴퓨터 및 그 시스템과 클럭펄스 주파수 발생기
JPS62286117A (ja) * 1986-06-04 1987-12-12 Nec Corp 情報処理装置
JPH05108195A (ja) * 1991-10-11 1993-04-30 Toshiba Corp ポータブルコンピユータ
KR19990004552U (ko) * 1997-07-04 1999-02-05 윤종용 클럭 선택 스위치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690307B1 (ko) * 2004-01-22 2007-03-09 인터내셔널 비지네스 머신즈 코포레이션 멀티 프로세서 데이터 처리 시스템과 그의 시스템 코어로직의 동작 주파수 변경 방법과 기록 매체
WO2009017560A1 (en) * 2007-07-31 2009-02-05 Hewlett-Packard Development Company, L.P. Clock shifting and prioritization system and method
GB2464041A (en) * 2007-07-31 2010-04-07 Hewlett Packard Development Co Clock shifting and prioritization system and method
US7895461B2 (en) 2007-07-31 2011-02-22 Hewlett-Packard Development Company, L.P. Clock shifting and prioritization system and method
DE112008001876B4 (de) * 2007-07-31 2011-07-21 Hewlett-Packard Development Company, L.P., Tex. Taktverschiebungs- und Priorisierungsverfahren und elektronisches Gerät
GB2464041B (en) * 2007-07-31 2012-05-02 Hewlett Packard Development Co Clock shifting and prioritization system and method
CN101772747B (zh) * 2007-07-31 2013-02-27 惠普开发有限公司 时钟偏移和优先化系统和方法

Similar Documents

Publication Publication Date Title
US8533519B2 (en) Motherboard with overclocking function for a plurality of components therein such that the overclocking function for the plurality of the components are enabled via an external input device
EP0385567A2 (en) Clock signal generator for a data processing system
US20080074205A1 (en) Reference Clock Out Feature on a Digital Device Peripheral Function Pin
KR20070081231A (ko) 컴퓨터 및 그 제어방법
US7254729B2 (en) Processing system and memory module having frequency selective memory
US6460109B1 (en) Integral portable computer input and output switching
KR20000027589A (ko) 동작 상태에서 버스 클락 신호의 주파수 변환기능을 구비한 컴퓨터 시스템 및 그의 제어 방법
US20050210309A1 (en) CPU frequency adjusting system and method
US6145021A (en) Method and system for managing resource allocation for plug and play devices by providing only the resources required to the devices before system initialization
EP1521236A2 (en) Electronic display device and method of controlling such a display device
KR900008033Y1 (ko) 멀티 동기 모니터용 인터페이스의 수직예비 조정회로
KR100292032B1 (ko) 액정모니터동작제어장치
JP4136601B2 (ja) トランシーバモジュール
JP3250268B2 (ja) 情報処理装置
KR100229014B1 (ko) 기준클럭 자동 선택회로
KR20030029378A (ko) 컴퓨터 시스템의 ｃｐｕ 클럭 주파수 설정 방법
KR100462019B1 (ko) 컴퓨터 시스템의 클럭제어장치 및 그 방법
KR101354908B1 (ko) 컴퓨터시스템
KR20010061342A (ko) 임의의 해상도 변환이 가능한 컴퓨터 디스플레이 시스템
KR100964516B1 (ko) 디지털 디스플레이 장치에서 ｅｍｉ를 감소하기 위해 직접적 디지털 신서사이저 및 확산 스펙트럼 기술을 이용하는 방법 및 장치
KR200221368Y1 (ko) 복수 개의 영상 출력 수단을 가진 컴퓨터
KR0172289B1 (ko) 내부클럭 발생기
JPH04291390A (ja) 画像表示装置及び画像表示装置のためのクロック信号生成回路
KR19990068951A (ko) 액정 디스플레이의 시야각 조절 장치
KR20020007036A (ko) 복수 개의 영상 출력 수단을 가진 컴퓨터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application