KR100229014B1 - 기준클럭 자동 선택회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 클럭 선택 회로에 관한 기술이다.

2. 발명이 해결하려고 하는 기술적 과제

공급되는 다수의 기준클럭 중 하나를 선택하는 데 마이크로프로세서를 사용하지 않고 우선순위제어회로를 사용함으로써 구성을 간단하게 한 회로를 제공한다.

3. 발명의 해결방법의 요지

본 기준클럭 자동 선택회로는 제1∼제n 기준클럭신호가 입력되는지 여부를 체크하고 그 결과로서 제1∼제n 상태신호를 출력하는 제1∼제n 기준클럭감시부와, 상기 제1∼제n 상태신호로써 어느 클럭신호가 입력되고 있는지 판단하고 미리 설정한 우선순위에 따라 상기 클럭신호들 중 가장 우선 순위가 높은 클럭신호를 선택하는 소정의 선택신호를 발생하는 에스엔74엘에스147 또는 에스엔54엘에스147로 이루어진 우선순위제어부와, 상기 선택신호에 따라 상기 제1∼제n 기준클럭신호 중 하나를 선택하는 멀티플랙서로 구성함을 특징으로 한다.

4. 발명의 중요한 용도

다수의 기준클럭을 자동으로 선택하는 데 사용한다.

Description

기준클럭 자동 선택회로{CIRCUIT FOR AUTOMATIC SELLECTING OF REFERENCE CLOCK}

본 발명은 클럭 발생 회로에 관한 것으로, 특히 공급되는 다수의 기준클럭 중 하나를 자동으로 선택하는 회로에 관한 것이다.

통상적으로 교환기는 톤의 발생이나 기타 여러 가지의 동작을 제어하기 위한 시스템 클럭을 필요로 한다. 도 1은 종래의 기준클럭 자동 선택회로의 구성을 나타낸 도면이다. 제1∼제n 기준클럭감시부(101∼10n)는 제1∼제n 기준클럭신호(RCLK1∼RCLKn)의 입력 여부를 체크하고 그 결과로서 제1∼제n 상태신호(S1∼Sn)를 출력한다. 인터럽트생성부(20)는 상기 제1∼제n 상태신호(S1∼Sn)를 입력받아 소정의 인터럽트신호(INT)를 발생한다. 마이크로프로세서(30)는 상기 인터럽트신호(INT)의 발생에 따라 어느 클럭신호가 입력되었는지 판단하고 소정의 선택신호(SEL1)를 발생한다. 멀티플랙서(40)는 상기 선택신호(SEL)에 따라 상기 제1∼제n 기준클럭신호(RCLK1∼RCLKn)중 하나를 선택하여 위상동기루프(Phase Locked Loop: 이하 PLL이라 함.)회로로 전달한다.

상기와 같이 클럭신호의 상태가 바뀔 때마다 마이크로프로세서로 인터럽트신호를 발생하도록 하는 것은 소프트웨어적으로 복잡할 뿐만 아니라 회로의 구성도 간단하지가 않다.

따라서 본 발명의 목적은 마이크로프로세서를 사용하지 않고 회로의 구성을 간단히 하면서 기준클럭을 자동으로 선택할 수 있는 회로를 제공함에 있다.

도1은 종래의 기준클럭 자동 선택회로의 구성도

도2는 본 발명의 일 실시예에 따른 기준클럭 자동 선택회로의 구성도

도3은 본 발명의 일 실시예에 따른 기준클럭 자동 선택회로의 동작 파형도

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2는 본 발명의 일 실시예에 따른 기준클럭 자동 선택회로의 구성도이다. 제1∼제n 기준클럭감시부(101∼10n)는 제1∼제n 기준클럭신호(RCLK1∼RCLKn)가 입력되고 있는지 체크하고 그 결과로서 제1∼제n 상태신호(S1∼Sn)를 출력한다. 이때 상기 제1∼제n은 각 기준클럭의 번호와 일치하는 것으로 한다. 상기 각 기준클럭감시부(101∼10n)는 공지의 텍사스 인스트루먼츠(Texas Instruments)사의 '74LS123'을 사용한 멀티바이브레이터로 구현하거나 쉬프트레지스터 및 다수의 논리연산수단을 사용하여 구현할 수 있다. 우선순위제어부(50)는 상기 제1∼제n 상태신호(S1∼Sn)로써 어느 클럭신호가 입력되고 있는지 판단할 수 있다. 그리고 그 클럭신호들 중 미리 설정한 우선순위에 따라 가장 우선순위가 높은 클럭신호의 번호를 디코딩하여 소정의 선택신호(SEL2)로서 발생한다. 멀티플랙서(40)는 상기 선택신호(SEL2)에 따라 상기 제1∼제n 기준클럭신호(RCLK1∼RCLKn)중 하나를 선택하여 PLL회로로 전달한다. 상기 n이 8인 경우를 가정한다면, 상기 우선순위제어부(50)는 'SN54LS147' 또는 'SN74LS147', 상기 멀티플랙서(40)는 'SN54LS152' 또는 'SN74LS152'를 사용하여 구현할 수 있다.

도 3은 본 발명의 일 실시예에 따른 기준클럭 자동 선택회로의 동작 파형도이다. (3A)는 제1기준클럭신호(RCLK1)를 나타낸다.(3B)는 제2기준클럭신호(RCLK2)를 나타낸다. (3C)는 제n 기준클럭신호(RCLKn)를 나타낸다. (3D)는 제1상태신호(S1)를 나타낸다. (3E)는 제2상태신호(S2)를 나타낸다. (3F)는 제n상태신호(Sn)를 나타낸다. (3G)는 선택신호(SEL)를 나타낸다. (3H)는 선택된 기준클럭신호를 나타낸다.

예를 들어 미리 설정한 우선순위가 0, 1, 2, 3,…, n이라고 할 때, T1구간에서 제1, 제2 및 제n기준클럭신호(RCLK1, RCLK2, RCLKn)가 모두 입력되고 있지만 그중 우선순위가 가장 높은 것은 제1기준클럭신호(RCLK1)이므로 우선순위제어부(50)는 선택신호(SEL)로서 상기 제1기준클럭신호(RCLK1)의 번호인 '1'을 출력한다. 그러나 T2구간에 도시한 바와 같이, 상기 제1기준클럭신호(RCLK1)가 입력되지 않을 경우에는 다음 순위로 넘어간다. 다시 말해서, 제2 및 제n기준클럭신호(RCLK1, RCLK2, RCLKn)가 입력되고 있다면 둘 중 우선순위가 더 높은 제2기준클럭신호(RCLK2)의 번호'2'가 선택신호(SEL)로서 출력되는 것이다.

한편 PLL회로로부터 분주된 클럭을 기준클럭 가운데 하나로 사용하면 다른 모든 기준클럭이 입력되지 않더라도 선택된 기준클럭은 중단없이 출력될 수 있다.

다른 한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

마이크로프로세서를 사용하지 않고 기준클럭신호를 발생할 수 있도록 함으로써 소프트웨어적인 부담을 덜고 회로의 구성이 간단해지는 장점이 있다.

Claims (2)

1. 기준클럭 자동 선택회로에 있어서,

   제1∼제n 기준클럭신호가 입력되는지 여부를 체크하고 그 결과로서 제1∼제n 상태신호를 출력하는 제1∼제n 기준클럭감시부와,

   상기 제1∼제n 상태신호로써 어느 클럭신호가 입력되고 있는지 판단하고 미리 설정한 우선순위에 따라 상기 클럭신호들 중 가장 우선순위가 높은 클럭신호를 선택하는 소정의 선택신호를 발생하는 에스엔74엘에스147 또는 에스엔54엘에스147로 이루어진 우선순위제어부와,

   상기 선택신호에 따라 상기 제1∼제n 기준클럭신호 중 하나를 선택하는 멀티플랙서로 구성함을 특징으로 하는 회로.
2. 제1항에 있어서, 상기 선택신호는 상기 제1∼제n 기준클럭신호에 부여된 고유의 번호를 나타내는 데이타임을 특징으로 하는 회로.