JP2002024033A - 割込信号生成装置 - Google Patents
割込信号生成装置Info
- Publication number
- JP2002024033A JP2002024033A JP2000207817A JP2000207817A JP2002024033A JP 2002024033 A JP2002024033 A JP 2002024033A JP 2000207817 A JP2000207817 A JP 2000207817A JP 2000207817 A JP2000207817 A JP 2000207817A JP 2002024033 A JP2002024033 A JP 2002024033A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interrupt signal
- clock
- count
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 230000004069 differentiation Effects 0.000 claims description 3
- 101000767160 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Intracellular protein transport protein USO1 Proteins 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 101100446506 Mus musculus Fgf3 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 コンピュータシステムを動作させるためのバ
スクロックが供給されないストップモードであっても、
バスクロックが供給される通常モードと同様に割込信号
を生成する。 【解決手段】 割込信号生成装置は、一定の時間間隔を
カウントし、かつカウントの終了を示すカウントアップ
信号を出力するカウンタ部と、カウントアップ信号によ
り示されるカウントの終了を検出し、かつ検出を示す第
１の割込信号を第１のクロックに従って生成する第１の
生成部と、カウントアップ信号により示されるカウント
の終了を検出し、かつ検出を示す第２の割込信号を第２
のクロックに従って生成する第２の生成部と、第１の割
込信号及び第２の割込信号を選択的に出力する選択部と
を備える。
スクロックが供給されないストップモードであっても、
バスクロックが供給される通常モードと同様に割込信号
を生成する。 【解決手段】 割込信号生成装置は、一定の時間間隔を
カウントし、かつカウントの終了を示すカウントアップ
信号を出力するカウンタ部と、カウントアップ信号によ
り示されるカウントの終了を検出し、かつ検出を示す第
１の割込信号を第１のクロックに従って生成する第１の
生成部と、カウントアップ信号により示されるカウント
の終了を検出し、かつ検出を示す第２の割込信号を第２
のクロックに従って生成する第２の生成部と、第１の割
込信号及び第２の割込信号を選択的に出力する選択部と
を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムに用いられる割込信号を生成する割込信号生成装置
に関する。
テムに用いられる割込信号を生成する割込信号生成装置
に関する。
【０００２】
【従来の技術】コンピュータシステムは、予め定められ
た割込処理をＣＰＵ（Central Processig Unit）に、一
定時間ごとに、即ち周期的に実行させるべく、ＣＰＵに
割込処理を要求するための信号（以下、「割込信号」と
いう。）を生成する割込信号生成装置を有する。また、
コンピュータシステムは、その消費電力を低減すべく、
動作モードを、例えば、通常モードとストップモードと
の間で切り換える。
た割込処理をＣＰＵ（Central Processig Unit）に、一
定時間ごとに、即ち周期的に実行させるべく、ＣＰＵに
割込処理を要求するための信号（以下、「割込信号」と
いう。）を生成する割込信号生成装置を有する。また、
コンピュータシステムは、その消費電力を低減すべく、
動作モードを、例えば、通常モードとストップモードと
の間で切り換える。
【０００３】通常モードでは、実行すべき処理をコンピ
ュータシステム全体で同期を取りつつ遂行するためのク
ロック（以下、「バスクロック」という。）が供給され
る。このことから、従来の割込信号生成装置は、通常モ
ードでは、割込信号の生成をこのバスクロックに同期し
て行う。
ュータシステム全体で同期を取りつつ遂行するためのク
ロック（以下、「バスクロック」という。）が供給され
る。このことから、従来の割込信号生成装置は、通常モ
ードでは、割込信号の生成をこのバスクロックに同期し
て行う。
【０００４】
【発明が解決しようとする課題】しかしながら、ストッ
プモードでは、実行すべき処理が無いことから、バスク
ロックの供給は停止される。従って、従来の割込信号生
成装置は、ストップモードでは、割込信号を生成するこ
とができない。即ち、従来の割込信号生成装置には、割
込信号の生成をモードに左右されることなく行うことが
できないという問題があった。
プモードでは、実行すべき処理が無いことから、バスク
ロックの供給は停止される。従って、従来の割込信号生
成装置は、ストップモードでは、割込信号を生成するこ
とができない。即ち、従来の割込信号生成装置には、割
込信号の生成をモードに左右されることなく行うことが
できないという問題があった。
【０００５】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明の割込信号生成装置は、第１のクロックを
供給し及び供給を停止させ、かつ第１のクロックの周期
より長い周期を有する第２のクロックを常時供給するコ
ンピュータシステムに用いられ、第２のクロックの周波
数から分周された周波数に対応する時間間隔毎に、割込
処理の実行を要求する割込信号を出力する割込信号生成
装置であって、第２のクロックに基づき、時間間隔をカ
ウントし、かつカウントの終了を示すカウントアップ信
号を出力するカウンタ部と、第１のクロックが供給され
ているときに、カウントアップ信号により示されるカウ
ントの終了を検出し、かつ検出を示す第１の割込信号を
第１のクロックに従って生成する第１の生成部と、第１
のクロックの供給が停止されているときに、カウントア
ップ信号により示されるカウントの終了を検出し、かつ
検出を示す第２の割込信号を第２のクロックに従って生
成する第２の生成部と、第１の割込信号及び第２の割込
信号のいずれかを出力する選択部とを備える。このよう
な構成を有することにより、割込信号生成装置は、第１
のクロックが供給されるか否かに拘わらずに、割込信号
を生成することが可能になる。即ち、割込信号生成装置
は、たとえ第１のクロックが供給されないときであって
も、第２のクロックを用いて第２の割込信号を出力する
ことが可能になる。
めに、本発明の割込信号生成装置は、第１のクロックを
供給し及び供給を停止させ、かつ第１のクロックの周期
より長い周期を有する第２のクロックを常時供給するコ
ンピュータシステムに用いられ、第２のクロックの周波
数から分周された周波数に対応する時間間隔毎に、割込
処理の実行を要求する割込信号を出力する割込信号生成
装置であって、第２のクロックに基づき、時間間隔をカ
ウントし、かつカウントの終了を示すカウントアップ信
号を出力するカウンタ部と、第１のクロックが供給され
ているときに、カウントアップ信号により示されるカウ
ントの終了を検出し、かつ検出を示す第１の割込信号を
第１のクロックに従って生成する第１の生成部と、第１
のクロックの供給が停止されているときに、カウントア
ップ信号により示されるカウントの終了を検出し、かつ
検出を示す第２の割込信号を第２のクロックに従って生
成する第２の生成部と、第１の割込信号及び第２の割込
信号のいずれかを出力する選択部とを備える。このよう
な構成を有することにより、割込信号生成装置は、第１
のクロックが供給されるか否かに拘わらずに、割込信号
を生成することが可能になる。即ち、割込信号生成装置
は、たとえ第１のクロックが供給されないときであって
も、第２のクロックを用いて第２の割込信号を出力する
ことが可能になる。
【０００６】
【発明の実施の形態】本発明の実施の形態として、割込
信号生成装置の具体例を説明する。図１は、具体例の割
込信号生成装置の構成を示す図である。割込信号生成装
置の説明及び理解を容易にすべく、その説明に先立ち、
この装置を含むコンピュータシステムについて説明す
る。
信号生成装置の具体例を説明する。図１は、具体例の割
込信号生成装置の構成を示す図である。割込信号生成装
置の説明及び理解を容易にすべく、その説明に先立ち、
この装置を含むコンピュータシステムについて説明す
る。
【０００７】図２は、具体例のコンピュータシステムの
構成を示す図である。このコンピュータシステムは、動
作モードとして、通常モード及びストップモードを有す
る。コンピュータシステムは、通常モードでは、通常通
りにプログラムに従って処理を実行し、ストップモード
では、消費電力を低減すべく、原則として何ら動作しな
い。
構成を示す図である。このコンピュータシステムは、動
作モードとして、通常モード及びストップモードを有す
る。コンピュータシステムは、通常モードでは、通常通
りにプログラムに従って処理を実行し、ストップモード
では、消費電力を低減すべく、原則として何ら動作しな
い。
【０００８】また、通常モードでは、時間をカウントす
るためのカウンタクロックＣＣ、及びシステム全体を同
期合わせするために用いられる、カウンタクロックＣＣ
の周波数より高い周波数を有するバスクロックＢＣの両
方が供給され、一方、ストップモードでは、カウンタク
ロックＣＣのみが供給され、バスクロックＢＣは供給さ
れない。
るためのカウンタクロックＣＣ、及びシステム全体を同
期合わせするために用いられる、カウンタクロックＣＣ
の周波数より高い周波数を有するバスクロックＢＣの両
方が供給され、一方、ストップモードでは、カウンタク
ロックＣＣのみが供給され、バスクロックＢＣは供給さ
れない。
【０００９】このようなモード及びクロックを動作の基
盤としつつ、割込信号生成装置１００は、通常モードで
は、カウンタクロックＣＣに基づき、かつバスクロック
ＢＣに同期して割込信号ＩＮＴを生成する。一方、スト
ップモードでは、カウンタクロックＣＣに基づいてのみ
割込信号ＩＮＴを生成する。
盤としつつ、割込信号生成装置１００は、通常モードで
は、カウンタクロックＣＣに基づき、かつバスクロック
ＢＣに同期して割込信号ＩＮＴを生成する。一方、スト
ップモードでは、カウンタクロックＣＣに基づいてのみ
割込信号ＩＮＴを生成する。
【００１０】割込信号生成装置１００に加えて、コンピ
ュータシステムは、クロックジェネレータ２００、シス
テムコントローラ３００、ＣＰＵ４００、及び割込コン
トローラ５００を備える。割込信号生成装置１００は、
これら周辺装置２００〜５００と共に、バス信号ＢＳ
（データ信号、アドレス信号、リード・ライト信号等か
らなる信号）及びこのバス信号をシステム全体で同期し
て用いるための、上述したバスクロックＢＣを共有す
る。また、割込信号生成装置１００は、モード信号ＭＳ
及び許可信号ＰＥＲによる制御の下に、カウンタクロッ
クＣＣ及びバスクロックＢＣに従って生成した割込信号
ＩＮＴを割込コントローラ５００へ出力する。
ュータシステムは、クロックジェネレータ２００、シス
テムコントローラ３００、ＣＰＵ４００、及び割込コン
トローラ５００を備える。割込信号生成装置１００は、
これら周辺装置２００〜５００と共に、バス信号ＢＳ
（データ信号、アドレス信号、リード・ライト信号等か
らなる信号）及びこのバス信号をシステム全体で同期し
て用いるための、上述したバスクロックＢＣを共有す
る。また、割込信号生成装置１００は、モード信号ＭＳ
及び許可信号ＰＥＲによる制御の下に、カウンタクロッ
クＣＣ及びバスクロックＢＣに従って生成した割込信号
ＩＮＴを割込コントローラ５００へ出力する。
【００１１】割込信号生成装置１００の周辺装置２００
〜５００の機能は、以下の通りである。クロックジェネ
レータ２００は、カウンタクロックＣＣ及びバスクロッ
クＢＣを常に生成する。クロックジェネレータ２００
は、生成したカウンタクロックＣＣを割込信号生成装置
１００へ供給し、また、生成したバスクロックＢＣをシ
ステムコントローラ３００へ出力する。
〜５００の機能は、以下の通りである。クロックジェネ
レータ２００は、カウンタクロックＣＣ及びバスクロッ
クＢＣを常に生成する。クロックジェネレータ２００
は、生成したカウンタクロックＣＣを割込信号生成装置
１００へ供給し、また、生成したバスクロックＢＣをシ
ステムコントローラ３００へ出力する。
【００１２】システムコントローラ３００は、ＣＰＵ４
００による制御の下に、入力されるバスクロックＢＣを
割込信号生成装置１００へ供給したり、その供給を停止
したりする。ＣＰＵ４００は、予め用意されたプログラ
ム（図示せず）に従って、コンピュータシステムの動作
モードを通常モードからストップモードへ切り換える。
００による制御の下に、入力されるバスクロックＢＣを
割込信号生成装置１００へ供給したり、その供給を停止
したりする。ＣＰＵ４００は、予め用意されたプログラ
ム（図示せず）に従って、コンピュータシステムの動作
モードを通常モードからストップモードへ切り換える。
【００１３】割込コントローラ５００は、ストップモー
ドにおいて割込信号ＩＮＴを与えられると、動作モード
をストップモードから通常モードへ移行させる。具体的
には、割込コントローラ５００は、ストップモードにお
いて停止していたバスクロックＢＣを再び供給すること
をシステムコントローラ３００に要求し、この要求に応
答して、システムコントローラ３００は、バスクロック
ＢＣの供給を再開する。バスクロックＢＣの供給が再開
されると、ＣＰＵ４００は、割込信号ＩＮＴに対応する
予め定められた処理を、バスクロックＢＣに同期しつつ
実行する。
ドにおいて割込信号ＩＮＴを与えられると、動作モード
をストップモードから通常モードへ移行させる。具体的
には、割込コントローラ５００は、ストップモードにお
いて停止していたバスクロックＢＣを再び供給すること
をシステムコントローラ３００に要求し、この要求に応
答して、システムコントローラ３００は、バスクロック
ＢＣの供給を再開する。バスクロックＢＣの供給が再開
されると、ＣＰＵ４００は、割込信号ＩＮＴに対応する
予め定められた処理を、バスクロックＢＣに同期しつつ
実行する。
【００１４】図１に戻って、割込信号生成装置１００
は、上述したように、主に、カウンタクロックＣＣ、バ
スクロックＢＣ、モード信号ＭＳ、及び許可信号ＰＥＲ
を入力され、これらの信号に基づいて割込信号ＩＮＴを
生成する。割込信号ＩＮＴの生成のために、割込信号生
成装置１００は、カウンタ回路１、微分回路４、８、保
持回路５、９、セレクタ回路１５、ＡＮＤ回路６、１
６、ＯＲ回路１１、１２、及び、ＲＳフリップフロップ
回路（以下、「Ｆ／Ｆ回路」と略称する。）２、３、
７、１０、１３、１４を有する。
は、上述したように、主に、カウンタクロックＣＣ、バ
スクロックＢＣ、モード信号ＭＳ、及び許可信号ＰＥＲ
を入力され、これらの信号に基づいて割込信号ＩＮＴを
生成する。割込信号ＩＮＴの生成のために、割込信号生
成装置１００は、カウンタ回路１、微分回路４、８、保
持回路５、９、セレクタ回路１５、ＡＮＤ回路６、１
６、ＯＲ回路１１、１２、及び、ＲＳフリップフロップ
回路（以下、「Ｆ／Ｆ回路」と略称する。）２、３、
７、１０、１３、１４を有する。
【００１５】カウンタ回路１は、割込信号ＩＮＴを周期
的に出力するべく、割込信号ＩＮＴを出力する周期、即
ち、割込信号ＩＮＴを出力する時間間隔を、カウンタク
ロックＣＣを分周することによりカウントする。カウン
タ回路１は、また、その周期をカウントアップするごと
に、即ち、その時間間隔が経過するごとに、その旨を示
すカウントアップ信号ＣＵを出力する。この時間間隔
は、ＣＰＵ４００によってカウントデータＤ０〜Ｄ３を
用いて設定される。
的に出力するべく、割込信号ＩＮＴを出力する周期、即
ち、割込信号ＩＮＴを出力する時間間隔を、カウンタク
ロックＣＣを分周することによりカウントする。カウン
タ回路１は、また、その周期をカウントアップするごと
に、即ち、その時間間隔が経過するごとに、その旨を示
すカウントアップ信号ＣＵを出力する。この時間間隔
は、ＣＰＵ４００によってカウントデータＤ０〜Ｄ３を
用いて設定される。
【００１６】微分回路４は、カウントアップ信号ＣＵに
よって示されるカウントアップを認識すべく、カウント
アップ信号ＣＵのエッジを検出する。保持回路５は、微
分回路４によるエッジの検出を契機に信号ｓ３としてｈ
ｉｇｈレベルの出力を開始し、ｈｉｇｈレベルの信号ｓ
ｒ１が印可されるまで信号ｓ３のｈｉｇｈレベルを維持
し続ける。
よって示されるカウントアップを認識すべく、カウント
アップ信号ＣＵのエッジを検出する。保持回路５は、微
分回路４によるエッジの検出を契機に信号ｓ３としてｈ
ｉｇｈレベルの出力を開始し、ｈｉｇｈレベルの信号ｓ
ｒ１が印可されるまで信号ｓ３のｈｉｇｈレベルを維持
し続ける。
【００１７】セレクタ回路１５は、選択信号ｓｅｌに従
って割込信号ｉｎｔ１または割込信号ｉｎｔ２を選択す
る。具体的には、セレクタ回路１５は、通常モードのと
きには、即ち、選択信号ｓｅｌがｌｏｗレベルであると
きには、割込信号ｉｎｔ１を選択し、また、ストップモ
ードのときには、即ち、選択信号ｓｅｌがｈｉｇｈレベ
ルであるときには、割込信号ｉｎｔ２を選択する。この
ようにして、選択割込信号ｓｅｌ＿ｉｎｔとして、通常
モードのときには割込信号ｉｎｔ１を出力し、ストップ
モードのときには割込信号ｉｎｔ２を出力する。
って割込信号ｉｎｔ１または割込信号ｉｎｔ２を選択す
る。具体的には、セレクタ回路１５は、通常モードのと
きには、即ち、選択信号ｓｅｌがｌｏｗレベルであると
きには、割込信号ｉｎｔ１を選択し、また、ストップモ
ードのときには、即ち、選択信号ｓｅｌがｈｉｇｈレベ
ルであるときには、割込信号ｉｎｔ２を選択する。この
ようにして、選択割込信号ｓｅｌ＿ｉｎｔとして、通常
モードのときには割込信号ｉｎｔ１を出力し、ストップ
モードのときには割込信号ｉｎｔ２を出力する。
【００１８】ＡＮＤ回路６、１６は、入力される２つの
信号に論理積を施し、ＯＲ回路１１、１２は、入力され
る２つの信号に論理和を施す。Ｆ／Ｆ回路２、３、７、
１０、１３、１４は、入力される信号をバスクロックＢ
Ｃに同期して出力し、また、リセット端子Ｒに入力され
るバスリセットＢＲに従って、その出力信号をリセット
する。
信号に論理積を施し、ＯＲ回路１１、１２は、入力され
る２つの信号に論理和を施す。Ｆ／Ｆ回路２、３、７、
１０、１３、１４は、入力される信号をバスクロックＢ
Ｃに同期して出力し、また、リセット端子Ｒに入力され
るバスリセットＢＲに従って、その出力信号をリセット
する。
【００１９】バスリセットＢＲは、コンピュータシステ
ムの初期動作時やリセット時等のみにｈｉｇｈレベルと
して印可され、この割込信号生成装置１００をリセット
する。
ムの初期動作時やリセット時等のみにｈｉｇｈレベルと
して印可され、この割込信号生成装置１００をリセット
する。
【００２０】割込信号生成装置１００の動作について説
明する。動作として、通常モード、ストップモード、ス
トップモードから通常モードへの移行、及び通常モード
からストップモードへの移行を説明する。
明する。動作として、通常モード、ストップモード、ス
トップモードから通常モードへの移行、及び通常モード
からストップモードへの移行を説明する。
【００２１】図３は、割込信号生成装置の通常モードで
の動作を示すタイムチャートである。以下、このタイム
チャートに沿って動作を説明する。なお、通常モードで
は、モード信号ＭＳは、ｌｏｗレベルである。これによ
り、ＡＮＤ回路６へ入力される信号ｓ４は、そのまま信
号ｓ５として出力される。また、モード信号ＭＳのｌｏ
ｗレベルにより、Ｆ／Ｆ回路１３が出力する選択信号ｓ
ｅｌもまたｌｏｗレベルであることから、信号ｓ５から
生成される割込信号ｉｎｔ１が割込信号ＩＮＴとしてセ
レクタ回路１５から出力される。
の動作を示すタイムチャートである。以下、このタイム
チャートに沿って動作を説明する。なお、通常モードで
は、モード信号ＭＳは、ｌｏｗレベルである。これによ
り、ＡＮＤ回路６へ入力される信号ｓ４は、そのまま信
号ｓ５として出力される。また、モード信号ＭＳのｌｏ
ｗレベルにより、Ｆ／Ｆ回路１３が出力する選択信号ｓ
ｅｌもまたｌｏｗレベルであることから、信号ｓ５から
生成される割込信号ｉｎｔ１が割込信号ＩＮＴとしてセ
レクタ回路１５から出力される。
【００２２】フェーズ１０：カウンタ回路１は、カウン
タクロックＣＣを分周することにより所定時間をカウン
トアップすることにより、カウントアップした旨を示す
カウントアップ信号ＣＵを出力する。より具体的には、
カウンタ回路１は、カウントアップ信号の立下りエッジ
により、カウントアップした旨を示す。カウンタクロッ
クＣＣとバスクロックＢＣとは非同期であることから、
この立下りエッジは、バスクロックＢＣとは非同期に出
力される。
タクロックＣＣを分周することにより所定時間をカウン
トアップすることにより、カウントアップした旨を示す
カウントアップ信号ＣＵを出力する。より具体的には、
カウンタ回路１は、カウントアップ信号の立下りエッジ
により、カウントアップした旨を示す。カウンタクロッ
クＣＣとバスクロックＢＣとは非同期であることから、
この立下りエッジは、バスクロックＢＣとは非同期に出
力される。
【００２３】フェーズ１１：カウントアップ信号の立下
り後のｌｏｗレベルを入力されると、Ｆ／Ｆ回路２は、
バスクロックＢＣに同期して、信号ｓ１としてｌｏｗレ
ベルを出力する。
り後のｌｏｗレベルを入力されると、Ｆ／Ｆ回路２は、
バスクロックＢＣに同期して、信号ｓ１としてｌｏｗレ
ベルを出力する。
【００２４】フェーズ１２：Ｆ／Ｆ回路２から信号ｓ１
としてｌｏｗレベルを受けると、Ｆ／Ｆ回路３は、バス
クロックＢＣに同期して、信号ｓ２としてｌｏｗレベル
を出力する。さらに、信号ｓ２としてｈｉｇｈレベルか
らｌｏｗレベルへ変化する立下りエッジを与えられる
と、微分回路４は、その立下りエッジを検出し、検出し
た旨を示す信号ｓ３として、バスクロックＢＣの１サイ
クル分のパルスを出力する。
としてｌｏｗレベルを受けると、Ｆ／Ｆ回路３は、バス
クロックＢＣに同期して、信号ｓ２としてｌｏｗレベル
を出力する。さらに、信号ｓ２としてｈｉｇｈレベルか
らｌｏｗレベルへ変化する立下りエッジを与えられる
と、微分回路４は、その立下りエッジを検出し、検出し
た旨を示す信号ｓ３として、バスクロックＢＣの１サイ
クル分のパルスを出力する。
【００２５】フェーズ１３：信号ｓ３としてパルスを供
給されると、保持回路５は、信号ｓ４としてｈｉｇｈレ
ベルを出力する。保持回路５から信号ｓ４を与えられる
と、上記の条件から、ＡＮＤ回路６は、信号ｓ４を信号
ｓ５としてそのまま出力される。 フェーズ１４：信号ｓ５を与えられると、Ｆ／Ｆ回路７
は、バスクロックＢＣに同期して、割込信号ｉｎｔ１と
してｈｉｇｈレベルを出力する。さらに、上記の条件か
ら、セレクタ回路１５は、この割込信号ｉｎｔ１を選択
割込信号ｓｅｌ＿ｉｎｔとしてそのまま出力する。
給されると、保持回路５は、信号ｓ４としてｈｉｇｈレ
ベルを出力する。保持回路５から信号ｓ４を与えられる
と、上記の条件から、ＡＮＤ回路６は、信号ｓ４を信号
ｓ５としてそのまま出力される。 フェーズ１４：信号ｓ５を与えられると、Ｆ／Ｆ回路７
は、バスクロックＢＣに同期して、割込信号ｉｎｔ１と
してｈｉｇｈレベルを出力する。さらに、上記の条件か
ら、セレクタ回路１５は、この割込信号ｉｎｔ１を選択
割込信号ｓｅｌ＿ｉｎｔとしてそのまま出力する。
【００２６】フェーズ１６：割込信号ｉｎｔ１を与えら
れた後、ＡＮＤ回路１６は、バスクロックＢＣに同期し
て与えられる、ｈｉｇｈレベルの許可信号ＰＥＲを契機
にして、ｈｉｇｈレベルの割込信号ＩＮＴを出力する。
このようにして、割込信号生成装置１００から割込コン
トローラ５００へ、ｈｉｇｈレベルの割込信号ＩＮＴが
供給される。 フェーズ１７：ｈｉｇｈレベルの割込信号ＩＮＴを与え
られると、Ｆ／Ｆ回路１４は、バスクロックＢＣに同期
して、信号ｓ７としてｈｉｇｈレベルを出力する。信号
ｓ７としてｈｉｇｈレベルを供給されると、ＯＲ回路１
２は、そのｈｉｇｈレベルを契機にして、信号ｓｒ１と
してｈｉｇｈレベルを出力する。この信号ｓｒ１のｈｉ
ｇｈレベルにより、Ｆ／Ｆ回路２、３、７、１４、微分
回路４、及び保持回路５はリセットされる。即ち、割込
信号ＩＮＴは、ｌｏｗレベルに戻る。
れた後、ＡＮＤ回路１６は、バスクロックＢＣに同期し
て与えられる、ｈｉｇｈレベルの許可信号ＰＥＲを契機
にして、ｈｉｇｈレベルの割込信号ＩＮＴを出力する。
このようにして、割込信号生成装置１００から割込コン
トローラ５００へ、ｈｉｇｈレベルの割込信号ＩＮＴが
供給される。 フェーズ１７：ｈｉｇｈレベルの割込信号ＩＮＴを与え
られると、Ｆ／Ｆ回路１４は、バスクロックＢＣに同期
して、信号ｓ７としてｈｉｇｈレベルを出力する。信号
ｓ７としてｈｉｇｈレベルを供給されると、ＯＲ回路１
２は、そのｈｉｇｈレベルを契機にして、信号ｓｒ１と
してｈｉｇｈレベルを出力する。この信号ｓｒ１のｈｉ
ｇｈレベルにより、Ｆ／Ｆ回路２、３、７、１４、微分
回路４、及び保持回路５はリセットされる。即ち、割込
信号ＩＮＴは、ｌｏｗレベルに戻る。
【００２７】動作の説明に先立って述べたように、バス
クロックＢＣの周波数は、カウンタクロックＣＣの周波
数より高く、しかも、カウンタクロックＣＣの周波数が
分周されたカウントアップ信号が生成される。従って、
バスクロックＢＣの周波数は、カウントアップ信号ＣＵ
の周波数より極めて高い。この結果、割込信号ＩＮＴと
してのパルスは、カウントアップ信号ＣＵの立下りエッ
ジと概ね同時に生成されるとみなすことができる。この
ことから、割込信号ＩＮＴ中の隣接するパルス同士の間
の時間間隔は、カウントアップ信号ＣＵ中の隣接する立
下りエッジ同士の間の時間間隔とみなすことができる。
結論的には、通常モードでは、割込信号ＩＮＴのパルス
が生成される周期は、カウントアップ信号ＣＵの立下り
エッジが生成される周期と同一であると位置付けられ
る。
クロックＢＣの周波数は、カウンタクロックＣＣの周波
数より高く、しかも、カウンタクロックＣＣの周波数が
分周されたカウントアップ信号が生成される。従って、
バスクロックＢＣの周波数は、カウントアップ信号ＣＵ
の周波数より極めて高い。この結果、割込信号ＩＮＴと
してのパルスは、カウントアップ信号ＣＵの立下りエッ
ジと概ね同時に生成されるとみなすことができる。この
ことから、割込信号ＩＮＴ中の隣接するパルス同士の間
の時間間隔は、カウントアップ信号ＣＵ中の隣接する立
下りエッジ同士の間の時間間隔とみなすことができる。
結論的には、通常モードでは、割込信号ＩＮＴのパルス
が生成される周期は、カウントアップ信号ＣＵの立下り
エッジが生成される周期と同一であると位置付けられ
る。
【００２８】図４は、ストップモードでの割込信号生成
装置の動作を示すタイムチャートである。以下、このタ
イムチャートに沿って動作を説明する。ストップモード
では、モード信号ＭＳは、通常モードとは対照的にｈｉ
ｇｈレベルである。従って、セレクタ回路１５は、割込
信号ｉｎｔ２を選択する。一方、モード信号ＭＳがｈｉ
ｇｈレベルであることにより、割込信号ｉｎｔ１は、セ
レクタ回路１５によって阻止されるだけでなく、同時
に、ＡＮＤ回路６によっても阻止される。
装置の動作を示すタイムチャートである。以下、このタ
イムチャートに沿って動作を説明する。ストップモード
では、モード信号ＭＳは、通常モードとは対照的にｈｉ
ｇｈレベルである。従って、セレクタ回路１５は、割込
信号ｉｎｔ２を選択する。一方、モード信号ＭＳがｈｉ
ｇｈレベルであることにより、割込信号ｉｎｔ１は、セ
レクタ回路１５によって阻止されるだけでなく、同時
に、ＡＮＤ回路６によっても阻止される。
【００２９】フェーズ２０：モード信号ＭＳの切り換え
に先立ち、バスクロックＢＣに同期して、許可信号ＰＥ
Ｒとしてｈｉｇｈレベルが与えられる。 フェーズ２１：モード信号ＭＳは、通常モードを表すｌ
ｏｗレベルからストップモードを示すｈｉｇｈレベルへ
切り換わる。
に先立ち、バスクロックＢＣに同期して、許可信号ＰＥ
Ｒとしてｈｉｇｈレベルが与えられる。 フェーズ２１：モード信号ＭＳは、通常モードを表すｌ
ｏｗレベルからストップモードを示すｈｉｇｈレベルへ
切り換わる。
【００３０】フェーズ２２：モード信号ＭＳが変わる
と、バスクロックＢＣの供給が停止される。その後、カ
ウントアップ信号ＣＵがカウントアップを示すべく、ｈ
ｉｇｈレベルからｌｏｗレベルに変わると、即ち、立下
りエッジを示すと、微分回路８は、その立下りエッジを
検出することにより、信号ｓ６としてカウンタクロック
ＣＣの１サイクル相当のパルスを出力する。
と、バスクロックＢＣの供給が停止される。その後、カ
ウントアップ信号ＣＵがカウントアップを示すべく、ｈ
ｉｇｈレベルからｌｏｗレベルに変わると、即ち、立下
りエッジを示すと、微分回路８は、その立下りエッジを
検出することにより、信号ｓ６としてカウンタクロック
ＣＣの１サイクル相当のパルスを出力する。
【００３１】信号ｓ６としてｈｉｇｈレベルを与えられ
ると、保持回路９は、割込信号ｉｎｔ２としてｈｉｇｈ
レベルを出力し続ける。上記の条件により、割込信号ｉ
ｎｔ２は、選択割込信号ｓｅｌ＿ｉｎｔ、割込信号ＩＮ
Ｔとしてそのまま出力される。このようにして、割込信
号ＩＮＴは、割込信号生成装置１００から割込コントロ
ーラ５００へ供給される。この供給と同時に、割込信号
ＩＮＴは、Ｆ／Ｆ回路１４にも与えられる。
ると、保持回路９は、割込信号ｉｎｔ２としてｈｉｇｈ
レベルを出力し続ける。上記の条件により、割込信号ｉ
ｎｔ２は、選択割込信号ｓｅｌ＿ｉｎｔ、割込信号ＩＮ
Ｔとしてそのまま出力される。このようにして、割込信
号ＩＮＴは、割込信号生成装置１００から割込コントロ
ーラ５００へ供給される。この供給と同時に、割込信号
ＩＮＴは、Ｆ／Ｆ回路１４にも与えられる。
【００３２】フェーズ２３：割込信号ＩＮＴを受ける
と、割込コントローラ５００はバスクロックＢＣの供給
の再開をシステムコントローラ３００に要求し、この要
求に応えて、システムコントローラ３００は、バスクロ
ックＢＣの供給を再開する。バスクロックＢＣが与えら
れると、Ｆ／Ｆ回路１４は、バスクロックＢＣに同期し
て、信号ｓ７としてｈｉｇｈレベルを出力する。この信
号ｓ７は、そのまま信号ｓｒ２を生起する。即ち、この
とき、信号ｓｒ２もまたｈｉｇｈレベルになる。ｈｉｇ
ｈレベルの信号ｓｒ２を与えられると、微分回路８、及
び保持回路９は、リセットされる。これにより、割込信
号ｉｎｔ２は、ｌｏｗレベルになり、この結果として、
選択割込信号ｓｅｌ＿ｉｎｔ、及び割込信号ＩＮＴもｌ
ｏｗレベルになる。
と、割込コントローラ５００はバスクロックＢＣの供給
の再開をシステムコントローラ３００に要求し、この要
求に応えて、システムコントローラ３００は、バスクロ
ックＢＣの供給を再開する。バスクロックＢＣが与えら
れると、Ｆ／Ｆ回路１４は、バスクロックＢＣに同期し
て、信号ｓ７としてｈｉｇｈレベルを出力する。この信
号ｓ７は、そのまま信号ｓｒ２を生起する。即ち、この
とき、信号ｓｒ２もまたｈｉｇｈレベルになる。ｈｉｇ
ｈレベルの信号ｓｒ２を与えられると、微分回路８、及
び保持回路９は、リセットされる。これにより、割込信
号ｉｎｔ２は、ｌｏｗレベルになり、この結果として、
選択割込信号ｓｅｌ＿ｉｎｔ、及び割込信号ＩＮＴもｌ
ｏｗレベルになる。
【００３３】フェーズ２４：バスクロックＢＣに同期し
て、信号ｓ７がｌｏｗレベルになり、この結果、信号ｓ
ｒ１もまたｌｏｗレベルになる。これにより、Ｆ／Ｆ回
路２、３、７、微分回路４、保持回路５の動作の再開が
可能になる。 フェーズ２５：モード信号ＭＳがｈｉｇｈレベルからｌ
ｏｗレベルへ切り換わると、即ち、ストップモードから
通常モードに戻ると、許可信号ＰＥＲは、ｈｉｇｈレベ
ルを維持する状態から定期的にパルスを生成する状態に
切り換わり、また、選択信号ｓｅｌは、ｌｏｗレベルに
変わることにより、セレクタ回路１５に割込信号ｉｎｔ
１を選択させる。以後、先に説明した通常モードの動作
が実行される。
て、信号ｓ７がｌｏｗレベルになり、この結果、信号ｓ
ｒ１もまたｌｏｗレベルになる。これにより、Ｆ／Ｆ回
路２、３、７、微分回路４、保持回路５の動作の再開が
可能になる。 フェーズ２５：モード信号ＭＳがｈｉｇｈレベルからｌ
ｏｗレベルへ切り換わると、即ち、ストップモードから
通常モードに戻ると、許可信号ＰＥＲは、ｈｉｇｈレベ
ルを維持する状態から定期的にパルスを生成する状態に
切り換わり、また、選択信号ｓｅｌは、ｌｏｗレベルに
変わることにより、セレクタ回路１５に割込信号ｉｎｔ
１を選択させる。以後、先に説明した通常モードの動作
が実行される。
【００３４】動作の説明に先立ち説明したように、カウ
ントアップ信号ＣＵは、カウンタクロックＣＣを分周、
より正確には、数百分の一、数千分の一、数万分の一…
のように分周することにより得られる。割込信号ＩＮＴ
のパルスは、カウントアップ信号ＣＵの立下りエッジを
起点としてカウンタクロックＣＣの１サイクル分後に生
成されるものの、このような周波数の関係から、割込信
号ＩＮＴのパルスは、カウントアップ信号ＣＵの生成と
概ね同時に生成されとみなすことができる。ストップモ
ードでのこのような動作及び、上述した通常モードでの
動作から、少なくとも動作モードが移行するとき以外の
ときには、割込信号ＩＮＴは、カウントアップ信号ＣＵ
の周期と概ね同じ周期に生成されると結論付けることが
できる。
ントアップ信号ＣＵは、カウンタクロックＣＣを分周、
より正確には、数百分の一、数千分の一、数万分の一…
のように分周することにより得られる。割込信号ＩＮＴ
のパルスは、カウントアップ信号ＣＵの立下りエッジを
起点としてカウンタクロックＣＣの１サイクル分後に生
成されるものの、このような周波数の関係から、割込信
号ＩＮＴのパルスは、カウントアップ信号ＣＵの生成と
概ね同時に生成されとみなすことができる。ストップモ
ードでのこのような動作及び、上述した通常モードでの
動作から、少なくとも動作モードが移行するとき以外の
ときには、割込信号ＩＮＴは、カウントアップ信号ＣＵ
の周期と概ね同じ周期に生成されると結論付けることが
できる。
【００３５】上述したように、具体例の割込信号生成装
置によれば、通常モードで割込信号ＩＮＴが生成される
ことに加えて、たとえバスクロックＢＣが供給されない
ストップモードであっても、微分回路８が、カウントア
ップを示す、カウントアップ信号ＣＵの立下りエッジを
検出し、かつ保持回路９がその検出を契機にして、割込
信号ＩＮＴの元になる割込信号ｉｎｔ２を生成すること
から、通常モードのときと同様に、割込信号ＩＮＴを出
力することが可能になる。
置によれば、通常モードで割込信号ＩＮＴが生成される
ことに加えて、たとえバスクロックＢＣが供給されない
ストップモードであっても、微分回路８が、カウントア
ップを示す、カウントアップ信号ＣＵの立下りエッジを
検出し、かつ保持回路９がその検出を契機にして、割込
信号ＩＮＴの元になる割込信号ｉｎｔ２を生成すること
から、通常モードのときと同様に、割込信号ＩＮＴを出
力することが可能になる。
【００３６】さらに、具体例のコンピュータシステムで
は、割込信号ＩＮＴを与えられると、割込コントローラ
５００がバスクロックＢＣの供給を再開することをシス
テムコントローラ３００に要求し、その要求に応答し
て、システムコントローラ３００は、バスクロックＢＣ
を再び供給する。このバスクロックＢＣの再供給によ
り、割込信号生成装置１００内のＦ／Ｆ回路１４は、信
号ｓｒ２を用いて割込信号ＩＮＴをリセットすることが
可能になる。即ち、Ｆ／Ｆ回路１４は、ストップモード
から通常モードへ移行する過程における極めて早期の段
階で、ストップモードで生成された割込信号ＩＮＴをリ
セットすることが可能になる。
は、割込信号ＩＮＴを与えられると、割込コントローラ
５００がバスクロックＢＣの供給を再開することをシス
テムコントローラ３００に要求し、その要求に応答し
て、システムコントローラ３００は、バスクロックＢＣ
を再び供給する。このバスクロックＢＣの再供給によ
り、割込信号生成装置１００内のＦ／Ｆ回路１４は、信
号ｓｒ２を用いて割込信号ＩＮＴをリセットすることが
可能になる。即ち、Ｆ／Ｆ回路１４は、ストップモード
から通常モードへ移行する過程における極めて早期の段
階で、ストップモードで生成された割込信号ＩＮＴをリ
セットすることが可能になる。
【００３７】図５は、ストップモードから通常モードへ
の移行動作を示すタイムチャートである。以下、このタ
イムチャートに沿ってその動作を説明する。 フェーズ３０：ストップモードでは、図４により説明し
た割込信号ＩＮＴのパルスは、カウントアップ信号ＣＵ
の立下りエッジＥ３０を起点としてカウンタクロックＣ
Ｃの１サイクル後に生成される。ここで、カウンタクロ
ックＣＣの周波数がカウントアップ信号ＣＵの周波数に
比べて極めて高いことから、割込信号ＩＮＴのパルスＰ
３０は、カウントアップ信号ＣＵの立下りエッジＥ３０
と概ね同時に生成されるとみなすことができる。
の移行動作を示すタイムチャートである。以下、このタ
イムチャートに沿ってその動作を説明する。 フェーズ３０：ストップモードでは、図４により説明し
た割込信号ＩＮＴのパルスは、カウントアップ信号ＣＵ
の立下りエッジＥ３０を起点としてカウンタクロックＣ
Ｃの１サイクル後に生成される。ここで、カウンタクロ
ックＣＣの周波数がカウントアップ信号ＣＵの周波数に
比べて極めて高いことから、割込信号ＩＮＴのパルスＰ
３０は、カウントアップ信号ＣＵの立下りエッジＥ３０
と概ね同時に生成されるとみなすことができる。
【００３８】フェーズ３１：ストップモードから通常モ
ードへ切り換わると、図３で説明したように、割込信号
ＩＮＴのパルスＰ３１は、カウントアップ信号ＣＵの立
下りエッジＥ３１を起点としてバスクロックＢＣの数サ
イクル分だけ後に生成される。即ち、割込信号ＩＮＴの
パルスＰ３１は、カウントアップ信号ＣＵの立下りエッ
ジＥ３１の生成と概ね同時に生成されるとみなすことが
できる。
ードへ切り換わると、図３で説明したように、割込信号
ＩＮＴのパルスＰ３１は、カウントアップ信号ＣＵの立
下りエッジＥ３１を起点としてバスクロックＢＣの数サ
イクル分だけ後に生成される。即ち、割込信号ＩＮＴの
パルスＰ３１は、カウントアップ信号ＣＵの立下りエッ
ジＥ３１の生成と概ね同時に生成されるとみなすことが
できる。
【００３９】フェーズ３０でパルスＰ３０が生成される
タイミング、及びフェーズ３１でパルスＰ３１が生成さ
れるタイミングから、パルスＰ３０とパルスＰ３１との
間の時間間隔は、カウントアップ信号ＣＵの立下りエッ
ジが生成される時間間隔と同一であるとみなすことがで
きる。結果的に、ストップモードから通常モードへの移
行過程においても、割込信号ＩＮＴのパルスは、カウン
トアップ信号ＣＵの周期で生成されると結論付けること
ができる。
タイミング、及びフェーズ３１でパルスＰ３１が生成さ
れるタイミングから、パルスＰ３０とパルスＰ３１との
間の時間間隔は、カウントアップ信号ＣＵの立下りエッ
ジが生成される時間間隔と同一であるとみなすことがで
きる。結果的に、ストップモードから通常モードへの移
行過程においても、割込信号ＩＮＴのパルスは、カウン
トアップ信号ＣＵの周期で生成されると結論付けること
ができる。
【００４０】図６は、通常モードからストップモードへ
の移行動作を示すタイムチャートである。以下、このタ
イムチャートに沿ってその動作を説明する。 フェーズ４０：通常モードでは、割込信号ＩＮＴのパル
スＰ４０は、カウントアップ信号ＣＵの立下りエッジＥ
４０を起点としてバスクロックＢＣの数サイクル後に生
成される。 フェーズ４１：通常モードからストップモードに切り換
わると、割込信号ＩＮＴのパルスＰ４１は、カウントア
ップ信号ＣＵの立下りエッジＥ４１を起点として、カウ
ンタクロックＣＣの１サイクル後に生成される。このこ
とから、パルスＰ４０とパルスＰ４１との間の時間間隔
もまた、カウントアップ信号ＣＵの立下りエッジが生成
される周期毎に生成されるとみなすことができる。即
ち、通常モードからストップモードへの移行段階でも、
割込信号ＩＮＴのパルスは、カウントアップ信号ＣＵの
周期で生成されると結論付けることができる。
の移行動作を示すタイムチャートである。以下、このタ
イムチャートに沿ってその動作を説明する。 フェーズ４０：通常モードでは、割込信号ＩＮＴのパル
スＰ４０は、カウントアップ信号ＣＵの立下りエッジＥ
４０を起点としてバスクロックＢＣの数サイクル後に生
成される。 フェーズ４１：通常モードからストップモードに切り換
わると、割込信号ＩＮＴのパルスＰ４１は、カウントア
ップ信号ＣＵの立下りエッジＥ４１を起点として、カウ
ンタクロックＣＣの１サイクル後に生成される。このこ
とから、パルスＰ４０とパルスＰ４１との間の時間間隔
もまた、カウントアップ信号ＣＵの立下りエッジが生成
される周期毎に生成されるとみなすことができる。即
ち、通常モードからストップモードへの移行段階でも、
割込信号ＩＮＴのパルスは、カウントアップ信号ＣＵの
周期で生成されると結論付けることができる。
【００４１】上述したように、割込信号ＩＮＴのパルス
が生成される周期は、通常モードであるか、ストップモ
ードであるか、ストップモードから通常モードへの移行
段階であるか、あるいは、通常モードからストップモー
ドへの移行段階であるかを問わず、カウントアップ信号
ＣＵの立下りエッジが生成される周期と同一であるとみ
なすことができる。 即ち、具体例の割込信号生成装置
によれば、割込信号ＩＮＴをストップモードであっても
生成することができることに加えて、動作モードやモー
ドの移行に拘わらず、一定の周期で生成することが可能
になる。
が生成される周期は、通常モードであるか、ストップモ
ードであるか、ストップモードから通常モードへの移行
段階であるか、あるいは、通常モードからストップモー
ドへの移行段階であるかを問わず、カウントアップ信号
ＣＵの立下りエッジが生成される周期と同一であるとみ
なすことができる。 即ち、具体例の割込信号生成装置
によれば、割込信号ＩＮＴをストップモードであっても
生成することができることに加えて、動作モードやモー
ドの移行に拘わらず、一定の周期で生成することが可能
になる。
【図１】具体例の割込信号生成装置の構成を示す図であ
る。
る。
【図２】具体例のコンピュータシステムの構成を示す図
である。
である。
【図３】割込信号生成装置の通常モードでの動作を示す
タイムチャートである。
タイムチャートである。
【図４】ストップモードでの割込信号生成装置の動作を
示すタイムチャートである。
示すタイムチャートである。
【図５】ストップモードから通常モードへの移行動作を
示すタイムチャートである。
示すタイムチャートである。
【図６】通常モードからストップモードへの移行動作を
示すタイムチャートである。
示すタイムチャートである。
１ カウンタ回路 ２、３、７、１０、１３、１４ Ｆ／Ｆ回路 ４、８ 微分回路 ５、９ 保持回路 ６、１６ ＡＮＤ回路 １１、１２ ＯＲ回路 １５ セレクタ回路
Claims (5)
- 【請求項１】 第１のクロックを供給し及び該供給を停
止させ、かつ該第１のクロックの周期より長い周期を有
する第２のクロックを常時供給するコンピュータシステ
ムに用いられ、前記第２のクロックの周波数から分周さ
れた周波数に対応する時間間隔毎に、割込処理の実行を
要求する割込信号を出力する割込信号生成装置であっ
て、 前記第２のクロックに基づき、前記時間間隔をカウント
し、かつ該カウントの終了を示すカウントアップ信号を
出力するカウンタ部と、 前記第１のクロックが供給されているときに、前記カウ
ントアップ信号により示される前記カウントの終了を検
出し、かつ該検出を示す第１の割込信号を前記第１のク
ロックに従って生成する第１の生成部と、 前記第１のクロックの供給が停止されているときに、前
記カウントアップ信号により示される前記カウントの終
了を検出し、かつ該検出を示す第２の割込信号を前記第
２のクロックに従って生成する第２の生成部と、 前記第１の割込信号及び第２の割込信号のいずれかを出
力する選択部とを備えることを特徴とする割込信号生成
装置。 - 【請求項２】 請求項１記載の割込信号生成装置であっ
て、 前記第１のクロックは、割込信号生成装置全体の動作の
同期を取るためのクロック信号であることを特徴とする
割込信号生成装置。 - 【請求項３】 請求項１記載の割込信号生成装置であっ
て、 前記カウントアップ信号は、エッジの変化により前記カ
ウントの終了を示し、 前記第１の生成部は、前記エッジを検出する第１の微分
回路を有し、 前記第２の生成部は、前記エッジを検出する第２の微分
回路を有することを特徴とする割込信号生成装置。 - 【請求項４】 請求項３記載の割込信号生成装置であっ
て、 前記第１の生成部及び前記第２の生成部は、前記第１の
割込信号及び前記第２の割込信号を出力することを許可
する許可信号を前記コンピュータシステムから与えら
れ、 前記第１の生成部は、さらに、前記第１の微分回路によ
る検出に応答して、該検出を示す第１の検出信号を保持
する第１の保持回路を有し、 前記第２の生成部は、さらに、前記第２の微分回路によ
る検出に応答して、該検出を示す第２の検出信号を保持
する第２の保持回路を有し、 前記第１の生成部は、前記第１のクロック、前記第１の
検出信号、及び前記許可信号に従って前記第１の割込信
号を生成し、 前記第２の生成部は、前記第２のクロック、前記第２の
検出信号、及び前記許可信号に従って前記第２の割込信
号を生成することを特徴とする割込信号生成装置。 - 【請求項５】 請求項１記載の割込信号生成装置であっ
て、 前記コンピュータシステムは、前記選択部から出力され
る前記第２の割込信号に応答して前記第１のクロックの
供給を再開し、 前記第２の生成部は、該第１のクロックの供給の再開に
応答して、前記第２の割込信号をリセットするリセット
回路を有することを特徴とする割込信号生成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207817A JP3557522B2 (ja) | 2000-07-10 | 2000-07-10 | 割込信号生成装置 |
| US09/764,085 US6715017B2 (en) | 2000-07-10 | 2001-01-19 | Interruption signal generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207817A JP3557522B2 (ja) | 2000-07-10 | 2000-07-10 | 割込信号生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002024033A true JP2002024033A (ja) | 2002-01-25 |
| JP3557522B2 JP3557522B2 (ja) | 2004-08-25 |
Family
ID=18704515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207817A Expired - Fee Related JP3557522B2 (ja) | 2000-07-10 | 2000-07-10 | 割込信号生成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6715017B2 (ja) |
| JP (1) | JP3557522B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2455744B (en) * | 2007-12-19 | 2012-03-14 | Advanced Risc Mach Ltd | Hardware driven processor state storage prior to entering a low power mode |
| JP6906369B2 (ja) * | 2017-05-29 | 2021-07-21 | キヤノン株式会社 | コンピュータシステム、その制御方法、及びプログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4090239A (en) * | 1976-12-30 | 1978-05-16 | Honeywell Information Systems Inc. | Interval timer for use in an input/output system |
| US5937199A (en) * | 1997-06-03 | 1999-08-10 | International Business Machines Corporation | User programmable interrupt mask with timeout for enhanced resource locking efficiency |
| US5875342A (en) * | 1997-06-03 | 1999-02-23 | International Business Machines Corporation | User programmable interrupt mask with timeout |
| JP3312648B2 (ja) * | 1998-09-17 | 2002-08-12 | 日本電気株式会社 | パルス信号発生装置及びパルス信号発生方法 |
-
2000
- 2000-07-10 JP JP2000207817A patent/JP3557522B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-19 US US09/764,085 patent/US6715017B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020004869A1 (en) | 2002-01-10 |
| US6715017B2 (en) | 2004-03-30 |
| JP3557522B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0451661B1 (en) | Low power consumption microprocessor | |
| EP3451122B1 (en) | Power management in an integrated circuit | |
| JP2018523872A (ja) | 電力配分ネットワーク（ｐｄｎ）ドループ／オーバシュート緩和 | |
| US5261082A (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| KR102347602B1 (ko) | 반도체 장치 및 그 파워 오프 방법 | |
| JP4686065B2 (ja) | クロック制御装置およびクロック制御方法 | |
| JP3468592B2 (ja) | クロック信号発生回路 | |
| US20070038795A1 (en) | Asynchronous bus interface and processing method thereof | |
| US20130159747A1 (en) | Data processing apparatus and method for maintaining a time count value | |
| US7774666B2 (en) | Analyzer | |
| JP2002024033A (ja) | 割込信号生成装置 | |
| CN104915316A (zh) | 通信设备 | |
| JP2000099188A (ja) | クロック切替回路 | |
| JP2003216266A (ja) | データ処理装置 | |
| JP2006201856A (ja) | 半導体集積回路 | |
| JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
| JP5489871B2 (ja) | 画像処理装置 | |
| JPH08329000A (ja) | 情報処理装置 | |
| JP2017162392A (ja) | 半導体装置及びその制御方法 | |
| JP5724772B2 (ja) | 試験条件設定方法、電流変動試験方法、及び情報処理装置 | |
| JPS62293331A (ja) | デ−タ処理装置 | |
| JP4476039B2 (ja) | データ受渡回路 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| WO2023229866A1 (en) | Fsm based clock switching of asynchronous clocks | |
| KR100263670B1 (ko) | 직접 기억 장소 접근 컨트롤러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |