JP6906369B2 - コンピュータシステム、その制御方法、及びプログラム - Google Patents
コンピュータシステム、その制御方法、及びプログラム Download PDFInfo
- Publication number
- JP6906369B2 JP6906369B2 JP2017105769A JP2017105769A JP6906369B2 JP 6906369 B2 JP6906369 B2 JP 6906369B2 JP 2017105769 A JP2017105769 A JP 2017105769A JP 2017105769 A JP2017105769 A JP 2017105769A JP 6906369 B2 JP6906369 B2 JP 6906369B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- clock
- generation circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Description
以下、本発明の一実施形態について図面を用いて説明する。まず、図1を参照して、本実施形態に係るコンピュータシステムの構成の概要について説明する。
次に、図2を参照して、本実施形態に係る外部バス3とその周辺の構成についてより詳細に説明する。図2に示すように、SoC1は、CPU101、メモリI/F(インタフェース)102、タイマ104、バスI/F106、及びバスクロック生成回路107を備える。各コンポーネントは、内部バス103を介して相互通信可能に接続される。
図3を参照して、本実施形態に係るコンピュータシステムの処理手順について説明する。本実施形態のコンピュータシステムが動作している間はCPU101が常にこのフローを実行している。なお、以下で説明する処理は、例えば、CPU101がクロック制御プログラム401をRAM4に読み出して実行することにより実現される。
次に、図4(a)を参照して、本実施形態に係るクロック停止処理(S106)の詳細な処理手順について説明する。なお、以下で説明する処理は、例えば、CPU101がクロック制御プログラム401をRAM4に読み出して実行することにより実現される。
次に、図4(a)を参照して、本実施形態に係るクロック再開処理(S108)の詳細な処理手順について説明する。なお、以下で説明する処理は、例えば、CPU101がクロック制御プログラム401をRAM4に読み出して実行することにより実現される。
次に、図5を参照して、本実施形態に係るバスクロック制御と外部から入力が発生した場合の割り込み303の出力タイミングとの関連について説明する。図5では、UART204への入力とバスクロック301の停止状態との関係を示している。バスクロック301はタイマ割り込み105に基づいて供給状態と停止状態を繰り返している。バスクロック301の停止に連動してマスクレジスタ202とマスクレジスタ205は割り込みマスクがセットされた状態となっている。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (15)
- コンピュータシステムであって、
所定間隔でタイマ信号を出力するタイマと、
前記タイマによって出力された前記タイマ信号に基づき、交互に、バスへクロックを、供給する又は供給しないクロック生成回路と、
前記バスを介してクロック信号を受信するコントローラであって、前記クロック生成回路からの前記クロック信号が停止されている間でも外部デバイスからのデータを受信可能であって、その後、前記クロック生成回路からの前記クロック信号が停止されている間に前記外部デバイスから受信した前記データに関連する所定信号を前記クロック生成回路から前記クロック信号が供給されている間に前記バスへ出力する前記コントローラと、
前記コントローラから前記バスへの前記所定信号の出力を禁止する、前記コントローラの割り込みマスクを設定する制御手段と、を備え、
前記制御手段は、前記割り込みマスクを設定した後に、前記クロック信号を供給しないように前記クロック生成回路を設定する、
ことを特徴とするコンピュータシステム。 - 前記コントローラは、前記外部デバイスからデータを受信したとしても、前記バスへ前記所定信号を出力せず、前記クロック生成回路から前記クロック信号が再開されたときに前記バスへ前記所定信号を出力する、
ことを特徴とする請求項1に記載のコンピュータシステム。 - 前記クロック生成回路は、前記タイマ信号の数に基づいて、前記クロック信号を供給する又は供給しないことを特徴とする請求項1又は2に記載のコンピュータシステム。
- 前記クロック生成回路からの前記クロック信号が停止される場合は、前記タイマ信号の数と比較される値として第1値が設定され、
前記クロック生成回路からの前記クロック信号が供給される場合は、前記タイマ信号の数と比較される前記値として前記第1値とは異なる第2値が設定されることを特徴とする請求項3に記載のコンピュータシステム。 - 前記第1値は、前記第2値より大きいことを特徴とする請求項4に記載のコンピュータシステム。
- 前記制御手段は、前記クロック生成回路からの前記クロック信号を供給させる場合、
前記クロック信号を供給するように前記クロック生成回路を設定し、その後に、前記コントローラの前記設定された割り込みマスクを解除することを特徴とする請求項1乃至5の何れか1項に記載のコンピュータシステム。 - 前記コントローラには、さらに、他の外部デバイスが接続されており、
前記他の外部デバイスは、前記コントローラを経由して割り込み信号を前記バスに入力し、
前記制御手段は、前記クロック生成回路からの前記クロック信号を停止させる又は供給させる場合に、前記他の外部デバイスの割り込みマスクを設定又は解除することを特徴とする請求項6に記載のコンピュータシステム。 - 前記データは第1データであり、前記外部デバイスは第1の外部デバイスであり、前記所定信号は第1の所定信号であり、
前記コントローラは、前記クロック生成回路からの前記クロック信号が停止されている間は第2の外部デバイスから第2データを受信し、その後、前記クロック信号の供給の開始に基づいて、前記第2データに関連する第2の所定信号を前記バスへ出力し、前記第2データは前記第1データ又は前記第1データ以外のデータであり、前記第2の外部デバイスは前記第1の外部デバイス又は前記第1の外部デバイス以外のデバイスであり、前記第2の所定信号は前記第1の所定信号又は前記第1の所定信号以外の信号であることを特徴とする請求項1乃至7の何れか1項に記載のコンピュータシステム。 - 前記データは第1データであり、前記外部デバイスは第1の外部デバイスであり、前記所定信号は第1の所定信号であり、
前記コントローラは、前記クロック生成回路からの前記クロック信号が停止されている間は第2の外部デバイスから第2データを受信し、その後、前記第2データの受信に基づいて、前記第2データに関連する第2の所定信号を前記バスへ出力し、前記第2データは前記第1データ又は前記第1データ以外のデータであり、前記第2の外部デバイスは前記第1の外部デバイス又は前記第1の外部デバイス以外のデバイスであり、前記第2の所定信号は前記第1の所定信号又は前記第1の所定信号以外の信号であることを特徴とする請求項1乃至8の何れか1項に記載のコンピュータシステム。 - 前記所定信号は割り込み信号であることを特徴とする請求項1乃至9の何れか1項に記載のコンピュータシステム。
- 前記外部デバイスはセンサであることを特徴とする請求項1乃至10の何れか1項に記載のコンピュータシステム。
- 前記バスはデータを送信するためのデータラインと、アドレスを送信するためのアドレスラインと、割り込みを送信するための割り込みラインとを備えることを特徴とする請求項1乃至11の何れか1項に記載のコンピュータシステム。
- 所定間隔でタイマ信号を出力するタイマを有するコンピュータシステムの制御方法であって、
クロック生成回路において、前記タイマによって出力された前記タイマ信号に基づき、交互に、バスへクロックを、供給する又は供給しない工程と、
前記バスを介してクロック信号を受信するコントローラであって、前記クロック信号が停止されている間でも外部デバイスからのデータを受信可能であって、その後、前記クロック信号が停止されている間に前記外部デバイスから受信した前記データに関連する所定信号を前記クロック生成回路から前記クロック信号が供給されている間に前記バスへ出力する工程と、
前記コントローラから前記バスへの前記所定信号の出力を禁止する、前記コントローラの割り込みマスクを設定する工程と、
前記割り込みマスクを設定した後に、前記クロック信号を供給しないように前記クロック生成回路を設定する工程と
を含むことを特徴とするコンピュータシステムの制御方法。 - 所定間隔でタイマ信号を出力するタイマを有するコンピュータシステムの制御方法における各工程をコンピュータに実行させるためのプログラムであって、前記制御方法は、
クロック生成回路において、前記タイマによって出力された前記タイマ信号に基づき、交互に、バスへクロックを、供給する又は供給しない工程と、
前記バスを介してクロック信号を受信するコントローラであって、前記クロック信号が停止されている間でも外部デバイスからのデータを受信可能であって、その後、前記クロック信号が停止されている間に前記外部デバイスから受信した前記データに関連する所定信号を前記クロック生成回路から前記クロック信号が供給されている間に前記バスへ出力する工程と、
前記コントローラから前記バスへの前記所定信号の出力を禁止する、前記コントローラの割り込みマスクを設定する工程と、
前記割り込みマスクを設定した後に、前記クロック信号を供給しないように前記クロック生成回路を設定する工程と
を含むことを特徴とするプログラム。 - 制御装置と、該制御装置にバスを介して接続された周辺デバイスと、を含むコンピュータシステムであって、
前記制御装置は、
所定時間を繰り返し計時するタイマと、
前記周辺デバイスに対して、クロック信号を供給するクロック生成回路と、
前記タイマによる前記所定時間の計時に基づき、前記クロック生成回路の駆動の停止及び再開を交互に行う制御手段と
を備え、
前記周辺デバイスは、
前記周辺デバイスから前記制御装置への前記バスを介した割り込み信号の出力を制限する割り込みマスクを含み、
前記制御手段は、
前記クロック生成回路の駆動を停止させる場合に、前記割り込みマスクを設定し、
前記クロック生成回路の駆動を再開させる場合に、前記割り込みマスクを解除することを特徴とするコンピュータシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017105769A JP6906369B2 (ja) | 2017-05-29 | 2017-05-29 | コンピュータシステム、その制御方法、及びプログラム |
US15/988,093 US10719117B2 (en) | 2017-05-29 | 2018-05-24 | Control apparatus configured to control clock signal generation, method for controlling the same, storage medium, and computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017105769A JP6906369B2 (ja) | 2017-05-29 | 2017-05-29 | コンピュータシステム、その制御方法、及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018200630A JP2018200630A (ja) | 2018-12-20 |
JP2018200630A5 JP2018200630A5 (ja) | 2020-06-25 |
JP6906369B2 true JP6906369B2 (ja) | 2021-07-21 |
Family
ID=64401677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017105769A Active JP6906369B2 (ja) | 2017-05-29 | 2017-05-29 | コンピュータシステム、その制御方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10719117B2 (ja) |
JP (1) | JP6906369B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58222349A (ja) * | 1982-06-18 | 1983-12-24 | Nec Corp | 情報処理装置 |
DE69529362T2 (de) * | 1994-04-28 | 2003-10-30 | Advanced Micro Devices Inc | System zur Steuerung eines Peripheriebustaktsignals |
JPH10283057A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 情報処理装置並びにクロック一時停止及び周波数選択方法 |
JPH1153049A (ja) | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
JP3557522B2 (ja) * | 2000-07-10 | 2004-08-25 | 沖電気工業株式会社 | 割込信号生成装置 |
JP3718768B2 (ja) * | 2001-10-17 | 2005-11-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ |
US7171576B2 (en) * | 2003-04-09 | 2007-01-30 | International Business Machines Corporation | Method, apparatus and program storage device for providing clocks to multiple frequency domains using a single input clock of variable frequency |
JP2006139471A (ja) * | 2004-11-11 | 2006-06-01 | Seiko Epson Corp | 認証システム及び方法、認証装置並びにicカード |
JP2006236241A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 周辺装置 |
JP5540678B2 (ja) * | 2009-12-09 | 2014-07-02 | 富士通株式会社 | 情報処理装置 |
JP2015170292A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | 半導体装置 |
-
2017
- 2017-05-29 JP JP2017105769A patent/JP6906369B2/ja active Active
-
2018
- 2018-05-24 US US15/988,093 patent/US10719117B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10719117B2 (en) | 2020-07-21 |
US20180341312A1 (en) | 2018-11-29 |
JP2018200630A (ja) | 2018-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010277303A (ja) | 半導体装置及び異常検出方法 | |
JP5397739B2 (ja) | 画像処理装置、画像処理方法および画像処理プログラム | |
US7860940B2 (en) | System and method for bus transmission cancellation | |
JP2005515546A (ja) | 低電力バスインターフェース | |
US7480812B2 (en) | Microprocessor | |
JP2009003862A (ja) | 複数コンポーネントシステム | |
US20090177807A1 (en) | Reset method for application specific integrated circuits (asic) | |
US20200167301A1 (en) | Communication apparatus, communication method, program, and communication system | |
JP7493871B2 (ja) | 電子デバイス及びウェイクアップのトリガに応答する方法 | |
JP6906369B2 (ja) | コンピュータシステム、その制御方法、及びプログラム | |
JP2006236241A (ja) | 周辺装置 | |
US7506082B2 (en) | Data transferring system using USB and method thereof | |
US10460772B2 (en) | Semiconductor device | |
JP2015156196A (ja) | マイクロコンピュータ | |
JP6396352B2 (ja) | 半導体装置 | |
JP5540678B2 (ja) | 情報処理装置 | |
JP2006172173A (ja) | シリアル通信装置、データ通信装置、複写機、複合機 | |
WO2018003560A1 (ja) | 電子制御装置 | |
JP2006276947A (ja) | 電源制御装置および電源制御方法 | |
US11734206B2 (en) | Information processing device | |
JP5244759B2 (ja) | 情報処理装置および画像形成装置 | |
JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
JP2006201856A (ja) | 半導体集積回路 | |
JP2005165589A (ja) | Usbデバイス認識方法及びシステム | |
KR100595198B1 (ko) | 이동통신 단말기에서의 에러 처리방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200511 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210629 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6906369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |