JP2015156196A - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP2015156196A JP2015156196A JP2014031698A JP2014031698A JP2015156196A JP 2015156196 A JP2015156196 A JP 2015156196A JP 2014031698 A JP2014031698 A JP 2014031698A JP 2014031698 A JP2014031698 A JP 2014031698A JP 2015156196 A JP2015156196 A JP 2015156196A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- communication
- test mode
- microcomputer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】マイコン1に、外部より動作モードの切り替えを行うために使用されると共に、テストモードにおいて外部とCPU2とが通信を行うために使用されるモード/通信端子11を備える。また、初期状態でノーマルモードが設定され、モード/通信端子11を介して行われる通信で書き込みコマンドが入力されるとテストモードが設定されるテストモードレジスタ15を備える。カウンタレジスタ18は、モード/通信端子11に接続され、当該端子のレベルがアクティブに維持されている間カウント動作を継続し、第1比較器19は、カウンタ値が前記通信に要する時間よりも長く設定される第1閾値Yを超えるとCPU2にブレーク要求信号を出力し、第2比較器20は、前記カウンタ値が第2閾値Z(>Y)を超えるとテストモードを無効化してノーマルモード設定信号を出力する。
【選択図】図1
Description
図1に示すように、マイクロコンピュータ(マイコン)1は、CPU2と、ROM3,RAM4,周辺回路5A及び5Bなどが、アドレスバス6及びデータバス7を介して相互に接続されている。また、アドレスバス6及びデータバス7には、バス制御切替回路8が挿入されており、バス制御切替回路8を介してモード/通信回路9が接続されている。モード/通信回路9は、双方向I/O回路10を介して、マイコン1の外部端子であるモード/通信端子11(モード切替え/通信用端子)に接続されている。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図5に示すように、第2実施形態のマイコン31は、第1実施形態のマイコン1におけるテストモード無効化部17を削除し、第2比較器20が出力するノーマルモード検出信号をテストモードレジスタ32に入力している。そして、テストモードレジスタ32は、ノーマルモード検出信号が与えられるとリセットされて、テストモード設定信号を出力している状態であればその出力を停止し、ノーマルモード検出信号を出力する。
アドレスバス6及びデータバス7に接続される周辺回路の構成,種類は任意である。
CPU2がステップM2で実行するソフトウェアは、アプリケーションプログラムとは別個に用意されているテスト用のプログラムであっても良い。
Claims (2)
- ブレーク要求信号が入力されると、実行中の動作を停止させるCPU(2)と、
外部より動作モードの切り替えを行うために使用されると共に、回路動作をテストするためのテストモードにおいて、外部と前記CPUとが通信を行うために使用されるモード切替え/通信用端子(11)と、
このモード切替え/通信用端子に接続され、当該端子のレベルがアクティブに維持されている間カウント動作を継続するカウンタ(18)と、
初期状態で通常動作モードが設定されていると共に、前記モード切替え/通信用端子を介して行われる通信により、テストモード書き込みコマンドが入力されるとテストモードが設定されるテストモードレジスタ(16,32)と、
前記カウンタのカウンタ値が、前記通信に要する時間よりも長く設定される第1閾値を超えると、前記ブレーク要求信号を出力する比較する第1比較器(19)と、
前記カウンタのカウンタ値が、前記第1閾値よりも大きく設定される第2閾値を超えると、前記テストモードを無効化して前記通常動作モードを設定するための信号を出力する第2比較器(20)とを備えたことを特徴とするマイクロコンピュータ。 - 前記第2比較器(20)は、前記テストモードレジスタ(32)をリセットする信号を出力して、前記テストモードを無効化することを特徴とする請求項1記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031698A JP6070600B2 (ja) | 2014-02-21 | 2014-02-21 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031698A JP6070600B2 (ja) | 2014-02-21 | 2014-02-21 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015156196A true JP2015156196A (ja) | 2015-08-27 |
JP6070600B2 JP6070600B2 (ja) | 2017-02-01 |
Family
ID=54775456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014031698A Expired - Fee Related JP6070600B2 (ja) | 2014-02-21 | 2014-02-21 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6070600B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020149214A (ja) * | 2019-03-12 | 2020-09-17 | ローム株式会社 | 半導体装置及びデバッグシステム |
CN111857301A (zh) * | 2019-04-28 | 2020-10-30 | 新唐科技股份有限公司 | 具有时限除错模式的装置及其时限除错方法 |
KR20230160356A (ko) | 2021-04-28 | 2023-11-23 | 가부시끼가이샤 구레하 | 압전 적층 필름 및 압전 적층 필름의 제조방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5727041A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Large-scale integrated circuit having testing function |
JPS63228336A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | プロセツサの暴走防止回路 |
JPH0219931A (ja) * | 1988-07-08 | 1990-01-23 | Fujitsu Ltd | マイクロプロセッサのテストモード制御方式 |
JP2002202900A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
JP2005274357A (ja) * | 2004-03-25 | 2005-10-06 | Kawasaki Microelectronics Kk | 半導体集積回路 |
-
2014
- 2014-02-21 JP JP2014031698A patent/JP6070600B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5727041A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Large-scale integrated circuit having testing function |
JPS63228336A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | プロセツサの暴走防止回路 |
JPH0219931A (ja) * | 1988-07-08 | 1990-01-23 | Fujitsu Ltd | マイクロプロセッサのテストモード制御方式 |
JP2002202900A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
JP2005274357A (ja) * | 2004-03-25 | 2005-10-06 | Kawasaki Microelectronics Kk | 半導体集積回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020149214A (ja) * | 2019-03-12 | 2020-09-17 | ローム株式会社 | 半導体装置及びデバッグシステム |
JP7202225B2 (ja) | 2019-03-12 | 2023-01-11 | ローム株式会社 | 半導体装置及びデバッグシステム |
CN111857301A (zh) * | 2019-04-28 | 2020-10-30 | 新唐科技股份有限公司 | 具有时限除错模式的装置及其时限除错方法 |
JP2020184319A (ja) * | 2019-04-28 | 2020-11-12 | 新唐科技股▲ふん▼有限公司 | 時限デバッグモードを有する装置及び時限デバッグ方法 |
KR20230160356A (ko) | 2021-04-28 | 2023-11-23 | 가부시끼가이샤 구레하 | 압전 적층 필름 및 압전 적층 필름의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6070600B2 (ja) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007527071A (ja) | マルチバーストプロトコルデバイスコントローラ | |
JP2016143219A (ja) | 制御装置、制御装置の制御方法及びプログラム | |
JP6070600B2 (ja) | マイクロコンピュータ | |
JP2007080220A (ja) | メモリ制御装置。 | |
JP4393954B2 (ja) | マイクロコンピュータ | |
KR101867772B1 (ko) | 데이터 프로세서 및 데이터 처리 시스템 | |
JP2008041059A (ja) | マルチプロセッサ制御装置及び情報処理装置 | |
US10067852B2 (en) | Switching between traditional and history program trace modes without halting a processor | |
JP5918192B2 (ja) | Plcシステムでのデータ処理装置及びその方法 | |
US10324777B2 (en) | Register-based communications interface | |
JP2009163531A (ja) | 割り込み管理機構およびマイクロコンピュータ | |
US9378782B1 (en) | Apparatus with write-back buffer and associated methods | |
JP6396352B2 (ja) | 半導体装置 | |
US20190287577A1 (en) | Semiconductor device | |
JP2008059191A (ja) | マイクロコントローラとそのデバッグ方法 | |
JP2008026996A (ja) | 電子装置 | |
JP2020140380A (ja) | 半導体装置及びデバッグシステム | |
JP5917325B2 (ja) | ブリッジ回路 | |
JP6416488B2 (ja) | 半導体装置 | |
JP2008033657A (ja) | メモリ制御装置および情報処理装置並びにメモリ制御方法 | |
JP2012216108A (ja) | 情報処理装置およびプログラム転送方法 | |
JP6906369B2 (ja) | コンピュータシステム、その制御方法、及びプログラム | |
TWI581103B (zh) | 以精確計時用於實施匯流排操作的方法與系統 | |
US20140281759A1 (en) | Bus protocol checker, system on chip including the same, bus protocol checking method | |
JP6471018B2 (ja) | 制御装置、記憶装置、メモリコントローラ、サブプロセッサ、メインプロセッサ及び制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6070600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |