JPH0398186A - Icカード用リーダライタ - Google Patents
Icカード用リーダライタInfo
- Publication number
- JPH0398186A JPH0398186A JP1235452A JP23545289A JPH0398186A JP H0398186 A JPH0398186 A JP H0398186A JP 1235452 A JP1235452 A JP 1235452A JP 23545289 A JP23545289 A JP 23545289A JP H0398186 A JPH0398186 A JP H0398186A
- Authority
- JP
- Japan
- Prior art keywords
- card
- clock signal
- clock
- processor
- writer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 230000007257 malfunction Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000011017 operating method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明はICカードへのクロック信号の供給を行うIC
カード用リーダライタ、詳しくは供給するクロック周波
数をセッション中に切り換えることのできるICカード
用リーダライタに関する。
カード用リーダライタ、詳しくは供給するクロック周波
数をセッション中に切り換えることのできるICカード
用リーダライタに関する。
〈従来の技術〉
現在のICカードにおいては、多様化した、多目的なカ
ードが要求さ,れている。その結果、ICカードに対し
てVcc(カード内のマイクロプロセッサの動作電圧)
,RST(カード内のマイクロプロセッサへのリセット
信号),CLK(カード内のマイクロプロセッサへの動
作用クロック信号)を供給し、ICカード間と端末間と
の通信を行うリーダライタにおいても、広範囲な技術的
要求が高まってきている。
ードが要求さ,れている。その結果、ICカードに対し
てVcc(カード内のマイクロプロセッサの動作電圧)
,RST(カード内のマイクロプロセッサへのリセット
信号),CLK(カード内のマイクロプロセッサへの動
作用クロック信号)を供給し、ICカード間と端末間と
の通信を行うリーダライタにおいても、広範囲な技術的
要求が高まってきている。
なかでも、将来的には国際間、国内間でも多種多様なI
Cカードが存在する可能性があることに伴い、ICカー
ドのCPUを駆動する周波数(クロック周波数)が異な
るカードや、ICカードの処理速度の向上を図るためI
Cカードとのセッション中にその駆動周波数を変更する
カード等、駆動周波数の変更がリーダライタに必要とな
ると考えられる。
Cカードが存在する可能性があることに伴い、ICカー
ドのCPUを駆動する周波数(クロック周波数)が異な
るカードや、ICカードの処理速度の向上を図るためI
Cカードとのセッション中にその駆動周波数を変更する
カード等、駆動周波数の変更がリーダライタに必要とな
ると考えられる。
そこで、このような要求を満足するために、リーダライ
タ内に異なる駆動周波数の2つのクロック源を有し、こ
れらの2つのクロック源を切り換えていずれか一方をI
Cカードに供給するICカードリーダライタが従来より
提案されている(特開昭61−147386号公報、特
開昭61−148588号公報)。
タ内に異なる駆動周波数の2つのクロック源を有し、こ
れらの2つのクロック源を切り換えていずれか一方をI
Cカードに供給するICカードリーダライタが従来より
提案されている(特開昭61−147386号公報、特
開昭61−148588号公報)。
前者は、複数のクロックパルス発振手段を切換手段を介
してクロックパルス出力端子に接続し、切換手段の切り
換えを切換手段発生手段の出力により行うICカードリ
ーダライタである。
してクロックパルス出力端子に接続し、切換手段の切り
換えを切換手段発生手段の出力により行うICカードリ
ーダライタである。
一方、後者は、周波数が異なる複数のクロックパルス発
振手段と、該手段からの出力を切り換える切換手段と、
装填されたICカードの特徴を検出して前記切換手段を
作動するカード特徴検出手段からなるICカードリーダ
ライタである。
振手段と、該手段からの出力を切り換える切換手段と、
装填されたICカードの特徴を検出して前記切換手段を
作動するカード特徴検出手段からなるICカードリーダ
ライタである。
〈発明が解決しようとする課題〉
しかしながら、このような従来のICカード用リーダラ
イタにあっては、いずれもICカードの種類に対応して
クロック周波数を単に切り換え、供給する構成であった
ため、ICカードのCPUの暴走、誤動作を招くおそれ
があった。すなわち、ICカードが内蔵するCPUには
、それぞれ固有の特性(ICカードの活性化においてそ
のCPUにはスタティックタイプ、ダイナミックタイプ
の区別があること、活性化時にあってクロック信号波形
の立ち下がりまたは立ち上がりによってCPUが始動さ
れることの区別があること等)があり、この特性を無視
してそのCPUの駆動周波数(クロック信号)を単に切
り換えることは、CPUの暴走、誤動作を招く恐れがあ
るものである。また、そのセッション中においてはクロ
ック周波数の切換を行うことができなかった。これは外
部から供給する駆動周波数によってはCPUの動作にお
ける内部タイミングを制御することができないからであ
る。例えば、供給されたクロック信号の速さに、CPU
内部の電気回路や、周辺の電気回路(RAM,ROM)
が追従して動作することができなくなる恐れがあるもの
である。
イタにあっては、いずれもICカードの種類に対応して
クロック周波数を単に切り換え、供給する構成であった
ため、ICカードのCPUの暴走、誤動作を招くおそれ
があった。すなわち、ICカードが内蔵するCPUには
、それぞれ固有の特性(ICカードの活性化においてそ
のCPUにはスタティックタイプ、ダイナミックタイプ
の区別があること、活性化時にあってクロック信号波形
の立ち下がりまたは立ち上がりによってCPUが始動さ
れることの区別があること等)があり、この特性を無視
してそのCPUの駆動周波数(クロック信号)を単に切
り換えることは、CPUの暴走、誤動作を招く恐れがあ
るものである。また、そのセッション中においてはクロ
ック周波数の切換を行うことができなかった。これは外
部から供給する駆動周波数によってはCPUの動作にお
ける内部タイミングを制御することができないからであ
る。例えば、供給されたクロック信号の速さに、CPU
内部の電気回路や、周辺の電気回路(RAM,ROM)
が追従して動作することができなくなる恐れがあるもの
である。
そこで、本発明は、ICカードに対しての駆動周波数を
選択して切り換え供給する際に、リセット信号の供給を
停止した状態でその切換供給を行うことにより、1つの
リーダライタで異なる駆動周波数を有する複数のICカ
ードとのアクセスを可能とするとともに、このICカー
ドのCPUの暴走、誤動作を防ぐことを可能としている
。
選択して切り換え供給する際に、リセット信号の供給を
停止した状態でその切換供給を行うことにより、1つの
リーダライタで異なる駆動周波数を有する複数のICカ
ードとのアクセスを可能とするとともに、このICカー
ドのCPUの暴走、誤動作を防ぐことを可能としている
。
〈課題を解決するための手段〉
本発明は、第1図にその概略構成をブロック図によって
示すように、ホストプロセッサ100との間でデータの
人出力を行うとともに、ICカードのプロセッサ200
に対して所定周波数のクロック信号を供給するICカー
ド用リーダライタ300において、異なる周波数のクロ
ック信号を発生する複数のクロック信号発生手段310
、3l1、・・・と、ホストプロセッサ100からの人
力データに対応してこれらの複数のクロック信号発生手
段310、311、・◆・からICカードのプロセッサ
200に供給するクロック信号発生手段310、31l
1 ・・・を選択するクロック選択手段320と、この
クロック選択手段320により選択したクロック信号発
生手段310、311,◆・・からのクロック信号をI
Cカードのプロセッサ200に供給するクロック信号供
給手段330と、ICカードのプロセッサ200にリセ
ット信号を供給するリセット信号供給手段340と、こ
のリセット信号供給手段340からのリセット信号の供
給を停止した状態で、ICカードのプロセッサ200に
供給するクロック信号を切り換えて供給するクロック信
号供給制御手段3δ0と、を備えたICカード用リーダ
ライタ300である。
示すように、ホストプロセッサ100との間でデータの
人出力を行うとともに、ICカードのプロセッサ200
に対して所定周波数のクロック信号を供給するICカー
ド用リーダライタ300において、異なる周波数のクロ
ック信号を発生する複数のクロック信号発生手段310
、3l1、・・・と、ホストプロセッサ100からの人
力データに対応してこれらの複数のクロック信号発生手
段310、311、・◆・からICカードのプロセッサ
200に供給するクロック信号発生手段310、31l
1 ・・・を選択するクロック選択手段320と、この
クロック選択手段320により選択したクロック信号発
生手段310、311,◆・・からのクロック信号をI
Cカードのプロセッサ200に供給するクロック信号供
給手段330と、ICカードのプロセッサ200にリセ
ット信号を供給するリセット信号供給手段340と、こ
のリセット信号供給手段340からのリセット信号の供
給を停止した状態で、ICカードのプロセッサ200に
供給するクロック信号を切り換えて供給するクロック信
号供給制御手段3δ0と、を備えたICカード用リーダ
ライタ300である。
〈作用〉
本発明に係るICカード用リーダライタ300にあって
は、複数のクロック信号発生手段310、311、・・
・から選択した所定周波数のクロック信号をICカード
のプロセッサ200に供給する。このとき、クロック信
号供給制御手段350によってリセット信号のICカー
ドのプロセッサ200への供給を停止する。この結果、
ICカードのプロセッサ200の内部動作は停止され、
クロック信号の切換供給に際してプロセッサ200の暴
走、誤動作を招くことはなくなる。
は、複数のクロック信号発生手段310、311、・・
・から選択した所定周波数のクロック信号をICカード
のプロセッサ200に供給する。このとき、クロック信
号供給制御手段350によってリセット信号のICカー
ドのプロセッサ200への供給を停止する。この結果、
ICカードのプロセッサ200の内部動作は停止され、
クロック信号の切換供給に際してプロセッサ200の暴
走、誤動作を招くことはなくなる。
〈実施例〉
以下、本発明に係るICカード用リーダライタの実施例
を図面を参照して説明する。
を図面を参照して説明する。
第2図〜第3図は本発明の一実施例に係るICカード用
リーダライタを示している。
リーダライタを示している。
第2図において、21はホストプロセッサを、31はリ
ーダライタを、41はICカードをそれぞれ示している
。
ーダライタを、41はICカードをそれぞれ示している
。
ICカ一ド4lはリーダライタ31に装填されてそれぞ
れのデータ人出力手段42、32を介してデータの書き
込み、読み出しが可能になっている。また、リーダライ
タ31からICカード41のプロセッサには動作電圧V
cc, アースGNDが供給されている。更に、リセ
ット供給端子33からICカード41のリセット端子4
3にはリセット信号RSTが供給される構成である。
れのデータ人出力手段42、32を介してデータの書き
込み、読み出しが可能になっている。また、リーダライ
タ31からICカード41のプロセッサには動作電圧V
cc, アースGNDが供給されている。更に、リセ
ット供給端子33からICカード41のリセット端子4
3にはリセット信号RSTが供給される構成である。
そして、リーダライタ31のクロック供給手段(CLK
端子)34からは、ICカード4lのクロック端子44
にクロック信号が供給される構成である。
端子)34からは、ICカード4lのクロック端子44
にクロック信号が供給される構成である。
また、リーダライタ3lはそのデータ入出力手段35と
、ホストプロセッサ2lのデータ人出力手段22との間
でデータの人出力が可能な構成てある。そして、ホスト
プロセッサ21からの人力データに基づいてクロック選
択手段36がクロック信号を選択し、所定周波数のクロ
ック信号がクロック供給手段34からICカード4lの
プロセッサに供給される構成である。このとき、クロッ
ク供給制御手段37は、クロック信号の切換時にあって
は、上記リセット端子33からICカード4lのプロセ
ッサに対するリセット信号の供給を停止するものである
。
、ホストプロセッサ2lのデータ人出力手段22との間
でデータの人出力が可能な構成てある。そして、ホスト
プロセッサ21からの人力データに基づいてクロック選
択手段36がクロック信号を選択し、所定周波数のクロ
ック信号がクロック供給手段34からICカード4lの
プロセッサに供給される構成である。このとき、クロッ
ク供給制御手段37は、クロック信号の切換時にあって
は、上記リセット端子33からICカード4lのプロセ
ッサに対するリセット信号の供給を停止するものである
。
また第3図に具体的構成を示すように、このICカード
用リーダライタ31においては、このリーダライタ3l
の動作を制御、統括するマイクロブaセッサ37Aを有
している。このマイクロプロセッサ37Aは、例えばホ
ストプロセッサ2lから人力したデータに基づいてプリ
ンタ、ディスプレイにデータを出力する一方、データ入
出力手段32を介してICカード4lの記憶領域に格納
されたデータの読み出しや、ICカ一ド41の記憶領域
にデータを格納するように構成されている。
用リーダライタ31においては、このリーダライタ3l
の動作を制御、統括するマイクロブaセッサ37Aを有
している。このマイクロプロセッサ37Aは、例えばホ
ストプロセッサ2lから人力したデータに基づいてプリ
ンタ、ディスプレイにデータを出力する一方、データ入
出力手段32を介してICカード4lの記憶領域に格納
されたデータの読み出しや、ICカ一ド41の記憶領域
にデータを格納するように構成されている。
更に、この図に示すように、リーダライタ31は、周知
構成の水晶発振子を有するクaツク信号発生回路38A
,38Bを有しており、これらのクロック信号発生回路
38A、38Bによって生成された異なる周波数のクロ
ック信号(3.5MHzまたは4.9MHZ)はクロッ
ク切換回路35に入力されている。
構成の水晶発振子を有するクaツク信号発生回路38A
,38Bを有しており、これらのクロック信号発生回路
38A、38Bによって生成された異なる周波数のクロ
ック信号(3.5MHzまたは4.9MHZ)はクロッ
ク切換回路35に入力されている。
クロック切換回路35は、ICカード41のCPUの特
性(駆動周波数等の規格)に事づいてICカード4lの
CPU (プロセッサ)への供給クロック信号を選択、
切り換えるものである。マイクロプロセッサ37Aから
のクロック切換信号によって上記クロック信号発生回路
38A,38Bのいずれかのクaツク信号をクロック信
号線CLKに出力している。
性(駆動周波数等の規格)に事づいてICカード4lの
CPU (プロセッサ)への供給クロック信号を選択、
切り換えるものである。マイクロプロセッサ37Aから
のクロック切換信号によって上記クロック信号発生回路
38A,38Bのいずれかのクaツク信号をクロック信
号線CLKに出力している。
このクロック信号線CLKにはクロック停止回路39が
接続されており、マイクロプロセッサ37Aからのクロ
ック停止信号によってクロック信号&lCLKを介して
のICカード41(7)CPUへにクロック出力を遮断
するものである。
接続されており、マイクロプロセッサ37Aからのクロ
ック停止信号によってクロック信号&lCLKを介して
のICカード41(7)CPUへにクロック出力を遮断
するものである。
これらのクロック停止回路39およびリセット信号供給
手段33は全体として、上記クロック信号供給制御手段
37を構成するものである。
手段33は全体として、上記クロック信号供給制御手段
37を構成するものである。
第4図はこの実施例に係るICカードのCPUの動作電
圧Vccと、そのクロック信号CLKと、リセット信号
RSTとの波形を示すタイミングチャートである。この
図に示すように、動作電圧の供給開始tl後、所定周波
数(例えば3.5MHZ)のクロック信号の供給をタイ
ミングt3で開始する.そして、所定のタイミングt4
でリセット信号RSTの供給を開始する。この場合Vc
cの供給開始によりタイミングt2で人出力端子32、
42間でデータの伝送が開始される。この場合のデータ
は双方向に伝達されるもので、その開始後所定のタイミ
ングt5でリセット信号人力に対する応答信号「ANS
WER To RESETJがリーダライタ3l側
に入力されることとなる。この応答情報の入力にはIC
カード41側のCPUの駆動周波数の規格等が含まれて
おり、例えばこの情報に基づいてクロック信号(駆動周
波数)を変更する必要がある場合には、マイクロプロセ
ッサ37Aはクロック発生回路38Bを選択し、該回路
38Bからのクロック信号(4.9MHz)を供給する
。
圧Vccと、そのクロック信号CLKと、リセット信号
RSTとの波形を示すタイミングチャートである。この
図に示すように、動作電圧の供給開始tl後、所定周波
数(例えば3.5MHZ)のクロック信号の供給をタイ
ミングt3で開始する.そして、所定のタイミングt4
でリセット信号RSTの供給を開始する。この場合Vc
cの供給開始によりタイミングt2で人出力端子32、
42間でデータの伝送が開始される。この場合のデータ
は双方向に伝達されるもので、その開始後所定のタイミ
ングt5でリセット信号人力に対する応答信号「ANS
WER To RESETJがリーダライタ3l側
に入力されることとなる。この応答情報の入力にはIC
カード41側のCPUの駆動周波数の規格等が含まれて
おり、例えばこの情報に基づいてクロック信号(駆動周
波数)を変更する必要がある場合には、マイクロプロセ
ッサ37Aはクロック発生回路38Bを選択し、該回路
38Bからのクロック信号(4.9MHz)を供給する
。
すなわち、タイミングt6てリセット信号RSTをrL
Jレベル( rOJ )にする(リセット信号の出力を
停止する)。そして、このリセット信号な「L」とする
とともに、タイミングt7で周波数変更をしてクロック
信号の供給を開始する。このように、リセット信号を「
L」レベルとして駆動周波数の切換を行うのは、ICカ
ード41のプロセッサの内部動作は停止されているため
、そのプロセッサの暴走、誤動作は防止される。なお、
この周波数の変更が終了した後、タイミングt8てリセ
ット信号をrHJとして供給を再開する。
Jレベル( rOJ )にする(リセット信号の出力を
停止する)。そして、このリセット信号な「L」とする
とともに、タイミングt7で周波数変更をしてクロック
信号の供給を開始する。このように、リセット信号を「
L」レベルとして駆動周波数の切換を行うのは、ICカ
ード41のプロセッサの内部動作は停止されているため
、そのプロセッサの暴走、誤動作は防止される。なお、
この周波数の変更が終了した後、タイミングt8てリセ
ット信号をrHJとして供給を再開する。
第5図は以上のマイクロプロセッサ37Aにおけるクロ
ック切換制御プログラムの動作手順を示すフローチャー
トである。
ック切換制御プログラムの動作手順を示すフローチャー
トである。
まず、Vcc制御信号を「1」にして動作電圧VCCを
ICカードに供給する(ステップS1、タイミングtl
)。
ICカードに供給する(ステップS1、タイミングtl
)。
次に、CLK切換信号を「1」にしてクロック信号の周
波数として3.5MHzのクロック信号発生回路38A
を選択する(ステップS2)。
波数として3.5MHzのクロック信号発生回路38A
を選択する(ステップS2)。
更に、CLK停正信号を「1」にして3.5MHzのク
ロック信号をICカードに供給する(ステップS3、タ
イミングt3)。
ロック信号をICカードに供給する(ステップS3、タ
イミングt3)。
次に、RST制御信号を「1」にしてリセット信号をr
HJとする(ステップS4、t4)。リセット信号の供
給を開始する。
HJとする(ステップS4、t4)。リセット信号の供
給を開始する。
その後、ICカード4lからのキャラクタ信号を受信す
る(ステップS5、t5)。例えばrANSWER
To RESETJ信号を受信する。
る(ステップS5、t5)。例えばrANSWER
To RESETJ信号を受信する。
このキャラクタ信号の受信が終了したか否かをチェック
し、終了までループする(ステップS5、S6を繰り返
す)。
し、終了までループする(ステップS5、S6を繰り返
す)。
そして、受信終了後、RST制御信号の出力をrOJと
する(ステップS7、t6)。これは、クロック周波数
の変更を行うためである。リセット信号の供給は停止さ
れるものである。
する(ステップS7、t6)。これは、クロック周波数
の変更を行うためである。リセット信号の供給は停止さ
れるものである。
次に、この状態てCLK停止信号をrOJとして3.5
MHzのクロック信号の供給を停止する(ステップS8
)。
MHzのクロック信号の供給を停止する(ステップS8
)。
ここで、CLK切換信号を「0」として4.9MHzの
クロック信号発生回路38BをCLK信号線に接続する
。4.9MHzのクロック信号を選択するものである(
ステップS9)。
クロック信号発生回路38BをCLK信号線に接続する
。4.9MHzのクロック信号を選択するものである(
ステップS9)。
次に、CLK停正信号な「1」にすることにより、クロ
ック信号の供給を再開する(ステップS10、t7)。
ック信号の供給を再開する(ステップS10、t7)。
そして、この後、RST制御信号を「1」として、リセ
ット信号の供給を再開する(ステップS11,t8)。
ット信号の供給を再開する(ステップS11,t8)。
このようにしてクロック信号の切換が行われるものであ
る。
る。
く効果〉
以上説明してきたように、本発明によれば、1つのリー
ダライタで異なる特性のCPUを有する複数のICカー
ドとのスムーズなアクセスを可能にするとともに、例え
ば単一のICカードでの駆動周波数の切換供給時にあっ
ても該ICカードのCPUの暴走、誤動作を防ぐことが
できる。
ダライタで異なる特性のCPUを有する複数のICカー
ドとのスムーズなアクセスを可能にするとともに、例え
ば単一のICカードでの駆動周波数の切換供給時にあっ
ても該ICカードのCPUの暴走、誤動作を防ぐことが
できる。
第1図は本発明に係るICカード用リーダライタを示す
そのブロック図、第2図は本発明の一実施例に係るIC
カード用リーダライタの全体構成を示すブロック図、第
3図は一実施例に係るりーダライタの一部の具体的な回
路構成を示す回路図、第4図は一実施例に係るクロック
周波数の切換を示すタイミングチャート、第5図は一実
施例に係るマイクロプロセッサにおけるクロック切換制
御プログラムの動作手順を示すフローチャートである。 330・・・・・・・クロック信号供給手段、340・
・・・・・・リセット信号供給手段、350・・・・・
・・クロック信号 供給制御手段。
そのブロック図、第2図は本発明の一実施例に係るIC
カード用リーダライタの全体構成を示すブロック図、第
3図は一実施例に係るりーダライタの一部の具体的な回
路構成を示す回路図、第4図は一実施例に係るクロック
周波数の切換を示すタイミングチャート、第5図は一実
施例に係るマイクロプロセッサにおけるクロック切換制
御プログラムの動作手順を示すフローチャートである。 330・・・・・・・クロック信号供給手段、340・
・・・・・・リセット信号供給手段、350・・・・・
・・クロック信号 供給制御手段。
Claims (1)
- 【特許請求の範囲】 ホストプロセッサとの間でデータの入出力を行うととも
に、ICカードのプロセッサに対して所定周波数のクロ
ック信号を供給するICカード用リーダライタにおいて
、 異なる周波数のクロック信号を発生する複数のクロック
信号発生手段と、ホストプロセッサからの入力データに
対応してこれらの複数のクロック信号発生手段からIC
カードのプロセッサに供給するクロック信号発生手段を
選択するクロック選択手段と、このクロック選択手段に
より選択したクロック信号発生手段からのクロック信号
をICカードのプロセッサに供給するクロック信号供給
手段と、ICカードのプロセッサにリセット信号を供給
するリセット信号供給手段と、このリセット信号供給手
段からのリセット信号の供給を停止した状態で、ICカ
ードのプロセッサに供給するクロック信号を切り換えて
供給するクロック信号供給制御手段と、を備えたことを
特徴とするICカード用リーダライタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235452A JPH0398186A (ja) | 1989-09-11 | 1989-09-11 | Icカード用リーダライタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235452A JPH0398186A (ja) | 1989-09-11 | 1989-09-11 | Icカード用リーダライタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0398186A true JPH0398186A (ja) | 1991-04-23 |
Family
ID=16986315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1235452A Pending JPH0398186A (ja) | 1989-09-11 | 1989-09-11 | Icカード用リーダライタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0398186A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299157A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | メモリーカードコントローラ |
JP2009020861A (ja) * | 2007-06-12 | 2009-01-29 | Renesas Technology Corp | 処理装置およびクロック制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61147386A (ja) * | 1984-12-21 | 1986-07-05 | Tokyo Tatsuno Co Ltd | Icカ−ド読取り・書込み装置 |
JPS62286117A (ja) * | 1986-06-04 | 1987-12-12 | Nec Corp | 情報処理装置 |
JPH01235452A (ja) * | 1988-03-16 | 1989-09-20 | Toshiba Corp | 直通切換装置 |
-
1989
- 1989-09-11 JP JP1235452A patent/JPH0398186A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61147386A (ja) * | 1984-12-21 | 1986-07-05 | Tokyo Tatsuno Co Ltd | Icカ−ド読取り・書込み装置 |
JPS62286117A (ja) * | 1986-06-04 | 1987-12-12 | Nec Corp | 情報処理装置 |
JPH01235452A (ja) * | 1988-03-16 | 1989-09-20 | Toshiba Corp | 直通切換装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299157A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | メモリーカードコントローラ |
JP2009020861A (ja) * | 2007-06-12 | 2009-01-29 | Renesas Technology Corp | 処理装置およびクロック制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5475324A (en) | Clock generator with an automatic frequency change function | |
JPH032991A (ja) | トランザクションシステム | |
EP0103755A2 (en) | CMOS single chip microprocessor | |
US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
JPH0398186A (ja) | Icカード用リーダライタ | |
JPH0962804A (ja) | Icカードリーダ | |
JP2580789B2 (ja) | Icカード | |
JP2819877B2 (ja) | 発振回路 | |
JPH0946222A (ja) | 可変クロック発生回路 | |
JPH0398187A (ja) | Icカード用リーダライタ | |
JPH1185724A (ja) | Cpuモード切替回路 | |
JPH05303444A (ja) | クロック信号供給装置 | |
JPH08272478A (ja) | クロック制御装置 | |
JPH1019984A (ja) | 半導体装置の試験方法及び試験装置 | |
JPH0935011A (ja) | 情報処理端末装置 | |
JPS5943766B2 (ja) | 半導体集積回路 | |
JPH04104324U (ja) | クロツク切替方式 | |
JP2953713B2 (ja) | 半導体集積回路 | |
US20030131275A1 (en) | Microcontroller and system having a clock generator | |
JP2003108259A (ja) | クロックノイズ除去回路 | |
JP3267583B2 (ja) | 表示装置 | |
JP2867480B2 (ja) | メモリ切替回路 | |
JPH04218936A (ja) | 集積回路装置 | |
KR20030002266A (ko) | 난수 발생 장치 | |
JPH05268072A (ja) | 発振回路 |