JPH0962804A

JPH0962804A - Ｉｃカードリーダ

Info

Publication number: JPH0962804A
Application number: JP7221379A
Authority: JP
Inventors: Shigeo Aoki; 滋夫青木; Tomoaki Ieda; 知明家田; Masaaki Ueda; 雅章上田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-08-30
Filing date: 1995-08-30
Publication date: 1997-03-07
Also published as: EP0762307A3; EP0762307A2

Abstract

(57)【要約】【目的】ＩＣカードを挿入するだけで、自動的にＩＣ
カード内からデータを読みだし、表示素子上に表示する
ＩＣカードリーダを構成すると共にその消費電力を低減
し、小型の電池で長時間駆動可能を実現することを目的
とする。【構成】ＩＣカード挿入によるカード検出スイッチの
動作で電源が活性化されて各回路が所定の動作を行い、
自動的にＩＣカードからデータを読み出す構成とした。
また、ＣＰＵが高速クロック発振回路とＩＣカードをオ
ン／オフ制御すると共に、立ち上がり時のＣＰＵ不定状
態を、電源立ち上がりと同時に活性化するパワーオンリ
セット信号で補うように構成したものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は金融、流通、医療その他
の分野にて使用されるＩＣカードの記憶されたデータを
読み取り、表示する携帯型のＩＣカードリーダに関する
ものである。

【０００２】

【従来の技術】近年、ＩＣカードは、金融、流通、医療
分野等の多方面にわたって、ＩＣカードが持つ様々な優
位性の面で注目されている。特に高いセキュリティ性の
面から、プリペイドカードや電子財布等に見られるカー
ドが現金と同等の価値を有するような応用例が拡大しつ
つある。しかしながら、ＩＣカードに記憶保持されたデ
ータは、カードを構成するＩＣチップに電子データとし
て保存されており、その内容を外部から目で確認するこ
とは出来ない。

【０００３】このため、ＩＣチップ内に記憶保持された
電子データを読み出すＩＣカードリーダ、あるいはデー
タを読み込んだ後、再度カードに電子データとして書き
込みを行うためのリーダライタ等の種々の端末機器が実
用化されている。

【０００４】以下、従来から一般的に使われているＩＣ
カードリーダについて、図面を参照し、説明する。

【０００５】図６は従来のＩＣカードリーダのブロック
図である。この図では説明のためにＩＣカードも併記し
てあるが、破線内がＩＣカードリーダのブロックに相当
する。

【０００６】１はＩＣカードであり、その表面にＩＣカ
ード接点１０１を有している。ＩＣカード接点１０１
は、ＶＣＣ、ＲＳＴ、ＣＬＫ、ＧＮＤ、ＶＰＰ、Ｉ／Ｏ
の６つの接点から成っている。

【０００７】１０２はＩＣカードリーダである。内部に
電源スイッチ１０３、電源回路１０４、パワーオンリセ
ット回路１０５、ＶＣＣ出力スイッチ１０６、クロック
発振回路１０７、ＣＰＵ１０８、トライステートバッフ
ァゲート１０９、リーダ接点１１０、カード検出スイッ
チ１１１、キーボード１１２、ＩＣＤコントローラドラ
イバ１１４、ＬＣＤ１１５等から構成されている。この
従来のＩＣカードリーダ１０２の動作を説明する。

【０００８】先ず、使用者によってＩＣカードリーダ１
０２の器体上に備えられた電源スイッチ１０３がオン状
態にされ、電源回路１０４が起動する。

【０００９】電源回路１０４には電池と電源レギュレー
タが内蔵されており、図６では簡単化のために結線を省
略しているが、パワーオンリセット回路１０５、ＶＣＣ
出力スイッチ１０６をはじめとした各要素ブロックに電
源電圧ＶＤＤ１０４１を供給する。

【００１０】クロック発振回路１０７は、電源電圧が供
給されると発振を開始し、クロック信号１０７１をＣＰ
Ｕ１０８とトライステートバッファゲート１０９に供給
する。この時、ＣＰＵ１０８とＩＣカード１の通信上の
同期をとるために、両者に供給されるクロックは同一と
する必要がある。このため、外付けのクロック発振回路
１０７は、両者に同一のクロック信号を供給しており、
両者のクロック源として作動している。クロック信号１
０７１の発振周波数には、３．５７ＭＨｚが使用されて
いる。これはＩＣカード用として使用される代表的な周
波数である。

【００１１】パワーオンリセット回路１０５は、電源電
圧ＶＤＤ１０４１が供給された後、暫くしてからパワー
オンリセット信号１０５１をＣＰＵ１０８に供給する。
このパワーオンリセット信号が入力されると、ＣＰＵ１
０８は初期化され、内蔵したプログラムを起動し、待機
状態となる。

【００１２】１１０はリーダ接点、１１１はカード検出
スイッチである。使用者によってＩＣカード１がＩＣカ
ードリーダ１０２に挿入されると、リーダ接点１１０の
各々の接点とＩＣカード接点１０１のそれぞれ対応する
接点とが接触し、両者は電気的に接続される。カード検
出スイッチ１１１は、カードがカードリーダに挿入され
たことをＣＰＵ１０８に知らせる働きをする。

【００１３】引き続いて、使用者がキーボード１１２か
らＩＣカードデータの読みだす旨の指示を入力すると、
ＣＰＵ１０８は所定の手順によりカード活性化信号１０
８１を出力する。この活性化信号はＶＣＣ出力スイッチ
１０６とトライステートバッファゲート１０９とをオン
状態にし、ＩＣカード１に電源電圧とクロックを供給す
る。次に、カードからカードリセット信号１０８２がＣ
ＰＵに出力され、ＩＣカード１から使用者の得たい情報
のデータを読み出すことができる。読み出したデータは
ＣＰＵにて処理が施された後、ＬＣＤコントローラドラ
イバ１１４を介してＬＣＤ１１５に表示される。

【００１４】従来から使用されているＩＣカードリーダ
は、上記手順によってＩＣカードからデータの読み出し
を行い、このデータ、例えばプリペイドカードでは残高
等の情報をＬＣＤ上に表示させていた。

【００１５】

【発明が解決しようとする課題】上記従来のＩＣカード
リーダでは、ＩＣカードに記憶されたデータを読み出す
ために、電源スイッチをオン状態とした後、ＩＣカード
を挿入し、キーボード等の入力手段から読み取り指示を
行うという一連の手順を要するだけでなく、ＩＣカード
リーダの器体上に電源スイッチやキーボード等の入力手
段を設置する必要があり、器体の形状が大きくなってし
まう。

【００１６】一方、ＩＣカードリーダは、電源スイッチ
がオン状態を保持している間、クロック発振回路を作動
し続けている。前記したようにクロック発振回路は３．
５７ＭＨｚという高速のクロック信号を供給しているた
め、発振回路及びＣＰＵの電力消費が大きく、電源の負
担を大きくするという問題点があった。

【００１７】電源に電池を使用する携帯型のＩＣカード
リーダでは、多大な消費電力のために、例えば単４サイ
ズのアルカリ乾電池２本というような、携帯型用として
は比較的大きな電池を必要としており、さらにこの電池
の寿命も、平均的な使用条件を想定した場合でも１年程
度しかなかった。

【００１８】通常、カードリーダの各回路は、その動作
電圧６Ｖに設定している。乾電池２本を直列接続して得
られる３．０Ｖの電源電圧によって、カードリーダを作
動させるためには、器体にＤＣ／ＤＣコンバータを内蔵
する必要があり、コスト的にも高くなってしまう。

【００１９】電池使用期間の長寿命化を図るために、大
型の電池の使用や電池本数を増加させた場合、ＩＣカー
ドリーダの形状および重量が、さらに大きくなる新たな
問題点も生じてしまう。

【００２０】本発明は上記問題点を解決するもので、Ｉ
Ｃカードを挿入するとカードリーダが作動し、外部から
何等の操作を行わずに自動的にＩＣカード内からデータ
の読み出しを行い、表示素子上にデータを表示するＩＣ
カードリーダを提供することを目的とする。

【００２１】また、その消費電力を低減して小型の電池
で長時間駆動可能とし、小型軽量な携帯型のＩＣカード
リーダを実現する。

【００２２】

【課題を解決するための手段】本発明は上記目的を達成
するために、電池を電力源とする電源ＩＣカードの挿入
及び抜去で電源のオン／オフ状態の切替を行うカード検
出手段、挿入されたＩＣカードへの電源供給手段、表示
手段、クロック発振手段、挿入されたＩＣカードの内容
を読み取り、前記表示手段に表示する処理手段を備え、
カード検出手段がカード挿入を検出すると、電源がオン
状態となり、ＩＣカードへの電源供給手段、表示手段、
処理手段、クロック発振手段が活性化される。処理手段
が挿入されたＩＣカードの内容を読み取り、所定の変換
処理を行った後、変換処理された内容を表示手段に表示
するようにしたものである。

【００２３】また、クロック発振手段として高速と低速
の少なくとも２つのクロック発振手段を有し、高速クロ
ック発振手段は挿入されたＩＣカードと処理手段の双方
に共通の高速クロック信号の供給を行い、低速クロック
発振手段は処理手段のみに低速クロック信号を供給す
る。さらに、処理手段が挿入されたＩＣカードの内容を
読み取った後は、高速クロック発振手段及びＩＣカード
への電源供給手段を停止させるようにしたものである。

【００２４】

【作用】本発明のカードリーダは、カードが挿入される
ことによって電源をオン状態とし、クロック発振回路と
ＩＣカードへの電源出力スイッチをオン状態とする。こ
れと共に各回路を活性化させ、処理手段の中心となるＣ
ＰＵを起動させ、ＣＰＵの動作により自動的にＩＣカー
ド内からデータを読み出しを行う。このカードから読み
出されたデータは、表示素子上に表示される。このよう
な一連の動作によって、カードを挿入するだけで、デー
タが自動的に表示される構成が可能となる。

【００２５】また、カードリーダの消費電力を低減し、
小型の電池で長時間の駆動が行えるようになり、小型軽
量な携帯型ＩＣカードリーダを実現できる。

【００２６】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００２７】図１は本発明の一実施例によるＩＣカード
リーダのブロック図である。尚、説明のためにＩＣカー
ドも併記してあるが、破線内にＩＣカードリーダのブロ
ック図を示している。また、図２は各信号のタイミング
チャートである。

【００２８】この図１において、１はＩＣカードで、従
来例に示したものと同等であり、その表面にＩＣカード
接点１０１を有している。ＩＣカードの接点は、ＶＣ
Ｃ、ＲＳＴ、ＣＬＫ、ＧＮＤ、ＶＰＰ、Ｉ／Ｏの６つの
接点から成り立っており、これら接点の配置、電気的特
性などはＩＳＯ（International Standard Organizatio
n）規格に定められている。

【００２９】２はＩＣカードリーダを示しており、その
内部にはリーダ接点３、カード検出スイッチ４、電源回
路５、パワーオンリセット回路６、高速クロック発振回
路７、低速クロック発振回路８、ＣＰＵ９、ＶＣＣ出力
スイッチ１０、第一のＮＯＲゲート１１、第二のＮＯＲ
ゲート１２、ＬＣＤコントローラドライバ１４、ＬＣＤ
１５が設けられている。

【００３０】リーダ接点３は、ＩＣカード１への電源電
圧ＶＣＣを供給するためのＶＣＣ接点３０１、リセット
信号を供給するためのＲＳＴ接点３０２、クロック信号
を供給するためのＣＬＫ接点３０３、接地電位であるＧ
ＮＤ電源を接続するためのＧＮＤ接点３０４、プログラ
ム電圧ＶＰＰを供給するためのＶＰＰ接点３０５、デー
タ入出力のためのＩ／Ｏ接点３０６の六個の接点を有し
ており、各々の接点はＩＣカードに設けられた接点１０
１と各々対応している。尚、図１ではＶＰＰ接点３０５
はＶＣＣ接点３０１と接続されているが、使用されるＩ
Ｃカードの構成に違いによりＶＰＰ接点３０４が不要で
ある場合、或いは別回路からの電源供給が必要であるこ
ともある。

【００３１】上記構成を有する本発明の一実施例におけ
るＩＣカードリーダ２の動作を、以下、図面を参照し説
明する。

【００３２】使用者によってＩＣカード１がＩＣカード
リーダ２内に挿入される。このＩＣカード１が挿入終端
位置まで挿入される少し手前で、先ずリーダ接点３の各
々の接点がＩＣカード接点１０１のそれぞれ対応する接
点と接触し、ＩＣカードとＩＣカードリーダとの電気的
接続がなされる。続いてＩＣカードが終端位置まで挿入
されると、カード検出スイッチ４がオン状態となり、カ
ード検出信号４０１を電源回路５に与える。このカード
検出スイッチのタイミングチャートを、図２に示したタ
イミングチャートの（Ａ）に示す。本実施例では、この
カード検出スイッチ４には、可動性の接触子と固定され
た接触子との二種類の接触子から構成された機械的なス
イッチを使用したが、ＩＣカードの挿入を検出する機能
を有すれば、他の方式でもよい。

【００３３】電源回路５は、電池と電圧レギュレータ等
から構成されており、カード検出信号４０１の入力によ
り起動する。上述した図６と同様に、図１では簡単化の
ために結線を省略しているが、電源回路５は、パワーオ
ンリセット回路６、ＶＣＣ出力スイッチ１０等の各要素
ブロックに電源電圧ＶＤＤ５０１を供給している。この
電源回路５の動作の様子を図２（Ｂ）に示す。ＩＣカー
ドリーダへのＩＣカードの挿入、抜去の状態をカード検
出スイッチ４が検出することによって、電源回路５はオ
ン／オフ状態の切替えを行っている。ＩＣカードの挿入
完了と同時に電源は、オン状態となり、各ブロックに電
源電圧を供給する。ＩＣカードが排出され、挿入されて
いない間は電源はオフ状態となり、ＩＣカードリーダは
電力消費を生じない。

【００３４】小型軽量な携帯型ＩＣカードリーダを提供
するためには、電池を小型化する必要がある。本実施例
ではコイン型の小型リチウム電池２個を直列接続してお
り、電圧レギュレータを使用することで、電源回路に供
給される電圧を５Ｖに安定化している。詳細について後
述するが、本発明のＩＣカードリーダは、極めて低消費
電力となる回路構成としている。このため、コイン型リ
チウム電池等の小型の電池を使用しても、従来のＩＣカ
ードリーダと比較して、大幅な電池の長寿命化を実現で
きる。

【００３５】パワーオンリセット回路６は、このリセッ
ト回路に電源電圧ＶＤＤ５０１が印加され、電圧が立ち
上がると、所定のタイミングで二種類のパワーオンリセ
ット信号を出力する。第一のパワーオンリセット信号の
タイミングチャートを図２（Ｃ）に、第二のパワーオン
リセット信号を同図（Ｄ）にそれぞれ示す。

【００３６】第一のパワーオンリセット信号６０１は、
高速クロック発振回路７が電源電圧ＶＤＤ５０１の供給
により高速クロック信号７０１の発振を開始し、その発
振状態が安定した後、活性化されＣＰＵ９に接続され
る。

【００３７】一方、第二のパワーオンリセット信号６０
２は、電源電圧ＶＤＤ５０１がパワーオンリセット回路
６に印加されると、直ちに活性化される。ＣＰＵ９の動
作が開始された後、暫くすると非活性化される。このリ
セット信号６０２は高速クロック発振回路７、第一のＮ
ＯＲゲート１１と第二のＮＯＲゲート１２に与えられ
る。この第二のパワーオンリセット信号６０２は、ＣＰ
Ｕ９が所定の動作を行うまでの過渡期間に、ＣＰＵの状
態に関わらず、ＶＣＣ出力スイッチ１０と高速クロック
発振回路７をオン状態とするよう構成されている。

【００３８】７は高速クロック発振回路であり、出力さ
れた高速クロック信号７０１はＣＰＵ９の高速クロック
信号となる。さらにＣＬＫ接点３０３を介してこの高速
クロック信号はＩＣカード１にも供給される。ここで、
ＣＰＵ９とＩＣカード１との通信上の同期をとるため
に、両者に供給されるクロックを同一にする必要があ
る。このため、高速クロック発振回路７をＣＰＵ９の外
部に設け、両者共通のクロック源としている。高速クロ
ック発振回路７は、第二のパワーオンリセット信号６０
２あるいはカード活性化信号９０１が活性化されている
状態でのみ、その動作を行っている。高速クロック発振
回路は、その動作状態の制御が出来るように構成されて
おり、消費電力の低減が図れる。

【００３９】図２（Ｄ）に示したタイミングチャートを
有する第二のパワーオンリセット信号６０２によって、
作動を開始する高速クロック発振回路から出力される高
速クロック信号７０１を図２（Ｅ）に、同様にオン状態
にされるＶＣＣ出力スイッチ１０の状態を同図（Ｇ）に
示す。

【００４０】９はＣＰＵであり、クロック発振回路から
供給されるクロック信号によって、低速クロックモード
および高速クロックモードの二種類のモードで作動す
る。このＣＰＵ９は、第一のパワーオンリセット信号６
０１が入力されると、リセットされ、プログラムを起動
する。さらに、その出力端子からカード活性化信号９０
１、カードリセット信号９０２を出力するとともに、プ
ログラムに従って所定の処理を実行するように構成され
ている。カード活性化信号９０１は第二のＮＯＲゲート
１２を介してＶＣＣ出力スイッチ１０に加えられてお
り、このＶＣＣ出力スイッチのオン／オフ状態の制御を
行う。

【００４１】図２（Ｈ）（Ｉ）（Ｊ）にＣＰＵ、カード
活性化信号９０１およびカードリセット信号９０２の各
タイミングチャートを示す。第一のパワーオンリセット
信号６０１でプログラムが起動し、電源電圧ＶＤＤ５０
１の活性化直後は不安状態であるカード活性化信号９０
１、カードリセット信号９０２が規定の状態とされる。
また、このカード活性化信号９０１によって高速クロッ
ク信号７０１とＶＣＣ出力スイッチのオン状態が継続さ
れることが、（Ｅ）および（Ｇ）に示されている。

【００４２】８は低速クロック発振回路であり、電源電
圧ＶＤＤ５０１の供給開始と同時に発振を開始し、低速
クロック信号８０１をＣＰＵ９に供給する。低速クロッ
ク信号８０１はＣＰＵ９のみで使用され、高い精度を必
要としない。このため、ＣＰＵ９に内蔵された回路に固
定抵抗を外付け素子として接続して、ＣＲ発振の低速ク
ロック発振回路８を構成した。

【００４３】ＣＰＵ９は高速クロックモードで動作する
ときは高速クロック信号７０１を、低速クロックモード
で動作するときは低速クロック信号８０１を使用する。
このように２種類のクロックモードを使い分けることに
よって、高速処理が必要される時以外は高速クロック発
振回路７を停止させ、低速クロック信号によりＣＰＵ９
を低速動作させて、消費電力の低減が可能となる。

【００４４】このように、本発明では高速と低速の二つ
のクロック発振回路７、８を備え、高速クロック発振回
路７のオン／オフ状態の制御が出来る構成とすると共
に、高速クロック信号が必要な時のみ高速クロック発振
回路をオン状態にし、且つＣＰＵ９の起動時の不安状態
を補うような回路構成とした。

【００４５】１０はＶＣＣ出力スイッチを示しており、
本実施例ではＰＮＰトランジスタを用いた。ＶＣＣスイ
ッチを構成するＰＮＰトランジスタのベースには、第二
のＮＯＲゲート１２の出力が接続されている。一方、第
二のＮＯＲゲート１２の入力には、第二のパワーオンリ
セット信号６０２とカード活性化信号９０１が接続され
ている。このＶＣＣ出力スイッチの動作状態を、図２
（Ｇ）に示す。このタイミングチャートから明らかなよ
うに、ＶＣＣ出力スイッチは、第二のパワーオンリセッ
ト信号６０２とカード活性化信号９０１のいずれか一方
が論理Ｈとなれば、ＶＣＣ出力スイッチ１０はオン状態
となる。この時、電源電圧ＶＤＤ５０１は、ＶＣＣ接点
３０１を介してＩＣカード１に電源電圧ＶＣＣとして供
給される。

【００４６】一方、第一のＮＯＲゲート１１には、第二
のパワーオンリセット信号６０２とカードリセット信号
９０２が入力される。第一のＮＯＲゲート１１の出力は
ＲＳＴ接点３０２に接続され、ＩＣカード１へのリセッ
ト信号となる。図２（Ｊ）に示すように、カードリセッ
ト信号９０２もＣＰＵ９が起動され、プログラムが実行
されＣＰＵの状態が決定されるまでは不定である。しか
し、図２（Ｋ）に示したように、第一のＮＯＲゲート１
１により、第二のパワーオンリセット信号とカードリセ
ット信号の共にＬ状態にある時にのみＲＳＴ接点３０２
から出力される。

【００４７】第二のパワーオンリセット信号６０２とＲ
ＳＴ接点３０２には不定な信号が出力されない構成とし
ている。

【００４８】１３はＩ／Ｏ信号である。このＩ／Ｏ信号
の経路は、一方はＣＰＵ７へ、他の一方はＩ／Ｏ接点３
０６を介してＩＣカード１に接続されており、相互間の
データ入出力信号となる。Ｉ／Ｏ信号１３は図２（Ｌ）
に示す。ＩＳＯ規格では、Ｉ／Ｏ信号１３は、ＶＣＣ３
０１の電位にプルアップすることが規定されているが、
図２では簡単のため省略している。

【００４９】このように、ＩＣカード１に対して電源電
圧ＶＤＤ５０１、高速クロック信号７０１、リセット信
号が順次供給される。これに対応して、ＩＣカード１は
Ｉ／Ｏ信号１３を介してアンサー・ツー・リセット信号
を送出する。ＣＰＵ９はそれを受信し、所定の手順に従
って読み出しを行いデータを得る。データはアンサー・
ツー・リセット信号の一部とした状態、あるいはファイ
ル領域に格納した状態でもよい。データがＩＣカードの
ファイル領域に格納してある場合、必要なデータの格納
されるファイル領域、格納形式が予め決定されているた
め、ＣＰＵ９が、内部に格納されたプログラムにより自
動的にＩＣカード１にコマンドを送信し、ＩＣカード１
からの反応を受信することによって、必要なデータを読
み出すことが出来る。

【００５０】なお、万一通信途中で何等かの原因で正常
にデータが読めなかった場合は、通信は異常終了された
状態となり、ＣＰＵ９は正規のデータではなく、エラー
データを読み込んだと認識し、エラー処理を実行する。

【００５１】ＩＣカードからデータの読み出し終える
と、処理手段はカード活性化信号９０１を論理Ｌとす
る。この時、第二のパワーオンリセット信号６０２は論
理Ｌとなっており、カード活性化信号９０１も論理Ｌと
なる。その結果、ＶＣＣ出力スイッチ１０及び高速クロ
ック発振回路７はオフ状態となる。これと同時にＣＰＵ
９は、自分自身を低速クロックモードへの切り換えを行
い、低速クロック信号８０１で動作する。

【００５２】ＩＣカード１から得られたデータには、変
換処理、例えばバイナリーコード・ツー・デシマルコー
ド変換や表示パターンへの変換等の処理が加えられる。
変換処理が施されたデータは、ＬＣＤコントローラドラ
イバ１４を通じてＬＣＤ１５上に表示される。これによ
ってＩＣカード内に記憶されたデータは、使用者の目に
見える情報として表示される。例えば、ＩＣカード１が
プリペイドカードとして使用されている場合、プリペイ
ドカードの残高等が確認できる。尚、ＬＣＤコントロー
ラドライバ１４は、ＣＰＵ９と１チップ化されたものを
使用してもよい。万一、ＩＣカードから読み込まれたデ
ータがエラーデータの場合には、ＬＣＤ１５上にエラー
メッセージが表示される。

【００５３】使用者がＩＣカード１を手で抜去すると、
カード検出スイッチ４はＩＣカードがＩＣカードリーダ
から抜去されたことを検出し、オフ状態となる。カード
検出スイッチのカード抜去の検出により、電源電圧ＶＤ
Ｄ５０１が立ち下がり、ＩＣカードリーダ２の動作は停
止する。

【００５４】次に、本発明の一実施例によるＩＣカード
リーダにおける高速クロック発振回路７と低速クロック
発振回路８の動作について詳細に説明する。

【００５５】電池駆動が可能な小型軽量なＩＣカードリ
ーダを具現するためには、先にも述べたように、ＣＰＵ
が電流消費が大きい高速発振回路のオン／オフ状態の制
御を行うことが不可欠である。ところが、発振回路のオ
ン／オフ状態の制御をＣＰＵが行うためには、ＣＰＵ自
身は初期化された後、正常に動作しなければならず、ク
ロック信号を外部よりＣＰＵに入力する必要がある。し
かし、ＣＰＵの出力端子は電源供給が開始されても、初
期化されるまでの間、その出力は不定となっている。こ
の不定なＣＰＵの出力のみによって、発振回路のオン／
オフ状態の制御を行った場合、発振回路がオン状態にな
らないことが起こりえる。このような問題点を解決する
ために、既に説明したように本発明では、電源が立ち上
がった後、ＣＰＵが初期化され、正常に動作し、カード
活性化信号９０２を出力するまでの間確実に高速クロッ
ク発振回路をオンさせるために、電源電圧ＶＤＤ５０１
が印加されると直ちに活性化され、暫くすると非活性化
するように構成した第二のパワーオンリセット信号６０
２を高速クロック発振回路７に入力させている。

【００５６】図２は本発明の一実施例による高速クロッ
ク発振回路の回路図である。発振用反転素子である第三
のＮＯＲゲート７０２、帰還用の抵抗７０３、水晶振動
子やセラミック発振子等の発振素子７０４、並びにコン
デンサ７０５、７０６とゲイン制限用の抵抗７０９から
基本発振回路は構成されている。尚、ゲイン制限用の抵
抗７０９は省かれる場合もある。

【００５７】第三のＮＯＲゲート７０２の一方の入力に
は、第四のＮＯＲゲート７０７を介して第二のパワーオ
ンリセット信号６０２およびカード活性化信号９０１の
信号経路が接続されている。ここで、発振用反転素子に
ＮＯＲゲートを用いることにより一方の入力を、すなわ
ち図３において、第四のＮＯＲゲート７０７の出力つま
り第二のパワーオンリセット信号６０２或いはカード活
性化信号９０１のいずれかを論理Ｈにすることにより発
振させ、双方を論理Ｌにすることにより発振を停止させ
るように出来る。

【００５８】一方、低速クロック発振回路８の消費電力
は極めて少なく、さらに高速クロック発振回路７が動作
し、低速クロック発振回路８の動作の停止可能な時間は
極めて短いため、ＣＰＵによりこの低速クロック発振回
路のオン／オフ状態の制御を行っても消費電力低減の効
果は少ない。本実施例では、回路の簡素化のため、電源
電圧ＶＤＤが活性化している間は常に低速クロック発振
回路は作動を続けるように構成している。

【００５９】本願発明が高速と低速の二種類のクロック
発振回路を備えているのは、高速処理が必要な時以外
は、低速クロックモードとするためである。ＣＰＵ９を
高速クロックモードで動作させている時、およびＩＣカ
ードを活性化させている時以外は高速クロック発振回路
７を停止させて、低速クロックモードで動作させて消費
電力を低減させることで、小型電池の使用でもＩＣカー
ドリーダライタ２の駆動が可能になった。高速クロック
信号７０１は従来のＩＣカードリーダと同様に、例え
ば、３．５７ＭＨｚを使用するが、低速クロック信号８
０１は、例えば約３３ｋＨｚを使用している。低速時に
おける発振回路及びＣＰＵ９の消費電力は、低高速時の
消費電力に比較して、約１００分の１となる。ＩＣカー
ドからのデータの読出し、および読み出したデータの処
理は高速クロックモードで行う。これに対して、処理さ
れたデータのＬＣＤ表示は低速クロックモードで行うた
め、低速クロックの使用による処理時間の増大等の使い
勝手を損なうことなく、二種類のクロックの使い分けが
可能となり、低消費電力化が図れる。

【００６０】また、第五のＮＯＲゲート７０８の２つの
入力には、第三のＮＯＲゲート７０２と第四のＮＯＲゲ
ート７０７の出力が接続されている。従って、第二のパ
ワーオンリセット信号６０２とカード活性化信号９０１
の双方が論理Ｌの時は、高速クロック信号７０１は論理
Ｌ、すなわち電圧零となる。これは、ＶＣＣ接点３０１
が活性化されていない時、すなわちＩＣカード１に電源
電圧が供給されていない時は、ＣＬＫ接点３０３も必ず
電圧零とするためである。ＩＣカード１にはＣＭＯＳ素
子が使われているが、ＣＭＯＳ素子は電源供給されてい
ない間は、他の入出力端子に電圧を印加してはならな
い。本実施例のクロック発振回路のように、クロック信
号の出力端にＮＯＲゲートを挿入し、その入力を制御す
ることにより、カードが活性化されていないときは高速
クロック信号７０１の電圧を零と出来るので、ＣＭＯＳ
素子であるＩＣカードに悪影響を与え場合によっては破
壊することから防ぐことが出来る。併せて、第四のＮＯ
Ｒゲート７０７は、発振出力の波形整形のバッファ機能
も兼ねている。

【００６１】なお、本実施例ではＶＣＣ出力スイッチを
制御する第二のＮＯＲゲート１２と高速クロック発振回
路のオン／オフ状態を制御するための第四のＮＯＲゲー
ト７０７を別のものとしたが、共に同じ二つの信号を入
力とする二入力のＮＯＲゲートなので、共用することも
可能である。

【００６２】また、本実施例ではゲート素子に二入力Ｎ
ＯＲゲートを用いたが、同様に機能するものならば別の
もの、例えばＮＡＮＤゲートやトライステートバッファ
ゲートやその他のゲート、あるいはこれらを組合せたも
のを用いてもよい。

【００６３】図４は、本発明の第二の実施例によるクロ
ック発振回路である。図中７１０はＮＡＮＤゲート、７
１１はＯＲゲート、７１２はＡＮＤゲートである。ま
た、帰還用の抵抗７０３、発振素子７０４、コンデンサ
７０５、７０６とゲイン制限用の抵抗７０９は図３で説
明したものと同じである。この実施例においても、先に
説明した実施例と全く同様の機能を有している。

【００６４】このように、具体的な回路構成は様々のも
のが考えられるが、例えばカード活性化信号のようなＣ
ＰＵから出力される信号で、発振をオン／オフ状態を制
御すると共に、電源立ち上がりと同時に立ち上がり、そ
の後暫くして立ち下がるパワーオンリセット信号のよう
な信号をもう一つのオン／オフ状態の制御機構として導
入することにより、ＣＰＵが正常動作に移行するまでの
間発振を継続しながら、ＣＰＵが起動してからはＣＰＵ
自身の信号で発振をオン／オフ状態の制御が出来る発振
回路を実現できることがわかる。

【００６５】図５は、本発明の一実施例による携帯型の
ＩＣカードリーダの外観斜視図であり、挿入されている
ＩＣカードを併記してある。この図において、１がＩＣ
カード、２がＩＣカードリーダ本体、１５がＬＣＤであ
る。１６がＩＣカード挿入口で、この中にリーダ接点と
カード検出スイッチを設けてある。

【００６６】

【発明の効果】上記構成とすることにより、操作者はＩ
ＣカードリーダにＩＣカードを挿入するのみ、すなわ
ち、キー操作等何等の操作を行わなくとも、ＩＣカード
リーダ自身が自動的にＩＣカードからデータを読み出
し、そのデータ、例えばプリペイド残高をＬＣＤ等の表
示素子上に表示することが可能となる。また、高速発振
回路とＩＣカードを、必要なときのみ動作させて消費電
力を極めて小さくしたＩＣカードリーダとなる。

【００６７】また、器体上に電源スイッチやキーボード
といった操作部分を全く必要とせず、あわせて低消費電
力化が図れる。このため、電池も小さなものが使用可能
となり、例えば指２本程度の形状というような超小型の
ＩＣカードリーダが実現できる。

【００６８】さらに、従来では単４サイズのアルカリ乾
電池２本使いでも１年程度であった電池寿命を、本発明
のＩＣカードリーダでは小型のコイン型リチウム電池２
個のみで５年以上とすることが出来、ＤＣ−ＤＣコンバ
ータも不要とすることが出来る。

【図面の簡単な説明】

【図１】本発明の一実施例によるＩＣカードリーダのブ
ロック図

【図２】本発明の一実施例によるＩＣカードリーダのタ
イミングチャート

【図３】本発明の一実施例による高速クロック発振回路
のブロック図

【図４】本発明の第二の実施例による高速クロック発振
回路のブロック図

【図５】本発明の一実施例によるＩＣカードリーダの外
観斜視図

【図６】従来例によるＩＣカードリーダのブロック図

【符号の説明】

１ＩＣカード２ＩＣカードリーダ３リーダ接点４カード検出スイッチ５電源回路６パワーオンリセット回路６０２第二のパワーオンリセット信号７高速クロック発振回路７０２第三のＮＯＲゲート７０７第四のＮＯＲゲート７０８第五のＮＯＲゲート８低速クロック発振回路９ＣＰＵ９０１カード活性化信号１０ＶＣＣ出力スイッチ１１第一のＮＯＲゲート１２第二のＮＯＲゲート１３Ｉ／Ｏ信号１４ＬＣＤコントローラドライバ１５ＬＣＤ１６カード挿入口

Claims

【特許請求の範囲】

【請求項１】電池を電力源とする電源と、ＩＣカードの
挿入および抜去を検出し、前記電源のオンオフ状態を切
り換えるカード検出手段と、挿入されたＩＣカードへ駆
動用電力を供給する電源供給手段と、表示手段と、クロ
ック発振手段と、挿入されたＩＣカードの内容を前記表
示手段に表示する処理手段とを備え、前記カード検出手
段がカード挿入を検出すると、前記電源はオン状態とな
り、前記電源供給手段、表示手段およびクロック発振手
段が活性化された後、前記処理手段は挿入されたＩＣカ
ードの内容を読み取り、所定の変換処理を行い、前記表
示手段に表示するＩＣカードリーダ。
【請求項２】クロック発振手段は、挿入されたＩＣカー
ドと処理手段の双方に共通のクロック信号を供給する高
速クロック発振手段と、処理手段のみにクロック信号を
供給する低速クロック発振手段の少なくとも二つの異な
る速度のクロック発振手段から構成され、前記処理手段
による挿入されたＩＣカードの内容の読み取りが終了
後、前記高速クロック発振手段および電源供給手段が非
活性化されることを特徴とする請求項１記載のＩＣカー
ドリーダ。