JPS63157253A

JPS63157253A - 携帯可能媒体

Info

Publication number: JPS63157253A
Application number: JP61303673A
Authority: JP
Inventors: Kenzo Yoshimatsu; 吉松　健三
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-12-22
Filing date: 1986-12-22
Publication date: 1988-06-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、たとえばｃｐｕ、データメモリ、内部バッ
テリなどを内蔵し、電卓、時刻などのカード単体で用い
たり、端末機に挿入することにより用いられる多機能の
ＩＣカードなどの携帯可能媒体に関する。

（従来の技術）最近、キーを有し、ＣＰＵ、データメモリ、内部バッテ
リなどを内蔵し、電卓、時刻などのカード単体で用いた
り、端末機に挿入することにより用いる多機能のＩＣカ
ードが開発されている。

このようなＩＣカードにおいて、端末截と接続するか否
かで、外部電源による電圧により駆動されるか、あるい
は内部バッテリによる電圧により駆動されるようになっ
ている。

このため、端末殿と接続されていない場合、つまり内部
バッテリによる電圧で駆動されるようになっている場合
、何も操作が行われていない際にも、ＣＰＵが動作して
おり、内部バッテリの寿命が短くなってしまうという問
題があった。

そこで、上記問題を解決する手段として、オン−オフを
指示するキーを設け、そのオン−オフにより、ＣＰＵを
停止したり、あるいは起動をかけたすするものが考えら
れる。

ところが、上記のようなものでは、ＣＰＵを停止したり
、あるいは起動をかけたりするものとして、専用のキー
が必要であるという欠点があった。

（発明が解決しようとする問題点）上記のように、制御素子を停止したり、あるいは起動を
かけたりするものとして、専用のキーが必要であるとい
う欠点を除去するもので、制御素子を停止したり、ある
いは起動をかけたりする〔発明の構成］（問題点を解決するための手段）この発明の携帯可能媒体は、複数のキーからなるキー入
力手段、制御素子、およびこの制御素子動作用の内蔵電
源を有するものにおいて、上記キー入力手段からのキー
入力が終了してから所定時間経過した際、上記制御素子
を停止状態とする手段、およびこの手段による制御素子
が停止状態の際に、上記キー入力手段のいずれか１つの
キーによる入力が行われた場合、上記制御手Ｖの起動を
かけるとともに、そのキー入力を受入れる手段から構成
されるものである。

（作用）忙。

この発明は、制御素子学停止状態の際に、複数のキーか
らなるキー入力手段のうちのいずれか１つのキーによる
入力が行われた場合、上記制御手段の起動をかけるとと
もに、そのキー入力を受入れるようにしたものである。

（実施例）以下、この発明の一実施例について、図面を参照して説
明する。

第２図において、１０は携帯可能媒体としてのＩＣカー
ドであり、種々の機能を有する多機能カードである。た
とえば、後述する端末機を用いて使用するオフラインｎ
能、ＩＣカード１０が単体で動作するオフライン機能、
および時計のみをカウントしている待ち状態を有してい
る。

上記オフラインｎ能としては、電卓として使用できる電
卓モード、利用者により用いられている時計による時刻
を表示する時刻表示モード、住所、氏名、電話番号等を
登録したり、読出したりする電子帳モード、あるいはＩ
Ｃカード１０をクレジットカードとして利用する買物モ
ードなどとなっている。

上記ＩＣカード１０の表面にはカードの規格にあった位
置に配置されたコンタクト部１１．２０キーからなるキ
ーボード部１２、このキーボード部１２の上面に配置さ
れ、液晶表示素子で形成される表示部１３、および磁気
発生部材１４が設けられている。

上記コンタクト部１１は、たとえば複数の端子１１ａ〜
１１ｈによって構成されている。上記端子１１ａは動作
用の電源電圧（＋５Ｖ、Ｖｃｃ）用、端子１１ｂは接地
用、端子１１Ｃはクロック信号用、端子１１ｄはリセッ
ト信号用、端子１１８〜１１ｈはデータ入出力用となっ
ている。

上記キーボード部１２は処理モードを指定するモードキ
ー＜Ｍｌ、Ｍ２、Ｍ３、Ｍ４）１２ａ。

テンキー１２ｂ、および４則演算キー（ファンクション
キー）１２Ｃによって構成されている。

上記モードキー１２ａは、オフライン時、つまりＩＣカ
ード１０のみで処理を行う時、電卓モード（Ｍｌ）、時
刻表示モード（Ｍ２＞、電子通帳モード（Ｍ３）、ある
いは買物モ７ド（〜１４）に対する動作を選択するよう
になっている。

上記表示部１３は、１桁が５×７のドツトマトリクスで
、１６桁表示となっている。

上記磁気発生部材１４は、図示しない読取側の磁気カー
ドリーダ（磁気ヘッド）のトラック［に合せて、ＩＣカ
ード１０の内部に埋設されている。

第３図はＩＣカード１０を扱う端栄機たとえばパーソナ
ルコンピュータ等に用いられるＩＣカード読取書込部１
６の外観を示すものである。すなわち、カード挿入口１
７から挿入されたＩＣカード１０におけるコンタクト部
１１と接続することにより、ＩＣカード１０におけるメ
モリのデータを読取ったり、あるいはメモリ内にデータ
を書込むものである。

上記ＩＣＣカード読取送込部６は、パーソナルコンピュ
ータの本体（図示しない）とケーブルによって接続され
るようになっている。

また、上記ＩＣカード１０の電気回路は、第４図に示す
ように構成されている。すなわち、上記コンタクト部１
１、通信制御回路２１、リセット制御回路２２、電源制
御回路２３、たとえば３ボルトの内部バッテリ（内蔵電
源）２５、この内部バッテリ２５の電圧値が規定以上で
あるか否かをチェックするバッテリチェック回路２４、
クロック制御回路２６．１ＭＨ２の発振周波数の信号を
出力する発振器２７、制御用のＣＰＬＪ　（セントラル
・プロセッシング・ユニット）２８、制御プログラムが
記録されているプログラムＲＯＭ２９、プログラムワー
キング用メモリ３０、暗証番号（たとえば４桁）、およ
びデータなどが記録され、ＰＲＯ〜１で構成されるデー
タメモリ３１、処理動作中の計時用に用いるタイマ３２
、カレンダ回路３３、常時、３２．７６８ＫＨ２の発振
周波数（低周波）の信号を出力している発振器３４、表
示部制御回路３５、上記表示部１３を駆動する表示部ド
ライバ３６、上記キーボード部１２のキー入力回路とし
てのキーボードインターフェース３８、および上記磁気
発生部材１４を制御する磁気発生部材制御回路４０によ
って構成されている。

上記キーボード部１２は、キ一応答ライン１２１、・・
・とキースキャンニングライン１２２、・・・とがマト
リクス状に配設されており、キ一応答ライン１２１、・
・・の一端はそれぞれ抵抗Ｒ１・・・を介して接地され
ており、キースキャンニングライン１２２、・・・の一
端はそれぞれ抵抗Ｒ１・・・を介してプルアップされて
いる。

上記キーボードインターフェース３８は、キーボード部
１２で入力されたキーに対応するキー入力信号に変換し
てデータバス２０を介してＣＰＵ２８に出力するもので
あり、第１図に示すように、キーボード部１２のキース
キャンニングライン　−１２２、・・・にキースキャン
ニング信号を出力するＩ１０ボート３８ａ、キーボード
部１２のキ一応答ライン１２１、・・・からの信号、つ
まりキ一応答信号が供給されるＩ１０ボート３８ｂから
構成され、それぞれデータバス２０に接続されている。

また、上記キーボード部１２のキ一応答ライン１２１、
・・・からの信号は、オア回路１３０を介してキー入力
割込み信＠（キー入力取込み信号）としてＣＰＵ２８の
割込み信号端ＩＮＴおよびクロック制御回路２６に供給
される。

上記ＣＰＵ２８は、上記キー入力割込み信号が供給され
た際、停止信号ＨＡＬＴの出力を停止するとともに、Ｍ
ＯＳトランジスタにより構成されるスイッチ２８ａをオ
ンすることにより、クロック制御回路２６から供給され
るクロックをＣＰＵ２８の内部全体に供給し、動作状態
となる。また、ＣＰＬ！２８は、１分間（所定的間）、
キーボード部１２からのキー入力がない場合、停止命令
信号により停止信号ＨＡＬＴをＨＡＬＴ信号端から出力
するとともに、その停止命令信号によりスイッチ２８ａ
をオフすることにより、クロック制御回路２６から供給
されるりＯツクをＣＰＵ２８の内部全体に供給しないよ
うにし、停止状態となる。

上記通信制御回路２１、ＣＰＵ２８、ＲＯＭ２９、プロ
グラムワーキング用メモリ３０、データメモリ３１、タ
イマ３２、カレンダ回路３３、表示部制御回路３５、キ
ーボードインターフェース３８、および上記磁気発生部
材１４を制御する磁気発生部材制御回路４０は、データ
バス２０によって接続されるようになっている。

上記通信制御回路２１は、受信時つまり上記端末機１６
からコンタクト部１１を介して供給されたシリアルの入
出力信号を、パラレルのデータに変換してデータバス２
０に出力し、送信時つまりデータバス２０から供給され
たパラレルのデータを、シリアルの入出力信号に変換し
てコンタクト部１１を介して端末８１１６に出力するよ
うになっている。この場合、その変換のフォーマラミ内
容は、上記端末１ａ１６と、ＩＣカード１０とで定めら
れている。

リセット制御回路２２は、オンラインになった際、リセ
ット信号を発生し、ＣＰＵ２８の起動を行うようになっ
ている。

上記電源制御回路２３は、オンラインとなった際、所定
時間経過後に、内部バッテリ２５による駆動から外部電
源駆動に切換え、オフラインとなった際、つまり外部電
圧が低下した際、外部電源による駆動から内部バッテリ
２５による駆動に切換えるものである。

上記クロック制御回路２６は、内部バッテリ２５でカー
ド動］Ｙを行うオフラインモードにおいて、スタンバイ
時、つまりキー入力待機時、後述する１　１’／Ｉ　Ｈ
Ｚの発振周波数（高周波）の信号を出力する発振回路６
７を停止し、この停止時、カレンダ回路３３からの時計
用クロックをクロックとして出力するものである。また
、上記クロック制御回路２６は、停止状態からの発振回
路６７の再起動時、安定発振が行われるまでの５００〜
６００ｍ５ｅｃの間、時計用クロックをＣＰＵ２８用の
クロックとして出力し、第１人カキ−の処理を行わせる
ようになっている。

さらに、上記クロック制御回路２６は、オンラインとな
った際、つまりリセット信号が供給された際、安定発振
が行われるまでの５００〜６００ｍ５ｅｃの間、時計用
クロックをＣＰ’Ｕ　２８用のクロックとして出力し、
その後１ＭＨ２のクロックを出力するようになっている
。

上記カレンダ回路３３は、カードの保持者が自由に設定
変更可能な表示用の時計と、たとえば世界の標準時間を
カードの発行時にセットし、その後、変更不可能な取引
用の時計とを有している。

上記表示部制御回路３５は、上記ＣＰｔＪ２８から供給
される表示データを内部のＲＯ’ＶＩで構成されるキャ
ラクタジェネレータ（図示しない）を用いて文字パター
ンに変換し、表示部ドライバ３６を用いて表示部１３で
表示するものである。

上記磁気発生部材制御回路４０は、買物モードが璋定さ
れている際に、データバス２０を介して供給されるデー
タおよび読取装置が手動式読取りか自動式読取りかに対
応した駆動レートに応じて、上記磁気発生部材１４を駆
動制御して磁気情報を出力することにより、従来の磁気
ストライブが存在しているのと同じ状態にしているもの
である。

上記電源制御回路２３について、第５図を用いて詳細に
説明する。すなわち、インバータ回路５１．５４．５５
、カウンタ５２、Ｄ形フリップフロップ回路（ＦＦ回路
）５３、ＭＯ８ＦＥＴｒ構成される半導体スイッチ５６
．５８、ダイオード５７、および内部バッテリ２５によ
って構成されている。

上記カウンタ５２の計数値は、外部電源のチャタリング
の影響を受けない値となっている。上記ダイオード５７
は、電源電圧ＶＯＬＪ　ｔの保護用であり、外部からの
電ＦＡ電圧Ｖｃｃの低下時、半導体スイッチ５６がオン
する前に、電＋Ｉｎ電圧Ｖｃｃがメモリの駆動電圧より
低下した場合でも、電源電圧■ｏ　ｕ　ｔが低下しない
ように、内部バッテリ２５で保護しているものである。

このような構成おいて、第６図に示すタイミングチャー
トを参照しつつ動作を説明する。すなわち、ＩＣカード
１ｏが上記端末灘１６とコンタクト部１１で接続されて
いない場合、半導体スイッチ５６がオンしているので、
内部バッテリ２５の′Ｆｉ源電圧電圧導体スイッチ５６
を介して電源制御回路２２の出力ＶＯＬＪ　ｔとして各
部に印加される。

また、ＩＣカード１０が上記端末線１６とコンタクト部
１１で゛接続された場合、外部からの電源電圧ＶＣＣが
半導体スイッチ５８のゲートに供給されるとともに、ク
ロック信号ＣＬＫがインバータ回路５１を介してカウン
タ５２のクロック端子ｃｋに供給される。これにより、
カウンタ５２は計数を開始し、このカウンタ５２の値が
所定値となった時、出力端Ｑｎの出力により、ＦＦ回路
５３をセットする。このＦＦ回路５３のセット出力Ｑに
より、半導体スイッチ５８のゲートにｉｔ　Ｏ“信号が
供給され、半導体スイッチ５６のゲートに１“信号が供
給され、半導体スイッチ５８がオンし、半導体スイッチ
５６がオフする。

したがって、外部からの電源電圧Ｖｃｃが半導体スイッ
チ５８を介して電源制御回路２２の出力Ｖｏｕｔとして
各部に印加される。

なお、オンライン状態からオフライン状態に戻る時、外
部からの電源電圧Ｖｃｃが低下したとき、リセット制御
回路２２からリセット信号が出力される。これにより、
そのリセット信号により、カウンタ５２、ＦＦ回路５３
がリセットされる。すると、半導体スイッチ５８のゲー
トに゛１パ信号が供給され、半導体スイッチ５６のゲー
トに“°Ｏ゛信号が供給され、半導体スイッチ５８がオ
フし、半導体スイッチ５６がオンする。したがって、内
部バッテリ２５の電源電圧が半導体スイッチ５６を介し
て電源制御回路２２の出力Ｖｏｕｔとして各部に印加さ
れる。

上記したように、オフライン状態からオンライン状態に
なる時、つまり内部バッテリ２５による電圧を出力する
状態から端末ぼ１６からの電圧を出力する状態に移る時
、端末機１６から供給されるクロックにより所定ＦＦｆ
間が経過した際に、上記切換えを行うようにしている。

これにより、端末機１６からの電圧が安定してから出力
できるようになっている。つまり、チャタリング、ノイ
ズが除去されて出力されるようになっている。

したがって、上記のような電源の切換え時に、チャタリ
ング、ノイズを除去した電源をＩＣカード１０内に受入
れることができる。また、いたずらによりｘｉが切替わ
ることを防止できる。これにより、内部回路の誤動作を
防止でき、信頼性の向上が図れる。

上記クロック制御回路２６について、第７図を用いて詳
細に説明する。すなわち、上記ＣＰＵ２８からの停止信
号ＨＡＬＴはＦＦ回路６２のクロック入力端ｃｋに供給
される。このＦＦ回路６２のセット出力は、ＦＦ回路６
３のデータ入力端りに供給され、このＦＦ回路６３のク
ロック入力端Ｃｋには上記ＣＰＵ２８からのマシンサイ
クル信号Ｍ１が供給される。上記ＦＦ回路６２．６３は
停止モードタイミング用となっている。上記ＦＦ回路６
３のセット出力は、ＦＦ回路６４のデータ入力端りに供
給され、このＦＦ回路６４のクロック入力端ｃｋには上
記カレンダ回路３３からの３２．７６３ＫＨ２の時計用
のクロックが供給される。上記ＦＦ回路６４のリセット
出力は、ＦＦ回路６５のデータ入力端りに供給され、こ
のＦＦ回路６５のクロック入力端ｃｋには上記カレンダ
回路３３からの３２．７６３ＫＨ２の時計用のクロック
が供給される。上記ＦＦ回路６５はクロック発振停止用
となっている。上記ＦＦ回路６５のセット出力は、ナン
ド回路６６の一端に供給され、このナンド回路６６の出
力端と他端との間には発振回路６７が接続されている。

また、上記キーボード部１２つまりオア回路１３０から
のキー入力割込み信号、および上記リセット制御回路２
２からのリセット信号は、オア回路６１を介して上記Ｆ
Ｆ回路６２．６３．６４のリセット入力端Ｒに供給され
るとともに、上記ＦＦ回路６５のセット入力端Ｓに供給
される。

上記発振回路６７は、上記ＩＭＨ２の発振周波数を有す
る発振器２７、抵抗６８、コンデンサ７０．７１によっ
て構成されている。

上記ナンド回路６６の出力は、インバータ回路７２を介
してＦＦ回路７４のクロック入力端ｃｋに供給され、ま
たインバータ回路７２．７３を介してナンド回路７５の
一端に供給される。

また、上記リセット制御回路２２からのリセット信号は
ＦＦ回路７６のセット入力端Ｓに供給され、このＦＦ回
路７６のり０ツク入力端ｃｋには後述するオア回路８４
の出力が供給されている。

また、上記ＦＦ回路７６のデータ入力９ｄＤ、リセット
入力端Ｒには、上記ＣＰＬＪ２８からのクロック選択信
号が供給されている。上記ＦＦ回路７６のセット出力は
ＦＦ回路７７のデータ入力端りに供給され、このＦＦ回
路７７のクロック入力端ｃｋには上記カレンダ回路３３
からの３２．７６３ＫＨ２の時計用のクロックが供給される。

上記ＦＦ回路７７のセット出力はナンド回路７９の一端
に供給され、このナンド回路７９の他端には上記カレン
ダ回路３３からの３２゜７６３ＫＨ２の時計用のクロックがインバータ回
路７８を介して供給される。上記ナンド回路７９の出力
はナンド回路８０の一端に供給される。

また、上記ＦＦ回路７７のリセット出力は上記ＦＦ回路
７４のデータ入力３ａ　Ｄに供給され、このＦＦ回路７
４のセット出力はナンド回路７５の他端に供給される。

上記ＦＦ回路７４はクロック切換用となっている。

上記ナンド回路７５．７９の出力がナンド回路８０に供
給され、このナンド回路８０の出力はＦＦ回路８１．８
３のクロック入力端ｃｋに供給され、上記ＦＦ回路８１
のデータ入力端には上記ＦＦ回路６３のセット出力がイ
ンバータ回路８２を介して供給される。

上記ＦＦ回路８１のセット出力、および上記ＦＦ回路８
３のリセット出力はオア回路８４を介して上記ＦＦ回路
７６のクロック入力端ｃｋに出力する。

また、上記ＦＦ回路８３のセット出力はナンド回路８６
の一端に供給され、このナンド回路８６の他端には上記
アンド回路８０の出力がインバータ回路８５を介して供
給される。上記ナンド回路８６の出力は、クロック信号
として上記ＣＰＵ２８へ出力されるようになっている。

このような構成において動作を説明する。まず、クロッ
ク制御回路２６の停止状態について説明する。すなわち
、上記ＣＰＵ２８からクロック選択信号として１゛が供
給されている。これにより、ＦＦ回路７６．７７がセッ
トしている。これにより、時計用クロック（３２，７６
８ＫＨ２）はインバータ回路７８、ナンド回路７９．８
０を介して、ＦＦ回路８１．８２、およびインバータ回
路８５に導かれている。

次に、りＯツク制御回路２６における停止状態からの再
起動について説明する。すなわち、キーボード部１２の
２０キーのうちのいずれかのキーが押下げられることに
より供給されるキー入力割込み信号により、ＦＦ回路６
２．６３．６４がリセットし、ＦＦ回路６５がセットす
る。このＦＦ回路６５のセット出力により発振回路６７
をイネーブル状態とする。これにより、発振回路６７は
発振を再開する。

また、上記ＦＦ回路６３のリセットにより、ＦＦ回路８
１のデータ入力端りには“１゛が供給されている。これ
により、上記ナンド回路８０の出力により、ＦＦ回路８
１．８３がセットし、ナンド回路８６のゲートを開く。

したがって、インバータ回路８５からの時計用クロック
がナンド回路８６を介してＣＰＵ２８に出力されている
。

このとき、発振回路６７が安定発振するまで、通常５０
０〜６００ｍ５ｅｃ必要となっている。

これにより、ＣＰＵ２８は、キー入力割込み信号が供給
されてから、５００〜６００ｍ５ｅＣ後に、クロック選
択信号として０“をＦＦ回路７６のデータ入力端りに供
給する。これにより、ＦＦ回路７６．７７がリセットし
、ＦＦ回路７°７のリセット出力つまり゛１°゛信号が
ＦＦ回路７４のデータ入力端りに供給される。

またこのとき、発振回路６７によるクロック（１Ｍ　Ｈ
Ｚ　）がインバータ回路７２を介してＦＦ回路７４のク
ロック入力端に供給されている。

したがって、ＦＦ回路７４がセットし、このセット出力
によりナンド回路７５のゲートが開く。

この結果、発振回路６７によるクロック（１ＭＨＺ　）
　ハ、インバータ回路７２．７３、ナンド回路７５．８
０、インバータ回路８５、およびナンド回路８６を順次
介してＣＰｔＪ２８に出力されている。

これにより、クロック選択信号を０゛とすることにより
、ＦＦ回路７４で同期がとられ、時計用りＯツクから高
速処理用クロックに切替わるようになっている。

次に、処理を終了し、クロック制御回路２６を停止状態
（スタンバイ状態）とする場合について説明する。すな
わち、クロック選択信号を１゛とすることにより、ＦＦ
回路７６．７７がセットし、ＦＦ回路７７のセット出力
っまり“１゛信号がナンド回路７９に供給され、ナンド
回路７９のゲートが開いている。したがって、時計用ク
ロックは、インバータ回路７８、ナンド回路７９．８０
、インバータ回路８５、およびナンド回路８６を順次介
してＣＰｔＪ２８に出力される。

この結果、再び時計用り０ツクがＣＰＵ２８に出力され
る。

ついで、ＣＰＵ２８がら停止信号ＨＡＬＴがＦＦ回路６
２のデータ入力ｍＤに供給される。すると、ＦＦ回路６
２がセットし、このセット出力がＦＦ回路６３のデータ
入力端りに供給される。

そして、ＣＰＵ２８からのマシンサイクル信号〜１１に
より、ＦＦ回路６３がセットし、ＦＦ回路８１のデータ
入力端りに“Ｏ゛信号供給される。

これにより、ＦＦ回路６３のセット出力をＦＦ回路８１
，８３で２パルス分送らせた後、ナンド回路８６のゲー
トを閉じることにより、ＣＰＵ２８へのクロックの出力
を停止する。

また、上記ＦＦ回路６３のセット出力はＦＦ回路６４．
６５で２パルス分送らせた後、ナンド回路６６のゲート
を閉じることにより、発振回路６７による発振を停止し
ている。

これにより、上記ＣＰＵ２８へのクロックの出力を停止
した後、発議回路６７を停止している。

このように、上記クロック制御回路２６は、発議器２７
による水晶の発議の立上がりをカバーするために、時計
用クロックと１　Ｍ　ＨＺ用クロックとを効果的に切換
えるようにしている。

上記カレンダ回路３３について、第８図を用いて詳細に
説明する。すなわち、３２．７６８ＫＨ２の発振器３４
の発振出力を分周することにより、１秒ごとの信号を出
力端ａ、ｂから出力する分周回路９１、この分周回路９
１の出力端ａからの信号を計数することにより、１０秒
ごとに信号を出力するカウンタ９２、このカウンタ９２
ｈ−らの信号を計数することにより、６０秒つまり１分
ごとに信号を出力するカウンタ９３、このカウンタ９３
からの信号を計数することにより、１０分ごとに信号を
出力するカウンタ９４、このカウンタ９４からの信号と
計数することにより、６０分つまり１時間ごとに信号を
出力するカウンタ９５、このカウンタ９５からの信号を
計数することにより、２４時間つまり１日ごとに信号を
出力するカウンタ９６、上記分周回路９１の出力端すか
らの信号を計数することにより、１０秒ごとに信号を出
力するカウンタ９７、このカウンタ９７からの信号を計
数することにより、６０秒つまり１分ごとに信号を出力
するカウンタ９８、このカウンタ９８からの信号を計数
することにより、１０分ごとに信号を出力するカウンタ
９９、このカウンタ９９からの信号を計数することによ
り、６０分つまり１時間ごとに信号を出力するカウンタ
１００、このカウンタ１００からの信号を計数すること
により、２４時間つまり１日ごとに信号を出力するカウ
ンタ１０１から構成されている。

ここに、上記カウンタ９２〜９６により秒、分、時を計
数する取引用の時計が構成され、上記カウンタ９７〜１
０１により秒、分、時を計数する表示用の時計が構成さ
れている。年月日および曜日は、２４時間ごとのカウン
タ９Ｇ、１０１からの信号により、上記ＣＰＵ２８へ割
込み要求を出力する。これにより、ＣＰＵ２８はデータ
メモリ３１を用いて対応するエリアの年月日および曜日
を更新する。また、２つの時計は、第９図に示すように
、基準となる１秒のクロックの位相をずらしているため
、同時に割込みが発生しないようになっている。

上記磁気発生部材制御回路４０について、第１０図を用
いて詳細に説明する。すなわち、上記ＣＰｔＪ２８から
データバス２０を介して供給されるコマンドデータはコ
マンド用のＦＦ回路１１０に供給される。このＦＦ回路
１１０は４つのＦＦ回路からなり、データバス２０から
供給されるコマンドデータに応じて、出力端１１０ａか
ら第１トラツク、に対する駆動レートに対応したクロッ
ク選択信号、出力端１１０ｂからスタート信号、あるい
は出力端１１０Ｃから第２トラツクに対する駆動レート
に対応したクロック選択信号、出力端１１０ｄからスタ
ート信号を出力するものである。

上記ＦＦ回路１１０のクロック入力端Ｃｐには、上記Ｃ
ＰＵ２８からのコマンドライトスタート信号が供給され
ている。上記駆動レートに対応したクロック選択信号は
、端末改の種類が手動式読取りか自動式読取りかを示す
ものである。

上記ＦＦ回路１１０の出力９１１０ａから出力されるク
ロック選択信号は、選択回路１１１の入力ｓＨＳに供給
される。この選択回路１１１の入力端Ａには図示しない
発振器から周波数が８Ｋｌ−１２の信号が供給され、入
力端Ｂには図示しない発振器から周波数が４ＫＨ２の信
号が供給されている。

上記選択回路１１１は、上記ＦＦ回路１１０からのクロ
ック選択信号に応じて、端末機の種類が手動式読取りの
場合、入力端Ａの信号を選択し、出力２７４　Ｙから出
力し、端末機の種類が自動式読取りの場合、入力端８の
信号を選択し、出力端Ｙから出力するようになっている
。

上記ＦＦ回路１１０の出力端１１０ｂから出力されるス
タート信号、および上記選択回路１１１の出力は、タイ
ミング回路１１２に供給される。

このタイミング回路１１２は、７進り０ツクを発生し、
パラレル７／シリアル変換回路１１５のクロック入力端
ｃｐに供給ｄ、ｆｉ初のクロックをロード信号としてパ
ラレル／シリアル変換回路１１５のロード入力端りに供
給する。また、上記タイミング回路１１２は、データ゛
Ｏ゛用クロック、データ“°１“用クロックを選択回路
１１６に供給している。

また、上記ＣＰｔＪ２８からデータバス２０を介して供
給される磁気データはデータラッチ回路１１３に供給さ
れ、このデータランチ回路１１３には、ＣＰＵ２８から
データライトスタート信号が供給されている。上記デー
タラッチ回路１１３は、ＣＰＵ２８からデータライトス
タート信号が供給された際、上記データバス２０から供
給される７ビツトずつの磁気データをラッチするもので
ある。

上記データラッチ回路１１３にラッチされたデータは７
ビツト用のパラレル／シリアル変換回路１１５のデータ
入力端ＩＮに供給される。上記パラレル／シリアル変換
回路１１５は、供給されるロード信号により、上記デー
タラッチ回路１１３からのデータをロードし、このＯ−
ドされＩ＝データを順にシフトし、１ピツトずつの信号
（“１“信号あるいは“Ｏ°°信号）に変換して出力す
るようになっている。

上記パラレル／シリアル変換回路１１５の出力は、選択
回路１１６の入力端Ｓに供給される。この選択回路１１
６は、入力端Ｓに“１″信号が供給された場合、上記タ
イミング回路１１２から供給されるデーダ″１゛用りＯ
ツクを選択して出力し、入力端Ｓに゛０゛°信号が供給
された場合、上記タイミング回路１１２から供給される
データパｏ“用クロックを選択して出力するようになっ
ている。上記選択回路１１６の出力はＪ−ＫＦＦ回路１
１７に供給され、このＪ−ＫＦＦ回路１１７のセット出
力、リセット出力はドライバ１１８に供給されるように
なっている。

このドライバ１１８は、上記ＦＦ回路１１７からの゛信
号に応じて磁気発生部材４１ａを駆動することにより、
磁界を発生しているものである。たとえば、上記ＦＦ回
路１１７がセットされている場合、矢印Ｃに示すような
磁界を発生し、リセットされている場合、矢印ｄに示す
ような磁界を発生するようになっている。

なお、上記磁気発生部材制御回路４ｏにおける、要部の
タイミングチャートは第１１図に示すようになっている
。

上記選択回路１１６において、第１２図に示すように、
データ“１″とＯ”に対して、クロックのサイクルが、
１：２の比率となっている。このクロックでＪ−ＫＦＦ
回路１１７を反転モードで動かすことにより、磁気デー
タとして必要なフォーマットの“１゛、°“ｏ゛°°信
号られ、磁気発生部材４１ａを駆動するようになってい
る。

また、上記ＣＰＵ２８からのデータライトスタート信号
はインバートされて空検知用のＦＦ回路１１４のセット
入力端に供給され、このＦＦ回路１１４のリセット入力
端には、上記タイミング回路１１２からの最初のクロッ
クがインバートされて供給されている。これにより、上
記データラッチ回路１１３のデータが１１５にロードさ
れた場合、ＦＦ回路１１４がセットし、このＦＦ回路１
１４のセット出力つまりバッファエンプティ信号が上記
ＣＰＵ２８に供給される。

これにより、上記ＣＰＵ２８は、次のデータセット可能
状態であると判断し、次のデータをデータラッチ回路１
１３に出力する。このように、ＣＰＵ２８は空検知用Ｆ
Ｆ回、路１１４の出力をセンスしながら、データを順に
セットし、すべてのデータを出力した後、コマンドライ
トスタート信号、データライトスタート信号をオフにす
るようになっている。これにより、タイミング回路１１
２による信号の発生が停止し、動作終了となる。

なお、上記各回路１１１〜１１８は、第１トラツク用の
回路であり、第２トラツク用のの回路も上記同様に選択
回路１１９、タイミング回路１２０、データラッチ回路
１２１、空検知用ＦＦ回路１２２、パラレル／シリアル
変換回路１２３、選択回路１２４、Ｊ−ＫＦＦ回路１２
５、およびドライバ１２６によって構成されている。但
し、タイミング回路１２０が５進で動作する箇所が異な
っている。

上記したように、磁気発生部材制御回路４０は、上記Ｃ
ＰＵ２８から供給される所定のクレジットカードの磁気
データに応じて磁界を発生することにより、読取装置側
の磁気ヘッド（図示しない）には、従来の磁気ストライ
ブを読取った場合と同じ信号が供給されるようになって
いる。

次に、このような構成において動作を説明する。

まず、カード単体で用いるオフライン機能について説明
する。すなわち、モードキー１２８つまりＭ１キーによ
り、電卓モードを指定した場合、テンキー１２ｂと四則
ＩＩ主キー２Ｃとによる電卓として使用することができ
る。

また、モードキー１２８つまりＭ２キーにより、時刻表
示モードを指定した場合、ＣＰＵ２８は上記カレンダ回
路３３内のカウンタ９７、〜１０１から表示用時計に対
する秒、分、時を読出し、またデータメモリ３１から表
示用時計に対する年月日および曜日を読出し、指定され
たフォーマットに変換し、表示部制御回路３５に出力す
る。これにより、表示部制御回路３５は、内部のキャラ
クタジェネレータ（図示しない）を用いて文字パターン
に変換し、表示部ドライバ３６を用いて表示部１３で表
示する。

また、モードキー１２ａつまりＭ３キーにより、電子幅
モードを指定した場合、ＣＰＬＪ２８はデータメモリ３
１に記憶されている住所、氏名、電話番号等を読出し、
上記表示部１３で表示する。また、上記住所、氏名等を
電子幅に登録する場合、たとえばテンキー１２ｂを用い
て行っている。すなわち、ｒＡＪは「１．１」、ｒＢＪ
は「１．２」、「Ｃ」はＭ、３Ｊ、ｒＤＪは「２．１」
、・・・を投入することにより、指定できるようになっ
ている。

また、モードキー１２８つまりＭ４キーにより、買物モ
ードを指定した場合、続けて契約クレジットカードの種
類、および出力端末の種類つまり読取りが手動式か自動
式かを選択する。すると、ＣＰＬＩ２８は、データメモ
リ３１より上記選択されたクレジットに対応するデータ
（７２キヤラクタ）を読出し、磁気発生部材制御回路４
０に出力する。また、ＣＰＵ２８は、上記手動式か自動
式かの選択に対応した駆動レートを磁気発生部材制御回
路４０に出力する。さらに、ＣＰＵ２８はコマンドデー
タ、コマンドライｉ・スタート信号、データライトスタ
ート信号を磁気発生部材制御回路４０に出力する。

これにより、磁気発生部材制御回路４０は、上記クレジ
ットの磁気データに応じた磁界を磁気発生部材４１ａか
ら発生することにより、読取装置側の磁気ヘッド（図示
しない）に、従来の磁気ストライブを読取った場合と同
じ信号が供給される。

この結果、買物モードでは、従来のクレジットカードと
して使用できるようになっている。

次に、ＩＣカード１０を端末様１６に挿入することによ
り用いるオフライン機能について説明する。すなわち、
ＩＣカード１０を端末曙１６の挿入口１７に挿入する。

すると、ＩＣカード１０が受入れられ、端末ｔＩｉ１６
内部の接続部とＩＣカード１０のコンタクト部１１が接
続される。これにより、コンタクト部１１を介して外部
からの電源電圧が供給されると、１！源副制御路２３は
上述したように、内部バッテリ２５による駆動から外部
からの電源電圧の駆動に切換える。また、リセット制御
回路２２はリセット信号を発生し、ＣＰｔＪ２８を起動
する。この起動の後、ＣＰＵ２８はオンラインで動作し
ていることを確認した場合、プログラムＲＯＭ２９の内
容にしたがってオンライン処理を行う。このオンライン
処理としては、端末機１６とＩＣカード１０との間でデ
ータ更新を行なうことにより、データの交換を行ったり
、ＩＣカード１０内に新しいデータを書込むようになっ
ている。

上記オフラインの動作を行った際に、１分間、キー入力
が行われなかった場合、ＣＰＵ２８は停止状態を判断し
、停止命令信号により、スイッチ２８ａをオフするとと
もに、停止信号ＨＡＬＴをクロック制御回路２６に出力
する。すると、上記スイッチ２８ａのオフにより、ＣＰ
Ｕ２８内の各部クロックが供給されなくなり、停止状態
となる。

また、クロック制御回路２６は上述したように停止状態
となる。

このような状態において、キーボード部１２のいずれか
のキーが入力された場合、そのキー入力により、キー入
力割込み信号がＣＰＵ２８およびクロック制御回路２６
に供給される。すると、クロック制御回路２８はカレン
ダ回路３４から供給されている低周波数の時計用クロッ
クをＣＰＵ２８内３内する。また、ＣＰＵ２８はキー入
力割込み信号により動作開始状態を判断し、停止命令信
号の出力を停止する。

これにより、ＣＰＵ２８はスイッチ２８ａをオンする。

すると、ＣＰＵ２８内りＯツク制御回路２６から供給さ
れる時計用クロックをＣＰＵ２８内の各部に供給する。

このＣＰＵ２８の駆動により最初に入力されたキー入力
信号がＩ１０ポート３８ｂおよびバス２０を介してＣＰ
Ｕ２８に供給されることにより、受入れられる。

この場合、キー入力されている時間は３０ｍ５ｅｃ以上
であり、ＣＰＵ２８が停止状態から動作状態になるまで
の時間は１ｍ５ｅＣ以下であるため、１回目のキー入力
でＣＰＵ２８の動作を開始するとともに、そのキーの入
力をも受付けることができる。上記ＣＰＵ２８が停止状
態から動作状態になるまでの時間が１ｍ５ｅｃ以下であ
るのは、時計用クロックが安定した状態で発生しており
、このクロックを利用しているからであり、クロックの
発振開始による安定となるまでの待ち時間が不要なため
である。

なお、前記実施例では、ＣＰＵ内にクロックを各部に供
給するか否かを切換えるスイッチを設けたが、このスイ
ッチは必ずしも必要ではない。

また、携帯可能媒体としてＩＣカードを用いたが、口れ
に限らず、データメモリと制御素子とを有し、選択的に
外部から入出力を行うものであれば良く、形状もカード
状でなく、棒状など他の形状であっても良い。

［発明の効果］以上詳述したようにこの発明によれば、制御素子を停止
したり、あるいは起動をかけたりするものとして専用の
キーが不要で、構成の筒中化が図れる携帯可能媒体を提
供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図はキー
ボード部とＣＰＵとの関係を説明するための口、第２図
はＩＣカードの構成を示す平面図、第３図はｔＣカード
を取扱う端末機を示す図、第４図はＩＣカード１の電気
回路の概略構成を示す図、第５図は電源制御回路の構成
例を示す図、第６図は第５図における要部の動作を説明
するためのタイミングチャート、第７図はクロック制御
回路の構成を示す図、第８図はカレンダ回路の概略構成
ブロック図、第９図は分周回路からの信号の出力タイミ
ングを示す図、第１０図は磁気発生部材制御回路の構成
例を示す図、第１１図および第１２図は第１０図におけ
る要部の動作を説明するためのタイミングチャートであ
る。１ｏ・・・ＩＣカード（携帯可能媒体）、１１・・・コ
ンタクト部、１２・・・キーボード部、１２ａ・・・モ
ードキー、１２ｂ・・・テンキー、１２ｃ・・・四則演
算キー、１２１、〜・・・応答信号ライン、１２２．〜
・・・スキャンニング信号、１３・・・表示部、１４・
・・磁気発生部材、１６・・・端末機、２１・・・通信
制御回路、２３・・・電源制御回路、２５・・・内部バ
ッテリ（内蔵ｍ源）、２６・・・クロック制御回路、２
７・・・発成器、２８・・・ｃｐｕ　＜制御素子）、３
１・・・データメモリ、３３・・・カレンダ回路、３４
・・・発振器、３８・・・キーボードインターフェース
、３８ａ、３８ｂ・　Ｉ１０ボート、４０・・・磁気発
生部材制御回路、５２・・・カウンタ、５６．５８・・
・半導体スイッチ、６７・・・発振回路、１３０・・・
オア回路。出願人代理人　弁理士　鈴　江　武　彦第２図第３図

Claims

【特許請求の範囲】　複数のキーからなるキー入力手段、制御素子、および
この制御素子動作用の内蔵電源を有する携帯可能媒体に
おいて、上記キー入力手段からのキー入力が終了してから所定時
間経過した際、上記制御素子を停止状態とする手段と、この手段による制御素子が停止状態の際に、上記キー入
力手段のいずれか１つのキーによる入力が行われた場合
、上記制御手段の起動をかけるとともに、そのキー入力
を受入れる手段と、を具備したことを特徴とする携帯可能媒体。