JPH0746294B2 - 携帯可能電子装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、たとえばCPU、データメモリ、内部バッテ
リなどを内蔵し、電卓、時刻などのカード単体で用いた
り、端末機に挿入することにより用いる多機能のICカー
ドなどの携帯可能電子装置に関する。

（従来の技術） 従来、データを書込むメモリカードとしてICカードが開
発され、実用化されている。このICカードにおいて、セ
ントラル・プロセッシング・ユニット（CPU）の駆動ク
ロックは、１種類の発振器で駆動している。これらのカ
ードは、CPUのクロックを常時発振しているものもある
が、内部バッテリの消費電流を考えて、発振回路を停止
しているのがほとんどである。

また、一端停止した発振回路を再起動する場合、カード
のキーボード上に特別の電源オンスイッチ、または相当
のキーを設け、一旦オンするとタイムオーバあるいはオ
フキーを押すまで、発振回路は動作中である。

ところが、上記のようなものでは、キーの数が増加する
という欠点があった。また、消費電流も完全に軽減した
ものとはなっていない。

（発明が解決しようとする問題点） 上記のように、内蔵する電池により各手段へ動作電力を
供給するものにおいて、完全に省消費動作ではなく、高
周波用の発振回路の立上がり速度をカバーするために、
特別なキーが必要であるという欠点を除去するもので、
特別なキーを設けずに、キー入力待機時に、高周波用の
発振回路を停止して、省消費で動作させることができる
携帯可能電子装置を提供することにある。

［発明の構成］ （問題点を解決するための手段） この発明の携帯可能電子装置は、内蔵する電池により各
手段へ動作電力を供給するものにおいて、低周波の第１
のクロックを常時発生する第１のクロック発生手段、起
動信号により起動され上記第１のクロックよりも高周波
の第２のクロックを発生する第２のクロック発生手段、
情報を入力するための複数のキーからなるキーボード、
このキーボードによるキー入力操作が行われた時に起動
され上記第１のクロック発生手段により発生された低周
波の第１のクロックにより動作し上記第２のクロック発
生手段を起動するための起動信号を出力するとともに上
記第２のクロック発生手段による高周波の第２のクロッ
クの発生が安定する所定時間後にクロック切替え信号を
出力する制御手段、およびこの制御手段により起動信号
が出力された際に上記第２のクロック発生手段を起動す
るとともに、上記制御手段によりクロック切替え信号が
出力された際に上記制御手段に供給するクロックを第１
のクロックから第２のクロックに切替えるクロック制御
手段から構成されるものである。

（作用） この発明は、内蔵する電池により各手段へ動作電力を供
給するものにおいて、低周波の第１のクロックを常時発
生する第１のクロック発生手段と、起動信号により起動
され上記第１のクロックよりも高周波の第２のクロック
を発生する第２のクロック発生手段とを有し、情報を入
力するための複数のキーからなるキーボードによるキー
入力操作が行われた時に起動される制御手段が、上記第
１のクロック発生手段により発生された低周波の第１の
クロックにより動作し上記第２のクロック発生手段を起
動するための起動信号を出力するとともに、上記第２の
クロック発生手段による高周波の第２のクロックの発生
が安定する所定時間後にクロック切替え信号を出力し、
上記制御手段により起動信号が出力された際に上記第２
のクロック発生手段を起動するとともに、上記制御手段
によりクロック切替え信号が出力された際に上記制御手
段に供給するクロックを第１のクロックから第２のクロ
ックに切替えるようにしたものである。

（実施例） 以下、この発明の一実施例について、図面を参照して説
明する。

第２図において、10は携帯可能電子装置としてのICカー
ドであり、種々の機能を有する多機能カードである。た
とえば、後述する端末機を用いて使用するオンライン機
能、ICカード10が単体で動作するオフライン機能、およ
び時計のみをカウントしている待ち状態を有している。

上記オフライン機能としては、電卓として使用できる電
卓モード、利用者により用いられている時計による時刻
を表示する時刻表示モード、住所、氏名、電話番号等を
登録したり、読出したりする電子帳モード、あるいはIC
カード10をクレジットカードとして利用する買物モード
などとなっている。

上記ICカード10の表面にはカードの規格にあった位置に
配置されたコンタクト部11、20キーからなるキーボード
部12、このキーボード部12の上面に配置され、液晶表示
素子で形成される表示部13、および磁気発生部材14が設
けられている。

上記コンタクト部11は、たとえば複数の端子11a〜11hに
よって構成されている。上記端子11aは動作用の電源電
圧（＋5V,Vcc）用、端子11bは接地用、端子11cはクロッ
ク信号用、端子11dはリセット信号用、端子11e〜11hは
データ入出力用となっている。

上記キーボード部12は処理モードを指定するモードキー
（M1、M2、M3、M4）12a、テンキー12b、および４則演算
キー（ファンクションキー）12cによって構成されてい
る。

上記モードキー12aは、オフライン時、つまりICカード1
0のみで処理を行う時、電卓モード（M1）、時刻表示モ
ード（M2）、電子通帳モード（M3）、あるいは買物モー
ド（M4）に対する動作を選択するようになっている。

上記表示部13は、１桁が５×７のドットマトリクスで、
16桁表示となっている。

上記磁気発生部材14は、図示しない読取側の磁気カード
リーダ（磁気ヘッド）のトラック位置に合せて、ICカー
ド10の内部に埋設されている。

第３図はICカード10を扱う端末機たとえばパーソナルコ
ンピュータ等に用いられるICカード読取書込部16の外観
を示すものである。すなわち、カード挿入口17から挿入
されたICカード10におけるコンタクト部11と接続するこ
とにより、ICカード10におけるメモリのデータを読取っ
たり、あるいはメモリ内にデータを書込むものである。

上記ICカード読取書込部16は、パーソナルコンピュータ
の本体（図示しない）とケーブルによって接続されるよ
うになっている。

また、上記ICカード10の電気回路は、第４図に示すよう
に構成されている。すなわち、上記コンタクト部11、通
信制御回路21、リセット制御回路22、電源制御回路23、
たとえば３ボルトの内部バッテリ（電源）25、この内部
バッテリ25の電圧値が規定以上であるか否かをチェック
するバッテリチェック回路24、クロック制御回路26、1M
HZの発振周波数の信号を出力する発振器27、制御用のCP
U（セントラル・プロセッシング・ユニット）28、制御
プログラムが記録されているプログラムROM29、プログ
ラムワーキング用メモリ30、暗証番号（たとえば４
桁）、およびデータなどが記録され、PROMで構成される
データメモリ31、処理動作中の計時用に用いるタイマ3
2、カレンダ回路33、常時、32.768KHZの発振周波数（低
周波）の信号を出力している発振器（第１のクロック発
生回路）34、表示部制御回路35、上記表示部13を駆動す
る表示部ドライバ36、上記キーボード部12のキー入力回
路としてのキーボードインターフェイス38、および上記
磁気発生部材14を制御する磁気発生部材制御回路40によ
って構成されている。

上記通信制御回路21、CPU28、ROM29、プログラムワーキ
ング用メモリ30、データメモリ31、タイマ32、カレンダ
回路33、表示部制御回路35、キーボードインターフェイ
ス38、および上記磁気発生部材14を制御する磁気発生部
材制御回路40は、データバス20によって接続されるよう
になっている。

上記通信制御回路21は、受信時つまり上記端末機16から
コンタクト部11を介して供給されたシリアルの入出力信
号を、パラレルのデータに変換してデータバス20に出力
し、送信時つまりデータバス20から供給されたパラレル
のデータを、シリアルの入出力信号に変換してコンタク
ト部11を介して端末機16に出力するようになっている。
この場合、その変換のフォーマット内容は、上記端末機
16と、ICカード10とで定められている。

リセット制御回路22は、オンラインになった際、リセッ
ト信号を発生し、CPU28の起動を行うようになってい
る。

上記電源制御回路23は、オンラインとなった際、所定時
間経過後に、内部バッテリ25による駆動から外部電源駆
動に切換え、オフラインとなった際、つまり外部電圧が
低下した際、外部電源による駆動から内部バッテリ25に
よる駆動に切換えるものである。

上記クロック制御回路26は、内部バッテリ25でカード動
作を行うオフラインモードおいて、スタンバイ時、つま
りキー入力待機時、後述する1MHZの発振周波数（高周
波）の信号を出力する発振回路（第２のクロック発生回
路）67を停止し、またCPU28へのクロックの供給も停止
し、完全なる停止状態で待機するものである。また、上
記クロック制御回路26は、停止状態からの発振回路67の
再起動時、安定発振が行われるまでの500〜600msecの
間、時計用クロックをCPU28用のクロックとして出力
し、第１入力キーの処理を行わせるようになっている。

さらに、上記クロック制御回路26は、オンラインとなっ
た際、つまりリセット信号が供給された際、安定発振が
行われるまでの500〜600msecの間、時計用クロックをCP
U28用のクロックとして出力し、その後1MHZのクロック
を出力するようになっている。

上記カレンダ回路33は、カードの保持者が自由に設定変
更可能な表示用の時計と、たとえば世界の標準時間をカ
ードの発行時にセットし、その後、変更不可能な取引用
の時計とを有している。

上記表示部制御回路35は、上記CPU28から供給される表
示データを内部のROMで構成されるキャラクタジェネレ
ータ（図示しない）を用いて文字パターンに変換し、表
示部ドライバ36を用いて表示部13で表示するものであ
る。

上記キーボードインターフェイス38は、キーボード部12
で入力されたキーに対応するキー入力信号に変換してCP
U28に出力するものである。

上記磁気発生部材制御回路40は、買物モードが指定され
ている際に、データバス20を介して供給されるデータお
よび読取装置が手動式読取りか自動式読取りかに対応し
た駆動レートに応じて、上記磁気発生部材14を駆動制御
して磁気情報を出力することにより、従来の磁気ストラ
イプが存在しているのと同じ状態にしているものであ
る。

上記電源制御回路23について、第５図を用いて詳細に説
明する。すなわち、インバータ回路51、54、55、カウン
タ52、Ｄ形フリップフロップ回路（FF回路）53、MOSFET
で構成される半導体スイッチ56、58、ダイオード57、お
よび内部バッテリ25によって構成されている。

上記カウンタ52の計数値は、外部電源のチャタリングの
影響を受けない値となっている。上記ダイオード57は、
電源電圧Voutの保護用であり、外部からの電源電圧Vcc
の低下時、半導体スイッチ56がオンする前に、電源電圧
Vccがメモリの駆動電圧より低下した場合でも、電源電
圧Voutが低下しないように、内部バッテリ25で保護して
いるものである。

このような構成において、第５図に示すタイミングチャ
ートを参照しつつ動作を説明する。すなわち、ICカード
10が上記端末機16とコンタクト部11で接続されていない
場合、半導体スイッチ56がオンしているので、内部バッ
テリ25の電源電圧が半導体スイッチ56を介して電源制御
回路22の出力Voutとして各部に印加される。

また、ICカード10が上記端末機16とコンタクト部11で接
続された場合、外部からの電源電圧Vccが半導体スイッ
チ58のゲートに供給されるとともに、クロック信号CLK
がインバータ回路51を介してカウンタ52のクロック端子
ckに供給される。これにより、カウンタ52は計数を開始
し、このカウンタ52の値が所定値となった時、出力端Qn
の出力により、FF回路53をセットする。このFF回路53の
セット出力Ｑにより、半導体スイッチ58のゲートに“0"
信号が供給され、半導体スイッチ56のゲートに“1"信号
が供給され、半導体スイッチ58がオンし、半導体スイッ
チ56がオフする。したがって、外部からの電源電圧Vcc
が半導体スイッチ58を介して電源制御回路22の出力Vout
として各部に印加される。

なお、オンライン状態からオフライン状態に戻る時、外
部からの電源電圧Vccが低下したとき、リセット制御回
路22からリセット信号が出力される。これにより、その
リセット信号により、カウンタ52、FF回路53がリセット
される。すると、半導体スイッチ58のゲートに“1"信号
が供給され、半導体スイッチ56のゲートに“0"信号が供
給され、半導体スイッチ58がオフし、半導体スイッチ56
がオンする。したがって、内部バッテリ25の電源電圧が
半導体スイッチ56を介して電源制御回路22の出力Voutと
して各部に印加される。

上記クロック制御回路26について、第１図を用いて詳細
に説明する。すなわち、上記CPU28からの停止信号HALT
はFF回路62のクロック入力端ckに供給される。このFF回
路62のセット出力は、FF回路63のデータ入力端Ｄに供給
され、このFF回路63のクロック入力端ckには上記CPU28
からのマシンサイクル信号M1が供給される。上記FF回路
62、63は停止モードタイミング用となっている。上記FF
回路63のセット出力は、FF回路64のデータ入力端Ｄに供
給され、このFF回路64のクロック入力端ckには上記カレ
ンダ回路33からの32.763KHZの時計用のクロックが供給
される。上記FF回路64のリセット出力は、FF回路65のデ
ータ入力端Ｄに供給され、このFF回路65のクロック入力
端ckには上記カレンダ回路33からの32.763KHZの時計用
のクロックが供給される。上記FF回路65はクロック発振
停止用となっている。上記FF回路65のセット出力は、ナ
ンド回路66の一端に供給され、このナンド回路66の出力
端と他端との間には発振回路67が接続されている。

また、上記CPU28からのキー入力割込み信号、および上
記リセット制御回路22からのリセット信号は、オア回路
61を介して上記FF回路62、63、64のリセット入力端Ｒに
供給されるとともに、上記FF回路65のセット入力端Ｓに
供給される。

上記発振回路67は、上記1MHZの発振周波数を有する発振
器27、抵抗68、コンデンサ70、71によって構成されてい
る。

上記ナンド回路66の出力は、インバータ回路72を介して
FF回路74のクロック入力端ckに供給され、またインバー
タ回路72、73を介してナンド回路75の一端に供給され
る。

また、上記リセット制御回路22からのリセット信号はFF
回路76のセット入力端Ｓに供給され、このFF回路76のク
ロック入力端ckには後述するオア回路84の出力が供給さ
れている。また、上記FF回路76のデータ入力端Ｄ、リセ
ット入力端Ｒには、上記CPU28からのクロック選択信号
が供給されている。上記FF回路76のセット出力はFF回路
77のデータ入力端Ｄに供給され、このFF回路77のクロッ
ク入力端ckには上記カレンダ回路33からの32.763KHZの
時計用のクロックが供給される。上記FF回路77のセット
出力はナンド回路79の一端に供給され、このナンド回路
79の他端には上記カレンダ回路33からの32.763KHZの時
計用のクロックがインバータ回路78を介して供給され
る。上記ナンド回路79の出力はナンド回路80の一端に供
給される。

また、上記FF回路77のリセット出力は上記FF回路74のデ
ータ入力端Ｄに供給され、このFF回路74のセット出力は
ナンド回路75の他端に供給される。上記FF回路74はクロ
ック切換用となっている。

上記ナンド回路75、79の出力がナンド回路80に供給さ
れ、このナンド回路80の出力はFF回路81、83のクロック
入力端ckに供給され、上記FF回路81のデータ入力端には
上記FF回路63のセット出力がインバータ回路82を介して
供給される。

上記FF回路81のセット出力、および上記FF回路83のリセ
ット出力はオア回路84を介して上記FF回路76のクロック
入力端ckに出力する。

また、上記FF回路83のセット出力はナンド回路86の一端
に供給され、このナンド回路86の他端には上記アンド回
路80の出力がインバータ回路85を介して供給される。上
記ナンド回路86の出力は、クロック信号として上記CPU2
8へ出力されるようになっている。

このような構成において動作を説明する。まず、停止状
態について説明する。すなわち、上記CPU28からクロッ
ク選択信号として“1"が供給されている。これにより、
FF回路76、77がセットしている。これにより、時計用ク
ロック（32.768KHZ）はインバータ回路78、ナンド回路7
9、80を介して、FF回路81、82、およびインバータ回路8
5に導かれている。

次に、停止状態からの再起動について説明する。すなわ
ち、上記CPU28からキー入力割込み信号が供給される。
するとFF回路62、63、64がリセットし、FF回路65がセッ
トする。このFF回路65のセット出力により発振回路67を
イネーブル状態とする。これにより、発振回路67は発振
を再開する。

また、上記FF回路63のリセットにより、FF回路81のデー
タ入力端Ｄには“1"が供給されている。これにより、上
記ナンド回路80の出力により、FF回路81、83がセット
し、ナンド回路86のゲートを開く。したがって、インバ
ータ回路85からの時計用クロックがナンド回路86を介し
てCPU28に出力されている。

このとき、発振回路67が安定発振するまで、通常500〜6
00msec必要となっている。これにより、CPU28は、キー
入力割込み信号を出力してから、500〜600msec後に、ク
ロック選択信号として“0"をFF回路76のデータ入力端Ｄ
に供給する。これにより、FF回路76、77がリセットし、
FF回路77のリセット出力つまり“1"信号がFF回路74のデ
ータ入力端Ｄに供給される。

またこのとき、発振回路67によるクロック（1MHZ）がイ
ンバータ回路72を介してFF回路74のクロック入力端に供
給されている。

したがって、FF回路74がセットし、このセット出力によ
りナンド回路75のゲートが開く。この結果、発振回路67
によるクロック（1MHZ）は、インバータ回路72、73、ナ
ンド回路75、80、インバータ回路85、およびナンド回路
86を順次介してCPU28に出力されている。

これにより、クロック選択信号を“0"とすることによ
り、FF回路74で同期がとられ、時計用クロックから高速
処理用クロックに切替わるようになっている。

次に、処理を終了し、停止状態（スタンバイ状態）とす
る場合について説明する。すなわち、クロック選択信号
を“1"とすることにより、FF回路76、77がセットし、FF
回路77のセット出力つまり“1"信号がナンド回路79に供
給され、ナンド回路79のゲートが開いている。したがっ
て、時計用クロックは、インバータ回路78、ナンド回路
79、80、インバータ回路85、およびナンド回路86を順次
介してCPU28に出力される。

この結果、再び時計用クロックがCPU28に出力される。

ついで、CPU28から停止信号がFF回路62のデータ入力端
Ｄに供給される。すると、FF回路62がセットし、このセ
ット出力がFF回路63のデータ入力端Ｄに供給される。そ
して、CPU28からのマシンサイクル信号M1により、FF回
路63がセットし、FF回路81のデータ入力端Ｄに“0"信号
が供給される。これにより、FF回路63のセット出力をFF
回路81、83で２パルス分送らせた後、ナンド回路86のゲ
ートを閉じることにより、CPU28へのクロックの出力を
停止する。これにより、CPU28を停止状態としている。

また、上記FF回路63のセット出力はFF回路64、65で２パ
ルス分送らせた後、ナンド回路66のゲートを閉じること
により、発振回路67による発振を停止している。

これにより、上記CPU28へのクロックの出力を停止した
後、発振回路67を停止している。

このように、上記クロック制御回路26は、発振器27によ
る水晶の発振の立上がりをカバーするために、時計用ク
ロックと1MHZ用クロックとを効果的に切換えるようにし
ている。

上記カレンダ回路33について、第７図を用いて詳細に説
明する。すなわち、32.768KHZの発振器34の発振出力を
分周することにより、１秒ごとの信号を出力端ａ、ｂか
ら出力する分周回路91、この分周回路91の出力端ａから
の信号を計数することにより、10秒ごとに信号を出力す
るカウンタ92、このカウンタ92からの信号を計数するこ
とにより、60秒つまり１分ごとに信号を出力するカウン
タ93、このカウンタ93からの信号を計数することによ
り、10分ごとに信号を出力するカウンタ94、このカウン
タ94からの信号を計数することにより、60分つまり１時
間ごとに信号を出力するカウンタ95、このカウンタ95か
らの信号を計数することにより、24時間つまり１日ごと
に信号を出力するカウンタ96、上記分周回路91の出力端
ｂからの信号を計数することにより、10秒ごとに信号を
出力するカウンタ97、このカウンタ97からの信号を計数
することにより、60秒つまり１分ごとに信号を出力する
カウンタ98、このカウンタ98からの信号を計数すること
により、10分ごとに信号を出力するカウンタ99、このカ
ウンタ99からの信号を計数することにより、60分つまり
１時間ごとに信号を出力するカウンタ100、このカウン
タ100からの信号を計数することにより、24時間つまり
１日ごとに信号を出力するカウンタ101から構成されて
いる。

ここに、上記カウンタ92〜96により秒、分、時を計数す
る取引用の時計が構成され、上記カウンタ97〜101によ
り秒、分、時を計数する表示用の時計が構成されてい
る。年月日および曜日は、24時間ごとのカウンタ96、10
1からの信号により、上記CPU28へ割込み要求を出力す
る。これにより、CPU28はデータメモリ31を用いて対応
するエリアの年月日および曜日を更新する。また、２つ
の時計は、第８図に示すように、基準となる１秒のクロ
ックの位相をずらしているため、同時に割込みが発生し
ないようになっている。

上記磁気発生部材制御回路40について、第９図を用いて
詳細に説明する。すなわち、上記CPU28からデータバス2
0を介して供給されるコマンドデータはコマンド用のFF
回路110に供給される。このFF回路110は４つのFF回路か
らなり、データバス20から供給されるコマンドデータに
応じて、出力端110aから第１トラックに対する駆動レー
トに対応したクロック選択信号、出力端110bからスター
ト信号、あるいは出力端110cから第２トラックに対する
駆動レートに対応したクロック選択信号、出力端110dか
らスタート信号を出力するものである。上記FF回路110
のクロック入力端cpには、上記CPU28からのコマンドラ
イトスタート信号が供給されている。上記駆動レートに
対応したクロック選択信号は、端末機の種類が手動式読
取りか自動式読取りかを示すものである。

上記FF回路110の出力端110aから出力されるクロック選
択信号は、選択回路111の入力端ｓに供給される。この
選択回路111の入力端Ａには図示しない発振器から周波
数が8KHZの信号が供給され、入力端Ｂには図示しない発
振器から周波数が4KHZの信号が供給されている。上記選
択回路111は、上記FF回路110からのクロック選択信号に
応じて、端末機の種類が手動式読取りの場合、入力端Ａ
の信号を選択し、出力端Ｙから出力し、端末機の種類が
自動式読取りの場合、入力端Ｂの信号を選択し、出力端
Ｙから出力するようになっている。

上記FF回路110の出力端110bから出力されるスタート信
号、および上記選択回路111の出力は、タイミング回路1
12に供給される。このタイミング回路112は、７進クロ
ックを発生し、パラレル／シリアル変換回路115のクロ
ック入力端cpに供給ｄ、最初のクロックをロード信号と
してパラレル／シリアル変換回路115のロード入力端Ｌ
に供給する。また、上記タイミング回路112は、データ
“0"用クロック、データ“1"用クロックを選択回路116
に供給している。

また、上記CPU28からデータバス20を介して供給される
磁気データはデータラッチ回路113に供給され、このデ
ータラッチ回路113には、CPU28からデータライトスター
ト信号が供給されている。上記データラッチ回路113
は、CPU28からデータライトスタート信号が供給された
際、上記データバス20から供給される７ビットずつの磁
気データをラッチするものである。

上記データラッチ回路113にラッチされたデータは７ビ
ット用のパラレル／シリアル変換回路115のデータ入力
端INに供給される。上記パラレル／シリアル変換回路11
5は、供給されるロード信号により、上記データラッチ
回路113からのデータをロードし、このロードされたデ
ータを順にシフトし、１ビットずつの信号（“1"信号あ
るいは“0"信号）に変換して出力するようになってい
る。

上記パラレル／シリアル変換回路115の出力は、選択回
路116の入力端ｓに供給される。この選択回路116は、入
力端Ｓに“1"信号が供給された場合、上記タイミング回
路112から供給されるデータ“1"用クロックを選択して
出力し、入力端Ｓに“0"信号が供給された場合、上記タ
イミング回路112から供給されるデータ“0"用クロック
を選択して出力するようになっている。上記選択回路11
6の出力はＪ−KFF回路117に供給され、このＪ−KFF回路
117のセット出力、リセット出力はドライバ118に供給さ
れるようになっている。

このドライバ118は、上記FF回路117からの信号に応じて
磁気発生部材41aを駆動することにより、磁界を発生し
ているものである。たとえば、上記FF回路117がセット
されている場合、矢印ｃに示すような磁界を発生し、リ
セットされている場合、矢印ｄに示すような磁界を発生
するようになっている。

なお、上記磁気発生部材制御回路40における、要部のタ
イミングチャートは第10図に示すようになっている。

上記選択回路116において、第11図に示すように、デー
タ“1"と“0"に対して、クロックのサイクルが、1:2の
比率となっている。このクロックでＪ−KFF回路117を反
転モードで動かすことにより、磁気データとして必要な
フォーマットの“1"、“0"信号が得られ、磁気発生部材
41aを駆動するようになっている。

また、上記CPU28からのデータライトスタート信号はイ
ンバートされて空検知用のFF回路114のセット入力端に
供給され、このFF回路114のリセット入力端には、上記
タイミング回路112からの最初のクロックがインバート
されて供給されている。これにより、上記データラッチ
回路113のデータが115にロードされた場合、FF回路114
がセットし、このFF回路114のセット出力つまりバッフ
ァエンプティ信号が上記CPU28に供給される。

これにより、上記CPU28は、次のデータセット可能状態
であると判断し、次のデータをデータラッチ回路113に
出力する。このように、CPU28は空検知用FF回路114の出
力をセンスしながら、データを順にセットし、すべての
データを出力した後、コマンドライトスタート信号、デ
ータライトスタート信号をオフにするようになってい
る。これにより、タイミング回路112による信号の発生
が停止し、動作終了となる。

なお、上記各回路111〜118は、第１トラック用の回路で
あり、第２トラック用のの回路も上記同様に選択回路11
9、タイミング回路120、データラッチ回路121、空検知
用FF回路122、パラレル／シリアル変換回路123、選択回
路124、Ｊ−KFF回路125、およびドライバ126によって構
成されている。但し、タイミング回路120が５進で動作
する箇所が異なっている。

上記したように、磁気発生部材制御回路40は、上記CPU2
8から供給される所定のクレジットカードの磁気データ
に応じて磁界を発生することにより、読取装置側の磁気
ヘッド（図示しない）には、従来の磁気ストライプを読
取った場合と同じ信号が供給されるようになっている。

次に、このような構成において動作を説明する。まず、
カード単体で用いるオフライン機能について説明する。
すなわち、モードキー12aつまりM1キーにより、電卓モ
ードを指定した場合、テンキー12bと四則演算キー12cと
による電卓として使用することができる。

また、モードキー12aつまりM2キーにより、時刻表示モ
ードを指定した場合、CPU28は上記カレンダ回路33内の
カウンタ97、〜101から表示用時計に対する秒、分、時
を読出し、またデータメモリ31から表示用時計に対する
年月日および曜日を読出し、指定されたフォーマットに
変換し、表示部制御回路35に出力する。これにより、表
示部制御回路35は、内部にキャラクタジェネレータ（図
示しない）を用いて文字パターンに変換し、表示部ドラ
イバ36を用いて表示部13で表示する。

また、モードキー12aつまりM3キーにより、電子帳モー
ドを指定した場合、CPU28はデータメモリ31に記憶され
ている住所、氏名、電話番号等を読出し、上記表示部13
で表示する。また、上記住所、氏名等を電子帳に登録す
る場合、たとえばテンキー12bを用いて行っている。す
なわち、「Ａ」は「１、１」、「Ｂ」は「１、２」、
「Ｃ」は「１、３」、「Ｄ」は「２、１」、…を投入す
ることにより、指定できるようになっている。

また、モードキー12aつまりM4キーにより、買物モード
を指定した場合、続けて契約クレジットカードの種類、
および出力端末の種類つまり読取りが手動式か自動式か
を選択する。すると、CPU28は、データメモリ31より上
記選択されたクレジットに対応するデータ（72キャラク
タ）を読出し、磁気発生部材制御回路40に出力する。ま
た、CPU28は、上記手動式か自動式かの選択に対応した
駆動レートを磁気発生部材制御回路40に出力する。さら
に、CPU28はコマンドデータ、コマンドライトスタート
信号、データライトスタート信号を磁気発生部材制御回
路40に出力する。

これにより、磁気発生部材制御回路40は、上記クレジッ
トの磁気データに応じた磁界を磁気発生部材41aから発
生することにより、読取装置側の磁気ヘッド（図示しな
い）に、従来の磁気ストライプを読取った場合と同じ信
号が供給される。この結果、買物モードでは、従来のク
レジットカードとして使用できるようになっている。

次に、ICカード10を端末機16に挿入することにより用い
るオンライン機能について説明する。すなわち、ICカー
ド10を端末機16の挿入口17に挿入する。すると、ICカー
ド10が受入れられ、端末機16内部の接続部とICカード10
のコンタクト部11が接続される。これにより、コンタク
ト部11を介して外部からの電源電圧が供給されると、電
源制御回路23は上述したように、内蔵バッテリ25による
駆動から外部からの電源電圧の駆動に切換える。また、
リセット制御回路22はリセット信号を発生し、CPU28を
起動する。この起動の後、CPU28はオンラインで動作し
ていることを確認した場合、プログラムROM29の内容に
したがってオンライン処理を行う。このオンライン処理
としては、端末機16とICカード10との間でデータ更新を
行なうことにより、データの交換を行ったり、ICカード
10内に新しいデータを書込むようになっている。

上記したように、カードの消費電流を少なくするため
に、内部の発振回路をオン、オフ動作で使用しており、
しかも発振回路の立上がり時間による待ち時間およびキ
ー入力データの見過ごしを防ぐことができ、信頼性が高
く、カード寿命を長くすることができる。

なお、前記実施例では、ICカードを用いたが、これに限
らず、データメモリと制御素子とを有し、選択的に外部
から入出力を行うものであれば良く、形状もカード状で
なく、棒状など他の形状であっても良い。

［発明の効果］ 以上詳述したようにこの発明によれば、内蔵する電池に
より各手段へ動作電力を供給するものにおいて、特別な
キーを設けずに、キー入力待機時に、高周波用の発振回
路を停止して、省消費で動作させることができる携帯可
能電子装置を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図はクロック制御回路の構成を示す図、第２図はICカ
ードの構成を示す平面図、第３図はICカードを取扱う端
末機を示す図、第４図はICカードの電気回路の概略構成
を示す図、第５図は電源制御回路の構成例を示す図、第
６図は第５図における要部の動作を説明するためのタイ
ミングチャート、第７図はカレンダ回路の概略構成ブロ
ック図、第８図は分周回路からの信号の出力タイミング
を示す図、第９図は磁気発生部材制御回路の構成例を示
す図、第10図および第11図は第９図における要部の動作
を説明するためのタイミングチャートである。 10…ICカード（携帯可能電子装置）、12…キーボード部
（キーボード）、25…内蔵バッテリ（電池）、26…クロ
ック制御回路（…クロック制御手段）、28…CPU（制御
手段）、34…発振器（第１のクロック発生手段）、67…
発振回路（第２のクロック発生手段）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】内蔵する電池により各手段へ動作電力を供
   給する携帯可能電子装置において、 低周波の第１のクロックを常時発生する第１のクロック
   発生手段と、 起動信号により起動され上記第１のクロックよりも高周
   波の第２のクロックを発生する第２のクロック発生手段
   と、 情報を入力するための複数のキーからなるキーボード
   と、 このキーボードによるキー入力操作が行われた時に起動
   され上記第１のクロック発生手段により発生された低周
   波の第１のクロックにより動作し上記第２のクロック発
   生手段を起動するための起動信号を出力するとともに上
   記第２のクロック発生手段による高周波の第２のクロッ
   クの発生が安定する所定時間後にクロック切替え信号を
   出力する制御手段と、 この制御手段により起動信号が出力された際に上記第２
   のクロック発生手段を起動するとともに、上記制御手段
   によりクロック切替え信号が出力された際に上記制御手
   段に供給するクロックを第１のクロックから第２のクロ
   ックに切替えるクロック制御手段と、 を具備したことを特徴とする携帯可能電子装置。