JP5552909B2 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP5552909B2
JP5552909B2 JP2010133071A JP2010133071A JP5552909B2 JP 5552909 B2 JP5552909 B2 JP 5552909B2 JP 2010133071 A JP2010133071 A JP 2010133071A JP 2010133071 A JP2010133071 A JP 2010133071A JP 5552909 B2 JP5552909 B2 JP 5552909B2
Authority
JP
Japan
Prior art keywords
clock
clock signal
main power
power source
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010133071A
Other languages
English (en)
Other versions
JP2011258061A (ja
Inventor
崇志 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010133071A priority Critical patent/JP5552909B2/ja
Publication of JP2011258061A publication Critical patent/JP2011258061A/ja
Application granted granted Critical
Publication of JP5552909B2 publication Critical patent/JP5552909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、クロック信号に従って各種制御処理を実行するCPU(Central Processing Unit)等の処理装置を備える制御装置に関するものである。
従来より、水晶発振器と、リセット回路と、処理装置と、を備える制御装置が知られている。この制御装置では、電源がオン操作されると、水晶発振器がクロック信号を発振出力し、水晶発振器の発振出力が安定すると、リセット回路がリセット解除信号を出力する。そして、リセット回路からリセット解除信号が出力されると、処理装置が水晶発振器からのクロック信号に従って起動処理を実行し、起動処理が完了すると、処理装置は制御コマンドを受け付け可能な状態になる。
特開平5−233091号公報
一般に、水晶発振器の発振出力が安定するまでの時間は、数百mS以上の長さであり、決して無視することができない。しかしながら、従来の制御装置では、起動処理の実行を指示するリセット解除信号は水晶発振器の発振出力が安定してから出力される構成になっている。このため、従来の制御装置によれば、電源が投入されてから起動処理が完了するまでの時間(起動時間)を水晶発振器の発振出力が安定するまでの時間より短くすることができない。これにより、起動時間をより短縮可能な処理装置の提供が期待されていた。
本発明は、上記課題に鑑みてなされたものであって、その目的は、起動時間をより短縮可能な制御装置を提供することにある。
上記課題を解決し、目的を達成するために、本発明に係る制御装置は、主電源のオン/オフを操作する電源操作部と、バッテリ電源を利用してクロック信号を常時生成する外付けの時計ICと、前記時計ICが生成したクロック信号に従って、前記主電源からの電力を利用して各種制御処理を実行する処理装置と、を備え、前記処理装置は、前記電源操作部によって前記主電源がオフ状態からオン状態に切り替えられたとき、前記時計ICが生成したクロック信号に従って起動処理を実行するものであり、前記時計ICは、前記主電源がオン状態であることを示すクロック出力オン信号が前記処理装置から入力されていない場合には、常時内部でクロック信号を生成する一方、前記クロック出力オン信号が前記処理装置から入力されている場合には、前記時計ICは、生成したクロック信号を前記処理装置に出力する。
また、本発明に係る制御装置は、上記発明において、前記電源操作部によって前記主電源がオフ状態からオン状態に切り替えられてから所定時間経過した後に、前記処理装置にリセット解除信号を入力するリセットICを備え、前記処理装置は、前記リセットICから前記リセット解除信号が入力された後に前記起動処理を実行する。
本発明に係る制御装置によれば、水晶発振器からのクロック信号を用いずに起動処理を開始することができるので、水晶発振器の発振出力が安定するまで待機する必要がなくなり、起動時間をより短縮することができる。
図1は、本発明の一実施形態である決済端末装置の構成を示すブロック図である。 図2は、本発明の一実施形態である起動処理の流れを示すフローチャートである。 図3は、本願発明の起動処理と従来技術の起動処理との差異を説明するための波形図である。
本発明に係る制御装置は、例えばICカードに記憶された電子マネー等の金銭情報を読み書きする決済端末装置に適用することができる。以下、図面を参照して、本発明に係る制御装置が適用された、本発明の一実施形態である決済端末装置の構成について説明する。なお、本発明に係る制御装置の適用分野は、本実施形態に限定されることはなく、CPU等の処理装置を備える電子機器全般に適用することができる。
〔決済端末装置の構成〕
始めに、図1を参照して、本発明の一実施形態である決済端末装置の構成について説明する。図1は、本発明の一実施形態である決済端末装置の構成を示すブロック図である。図1に示すように、本発明の一実施形態である決済端末装置は、制御装置10と、制御装置10の外部に設けられた外付けの時計IC(Integrated Circuit)20とを備える。
制御装置10は、リーダ/ライタ11、表示部12、入力部13、電源操作部14、リセットIC15、及びCPU16を備える。リーダ/ライタ11は、図示しないICカード挿入部に挿入されたICカードに記憶されている電子マネー等の金銭情報を読み書きする。表示部12は、液晶表示装置等の表示出力装置によって構成され、各種情報を表示出力する。
入力部13は、カード取り出しキー、決定操作キー、スクロール操作キー等の操作子によって構成され、ユーザによる操作子の操作に応じて操作内容に対応する操作入力情報をCPU16に出力する。電源操作部14は、決済端末装置1の電源のオン/オフを切り替えるための操作子である。電源操作部14は、オン操作された場合、主電源Vからの電源電圧を制御装置10内の各部に供給し、オフ操作された場合には、主電源Vから制御装置10内の各部への電源電圧の供給を停止する。
リセットIC15は、起動処理の実行を指示するリセット解除信号をCPU16に入力するための回路である。リセットIC15は、電源操作部14がオン操作されてから所定時間ΔT1経過した後にCPU16にリセット解除信号を入力する。所定時間ΔT1は、リセットIC15と接地端子Gとの間に接続されたコンデンサCの静電容量によって調整され、主電源Vの電源電圧VCCの立ち上がり時間相当になるように設定されている。
所定時間ΔT1を主電源Vの電源電圧VCCの立ち上がり時間相当にする理由は、所定時間ΔT1を主電源Vの電源電圧VCCの立ち上がり時間未満にすると、電源電圧VCCがまだ不安定であることからCPU16が誤作動する可能性があるためである。一方、所定時間ΔT1を主電源Vの電源電圧VCCの立ち上がり時間以上にした場合には、起動処理が開始されるまでの時間が長くなり、結果として、CPU16の立ち上がり時間が長くなるためである。
CPU16は、図示しないROM(Read Only Memory)内に記憶された制御プログラムを図示しないRAM(Random Access Memory)内に読み出し、図示しないRAMに読み出された制御プログラムを実行することによって、決済端末装置1全体の動作を制御する。CPU16は、所定の動作周波数(例えば32.768kHz)を有するクロック信号に従って各種処理を実行する。
時計IC20は、制御装置10に外付けされた回路である。時計IC20は、主電源Vとは異なる電池等のバッテリ電源Vからの電力を利用して所定の動作周波数(例えば32.768kHz)を有するクロック信号を生成し、生成したクロック信号に基づいて現在時刻を生成する。そして、時計IC20は、生成された現在時刻を元にして、金銭情報が読み書きされた時間や不具合が発生した時間等の決済端末装置の管理に不可欠な時間情報を図示しないROMまたはRAMに記録する。また、時計IC20は、主電源Vがオンであることを示すクロック出力オン信号がCPU16から入力されていない場合、常時内部でクロック信号を生成する。一方、クロック出力オン信号がCPU16から入力されている場合には、時計IC20は、生成したクロック信号をCPU16に出力する。このようにクロック信号を出力するタイミングを制御することによって、バッテリ電源Vの寿命を延ばすことができる。
〔起動処理〕
次に、図2を参照して、起動処理を実行する際の決済端末装置1の動作の流れについて説明する。
図2は、本発明の一実施形態である起動処理の流れを示すフローチャートである。この起動処理では、始めに、電源操作部14がオン操作されると(ステップS1,Yes)、リセットIC15が、電源操作部14がオン操作されてから所定時間ΔT1が経過したか否かを判別する(ステップS2)。そして、電源操作部14がオン操作されてから所定時間ΔT1が経過すると(ステップS2,Yes)、リセットIC15は、起動処理の実行を指示するリセット解除信号をCPU16に入力する(ステップS3)。次に、CPU16は、リセットIC15からリセット解除信号が入力されると、時計IC20からクロック信号を取得する(ステップS4)。そして、CPU16は、時計IC20から取得したクロック信号に従って起動処理を実行し、起動処理が完了すると、CPU16は制御コマンドを受け付け可能な状態になる。これにより、一連の起動処理は終了する。
〔本願発明の起動処理と従来技術の起動処理の差異〕
最後に、図3を参照して、本願発明の起動処理と従来技術の起動処理との差異について説明する。
図3は、本願発明の起動処理と従来技術の起動処理との差異を説明するための波形図である。従来技術の起動処理では、図3(a)に示すように時間T=T1において主電源Vがオン操作されると、図3(b)に示すように水晶発振器がクロック信号を発振出力する。そして、図3(c)に示すように、水晶発振器の発振出力が安定した時間T=T3において、リセット解除信号がオン状態になる。このため、主電源Vがオン操作されてからリセット解除信号が出力されるまでの時間(リセット解除時間)ΔT2を水晶発振器の発振出力が安定するまでの時間より短くすることができない。
これに対して、本願発明の起動処理は、制御装置10に外付けされた時計IC20が出力するクロック信号を用いて起動処理を実行する。時計IC20は、主電源Vとは異なるバッテリ電源Vを利用して動作するので、図3(d)に示すように主電源Vのオン/オフに関わらず常時クロック信号を出力する。このため、図3(e)に示すように、時間T=T1において主電源Vがオン操作されると、主電源Vの電源電圧VCCが安定した時間T=T2においてリセット解除信号を出力することができる。これにより、主電源Vがオン操作されてからリセット解除信号が出力されるまでの時間(リセット解除時間)は、電源電圧VCCの立ち上がり時間ΔT1相当となり、水晶発振器の発振出力が安定するまでの時間より短くすることができる。この結果、主電源Vがオン操作されてから起動処理が完了するまでの時間(起動時間)を短縮することができる。
以上の説明から明らかなように、本発明の一実施形態である決済端末装置1は、主電源Vのオン/オフを操作する電源操作部14と、バッテリ電源Vを利用してクロック信号を常時生成する外付けの時計IC20と、時計IC20が生成したクロック信号に従って、主電源Vからの電力を利用して各種制御処理を実行するCPU16と、を備え、CPU16は、電源操作部14によって主電源Vがオフ状態からオン状態に切り替えられたとき、時計IC20が生成したクロック信号に従って起動処理を実行する。このような構成によれば、水晶発振器からのクロック信号を用いずに起動処理を開始することができるので、水晶発振器の発振出力が安定するまで待機する必要がなくなり、起動時間を短縮することができる。
また、本発明の一実施形態である決済端末装置1によれば、電源操作部14によって主電源Vがオフ状態からオン状態に切り替えられてから所定時間ΔT1経過した後に、CPU16にリセット解除信号を入力するリセットIC15を備え、CPU16は、リセットIC15からリセット解除信号が入力された後に起動処理を実行するので、主電源Vの電源電圧Vccが不安定であるためにCPU16が誤作動することを抑制できる。
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、本実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。例えば、本実施形態では、CPU16にクロック信号を出力する手段として時計IC20を利用したが、本発明は本実施形態に限定されることはなく、バッテリ電源Vを利用してクロック信号を生成,出力可能な手段であれば、どのような手段であってもよい。このように、本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれる。
1 決済端末装置
10 制御装置
11 リーダ/ライタ
12 表示部
13 入力部
14 電源操作部
15 リセットIC
16 CPU(Central Processing Unit)
20 時計IC
C コンデンサ
G 接地端子
バッテリ電源
主電源

Claims (2)

  1. 主電源のオン/オフを操作する電源操作部と、
    バッテリ電源を利用してクロック信号を常時生成する外付けの時計ICと、
    前記時計ICが生成したクロック信号に従って、前記主電源からの電力を利用して各種制御処理を実行する処理装置と、を備え、
    前記処理装置は、前記電源操作部によって前記主電源がオフ状態からオン状態に切り替えられたとき、前記時計ICが生成したクロック信号に従って起動処理を実行するものであり、
    前記時計ICは、前記主電源がオン状態であることを示すクロック出力オン信号が前記処理装置から入力されていない場合には、常時内部でクロック信号を生成する一方、前記クロック出力オン信号が前記処理装置から入力されている場合には、前記時計ICは、生成したクロック信号を前記処理装置に出力すること
    を特徴とする制御装置。
  2. 前記電源操作部によって前記主電源がオフ状態からオン状態に切り替えられてから所定時間経過した後に、前記処理装置にリセット解除信号を入力するリセットICを備え、前記処理装置は、前記リセットICから前記リセット解除信号が入力された後に前記起動処理を実行することを特徴とする請求項1に記載の制御装置。
JP2010133071A 2010-06-10 2010-06-10 制御装置 Expired - Fee Related JP5552909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010133071A JP5552909B2 (ja) 2010-06-10 2010-06-10 制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133071A JP5552909B2 (ja) 2010-06-10 2010-06-10 制御装置

Publications (2)

Publication Number Publication Date
JP2011258061A JP2011258061A (ja) 2011-12-22
JP5552909B2 true JP5552909B2 (ja) 2014-07-16

Family

ID=45474153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133071A Expired - Fee Related JP5552909B2 (ja) 2010-06-10 2010-06-10 制御装置

Country Status (1)

Country Link
JP (1) JP5552909B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5571978A (en) * 1978-11-24 1980-05-30 Hitachi Ltd Electronic multiple function watch
JPH0746294B2 (ja) * 1986-08-29 1995-05-17 株式会社東芝 携帯可能電子装置
JPH01255019A (ja) * 1988-04-04 1989-10-11 Alps Electric Co Ltd マイクロコンピュータの電源回路

Also Published As

Publication number Publication date
JP2011258061A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
JP4750564B2 (ja) リセット信号生成回路
JP2009037456A (ja) マイクロコントローラおよびその制御方法
JP2004303208A (ja) 発振器とこれを用いた電子機器
JP2723296B2 (ja) 携帯可能媒体
JP3056131B2 (ja) システムのリセット方式
JP5552909B2 (ja) 制御装置
JP2004288087A (ja) 情報処理装置
JP5867173B2 (ja) 電源起動制御装置
JP2011013915A (ja) 測定装置の制御方法
JPH09212598A (ja) Icカード用携帯端末装置
JP3892693B2 (ja) クロックノイズ除去回路
JP4383494B1 (ja) データ処理システム及びデバッグ方法
JP2005293482A (ja) クロック制御装置とその制御方法
JP2010066809A (ja) マイクロコンピュータ
JP2007018288A (ja) 演算処理装置及びその省電力モード切り換え方法
EP3798909A1 (en) Rfid tag and rfid tag system
JP4702343B2 (ja) 携帯端末装置
JP3781901B2 (ja) 計時システム
JP2008147984A (ja) 発振器
JP2007328404A (ja) リアルタイムクロック装置の制御方法およびリアルタイムクロック装置
JPS6358524A (ja) 携帯可能電子装置
JP2005173662A (ja) 電子機器
JP2006058952A (ja) 制御装置およびcpu初期化方法およびcpu初期化プログラム
JP2017004100A (ja) 電子回路
JPH10222483A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5552909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees