JPH10222483A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH10222483A JPH10222483A JP9021535A JP2153597A JPH10222483A JP H10222483 A JPH10222483 A JP H10222483A JP 9021535 A JP9021535 A JP 9021535A JP 2153597 A JP2153597 A JP 2153597A JP H10222483 A JPH10222483 A JP H10222483A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- reset signal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 内部電源電圧発生回路の内蔵の有無にかかわ
らず、マイクロコンピュータの外部リセット信号の発生
期間を同一として、マイクロコンピュータの仕様を統一
する。 【解決手段】 外部リセット信号RSEXの解除に応答し
てマイクロコンピュータコア1から内部リセット信号R
SINを発生させ、この内部リセット信号RSINに応答し
て発振安定待ち回路4が原発振回路3のクロックをカウ
ントし、その値が所定値に達したときに発振安定待ち回
路4が発振安定待ち終了信号Sを発生してマイクロコン
ピュータコア1を動作モードへ移行させる。また、外部
リセット信号RSEXの解除に応答して内部電源電圧発生
回路安定待ち回路6から内部リセット信号RSINM を発
生させ、この内部リセット信号RSINM に応答して内部
電源電圧発生回路5を起動させ、発振安定待ち終了信号
Sに応答して内部電源電圧発生回路安定待ち回路6が内
部リセット信号RSINM を解除する。
らず、マイクロコンピュータの外部リセット信号の発生
期間を同一として、マイクロコンピュータの仕様を統一
する。 【解決手段】 外部リセット信号RSEXの解除に応答し
てマイクロコンピュータコア1から内部リセット信号R
SINを発生させ、この内部リセット信号RSINに応答し
て発振安定待ち回路4が原発振回路3のクロックをカウ
ントし、その値が所定値に達したときに発振安定待ち回
路4が発振安定待ち終了信号Sを発生してマイクロコン
ピュータコア1を動作モードへ移行させる。また、外部
リセット信号RSEXの解除に応答して内部電源電圧発生
回路安定待ち回路6から内部リセット信号RSINM を発
生させ、この内部リセット信号RSINM に応答して内部
電源電圧発生回路5を起動させ、発振安定待ち終了信号
Sに応答して内部電源電圧発生回路安定待ち回路6が内
部リセット信号RSINM を解除する。
Description
【0001】
【発明の属する技術分野】本発明は、例えばフラッシュ
メモリ等の電気的に書き換え可能な不揮発性メモリを内
蔵し、そのために外部入力電源電圧とは異なる電源電圧
を内部で発生させる内部電源電圧発生回路を内蔵したマ
イクロコンピュータに関するものである。
メモリ等の電気的に書き換え可能な不揮発性メモリを内
蔵し、そのために外部入力電源電圧とは異なる電源電圧
を内部で発生させる内部電源電圧発生回路を内蔵したマ
イクロコンピュータに関するものである。
【0002】
【従来の技術】通常、マスクROM等の不揮発性メモリ
を内蔵したマイクロコンピュータでは、外部入力電源電
圧をそのまま使用するだけであり、外部入力電源電圧と
は異なる電源電圧を内部で発生させる内部電源電圧発生
回路(昇圧および負昇圧回路等)は不要であるので、外
部入力電源電圧の投入時の立ち上がり時間を考慮するだ
けでよく、電源投入後において外部リセット信号を
“L”に固定しなければならない時間は数マシンサイク
ルであり、一般に20ns〜200ns程度である。
を内蔵したマイクロコンピュータでは、外部入力電源電
圧をそのまま使用するだけであり、外部入力電源電圧と
は異なる電源電圧を内部で発生させる内部電源電圧発生
回路(昇圧および負昇圧回路等)は不要であるので、外
部入力電源電圧の投入時の立ち上がり時間を考慮するだ
けでよく、電源投入後において外部リセット信号を
“L”に固定しなければならない時間は数マシンサイク
ルであり、一般に20ns〜200ns程度である。
【0003】一方、マスクROMに代えて、フラッシュ
メモリ等の電気的に書き換えが可能な不揮発性メモリを
内蔵したマイクロコンピュータの場合は、書き換え動作
等のために外部入力電源電圧とは異なる電圧を必要と
し、そのため例えば外部入力電源電圧の昇圧および負昇
圧を行う内部電源電圧発生回路も併せて内蔵している。
このようなマイクロコンピュータでは、電源投入後にお
いて内部電源電圧発生回路の出力電圧が安定した状態で
マイクロコンピュータコアを動作させるために、マスク
ROMを内蔵したマイクロコンピュータに比べて長い時
間(一般に、数msオーダーの一定時間)外部リセット
信号をLOWレベル(以下、“L”と記す)に固定する
必要がある。
メモリ等の電気的に書き換えが可能な不揮発性メモリを
内蔵したマイクロコンピュータの場合は、書き換え動作
等のために外部入力電源電圧とは異なる電圧を必要と
し、そのため例えば外部入力電源電圧の昇圧および負昇
圧を行う内部電源電圧発生回路も併せて内蔵している。
このようなマイクロコンピュータでは、電源投入後にお
いて内部電源電圧発生回路の出力電圧が安定した状態で
マイクロコンピュータコアを動作させるために、マスク
ROMを内蔵したマイクロコンピュータに比べて長い時
間(一般に、数msオーダーの一定時間)外部リセット
信号をLOWレベル(以下、“L”と記す)に固定する
必要がある。
【0004】図3は、従来のフラッシュメモリ等の電気
的に書き換えが可能な不揮発性メモリと昇圧および負昇
圧を行う内部電源電圧発生回路とを内蔵したマイクロコ
ンピュータのブロック図を示す。図3において、マイク
ロコンピュータコア1は、外部入力電源電圧VCCの印加
と同時に入力される外部リセット信号RSEXの解除(H
IGHレベル(以下、“H”と記す)となる状態)に応
答して内部リセット信号RSINを発生する。
的に書き換えが可能な不揮発性メモリと昇圧および負昇
圧を行う内部電源電圧発生回路とを内蔵したマイクロコ
ンピュータのブロック図を示す。図3において、マイク
ロコンピュータコア1は、外部入力電源電圧VCCの印加
と同時に入力される外部リセット信号RSEXの解除(H
IGHレベル(以下、“H”と記す)となる状態)に応
答して内部リセット信号RSINを発生する。
【0005】電気的に書き換え可能な不揮発性メモリ2
は、マイクロコンピュータコア1を動作させるためのユ
ーザープログラムを格納している。原発振回路3は、内
蔵の抵抗器および反転増幅器と外付けの水晶発振子およ
びコンデンサとから構成され、マイクロコンピュータ1
の動作タイミングを決定するクロックCKを生成する。
は、マイクロコンピュータコア1を動作させるためのユ
ーザープログラムを格納している。原発振回路3は、内
蔵の抵抗器および反転増幅器と外付けの水晶発振子およ
びコンデンサとから構成され、マイクロコンピュータ1
の動作タイミングを決定するクロックCKを生成する。
【0006】原発振回路安定待ち回路4は、内部リセッ
ト信号RSINに応答して原発振回路3で生成されるクロ
ックCKをカウントしその値が所定値に達したときに発
振安定待ち終了信号Sを発生、つまり、原発振回路3の
発振が安定するのを待って発振安定待ち終了信号Sを発
生してマイクロコンピュータコア1へ供給することによ
りマイクロコンピュータコア1を動作モードへ移行させ
る。
ト信号RSINに応答して原発振回路3で生成されるクロ
ックCKをカウントしその値が所定値に達したときに発
振安定待ち終了信号Sを発生、つまり、原発振回路3の
発振が安定するのを待って発振安定待ち終了信号Sを発
生してマイクロコンピュータコア1へ供給することによ
りマイクロコンピュータコア1を動作モードへ移行させ
る。
【0007】内部電源電圧発生回路5は、不揮発性メモ
リ2の読み出し動作、書き換え動作等を行うために、外
部入力電源電圧VCCの昇圧もしくは負昇圧を行うなどし
て外部入力電源電圧VCCとは異なる電源電圧VX を発生
するもので、外部リセット信号RSEXの発生(“L”と
なる状態)に応答して起動する。ここで、上記従来の不
揮発性メモリと内部電源電圧発生回路とを内蔵したマイ
クロコンピュータにおける電源投入後から動作モードへ
の移行までの動作を図4を参照しながら説明する。ま
ず、外部入力電源電圧VCCの印加と同時に外部リセット
信号RSEXを“L”にする。これによって、外部入力電
源電圧VCCが立ち上がり、また内部電源電圧発生回路5
が起動し、電源電圧VX が徐々に立ち上がる。外部リセ
ット信号RSEXはある一定時間(一般に、数msオーダ
ー)“L”に固定し、外部入力電源電圧VCCが安定しさ
らに内部電源電圧発生回路5の電源電圧VX が安定する
のを待つ(内部電源電圧発生回路5の電源電圧安定待ち
期間T 1 )。この外部リセット信号RSEXは内部電源電
圧発生回路5のパワーオンリセット信号となるものであ
る。
リ2の読み出し動作、書き換え動作等を行うために、外
部入力電源電圧VCCの昇圧もしくは負昇圧を行うなどし
て外部入力電源電圧VCCとは異なる電源電圧VX を発生
するもので、外部リセット信号RSEXの発生(“L”と
なる状態)に応答して起動する。ここで、上記従来の不
揮発性メモリと内部電源電圧発生回路とを内蔵したマイ
クロコンピュータにおける電源投入後から動作モードへ
の移行までの動作を図4を参照しながら説明する。ま
ず、外部入力電源電圧VCCの印加と同時に外部リセット
信号RSEXを“L”にする。これによって、外部入力電
源電圧VCCが立ち上がり、また内部電源電圧発生回路5
が起動し、電源電圧VX が徐々に立ち上がる。外部リセ
ット信号RSEXはある一定時間(一般に、数msオーダ
ー)“L”に固定し、外部入力電源電圧VCCが安定しさ
らに内部電源電圧発生回路5の電源電圧VX が安定する
のを待つ(内部電源電圧発生回路5の電源電圧安定待ち
期間T 1 )。この外部リセット信号RSEXは内部電源電
圧発生回路5のパワーオンリセット信号となるものであ
る。
【0008】つぎに、外部リセット信号RSEXを“L”
から“H”にすると、マイクロコンピュータコア1の内
部リセット信号RSINが“L”になり、原発振回路安定
待ち回路4のタイマは原発振回路3のクロックCKのカ
ウントを開始する。このタイマがカウントを始めてから
所定値をカウントするまでの期間を発振安定待ちと呼ぶ
(発振安定待ち期間T2 )。原発振回路3の発振安定待
ちが終了すると、原発振回路安定待ち回路4は発振安定
待ち終了信号Sを出力する。そして、マイクロコンピュ
ータコア1が発振安定待ち終了信号Sを検出すると、そ
の立ち下がりで内部リセット信号RSINが解除され、内
部リセット信号RSINが“H”になり、マイクロコンピ
ュータコア1は動作モードに移行する(動作期間
T3 )。
から“H”にすると、マイクロコンピュータコア1の内
部リセット信号RSINが“L”になり、原発振回路安定
待ち回路4のタイマは原発振回路3のクロックCKのカ
ウントを開始する。このタイマがカウントを始めてから
所定値をカウントするまでの期間を発振安定待ちと呼ぶ
(発振安定待ち期間T2 )。原発振回路3の発振安定待
ちが終了すると、原発振回路安定待ち回路4は発振安定
待ち終了信号Sを出力する。そして、マイクロコンピュ
ータコア1が発振安定待ち終了信号Sを検出すると、そ
の立ち下がりで内部リセット信号RSINが解除され、内
部リセット信号RSINが“H”になり、マイクロコンピ
ュータコア1は動作モードに移行する(動作期間
T3 )。
【0009】以上のように、従来のマイクロコンピュー
タは、外部リセット信号RSEXによって内部電源電圧発
生回路5を立ち上げ、外部リセット信号RSEXが“L”
の期間電源安定待ちを行い、外部リセット信号RSEXが
“H”になった後内部リセット信号RSINを“L”にし
て発振安定待ちを行うようになっていた。つまり、内部
電源電圧発生回路5の電源電圧安定待ち期間T1 が終わ
ってから発振安定待ち期間T2 が開始するようになって
いた。
タは、外部リセット信号RSEXによって内部電源電圧発
生回路5を立ち上げ、外部リセット信号RSEXが“L”
の期間電源安定待ちを行い、外部リセット信号RSEXが
“H”になった後内部リセット信号RSINを“L”にし
て発振安定待ちを行うようになっていた。つまり、内部
電源電圧発生回路5の電源電圧安定待ち期間T1 が終わ
ってから発振安定待ち期間T2 が開始するようになって
いた。
【0010】
【発明が解決しようとする課題】上述したように、電気
的に書き換え可能な不揮発性メモリを内蔵したマイクロ
コンピュータでは、内部電源電圧発生回路5を内蔵して
あり、この内部電源電圧発生回路5の出力電圧を安定さ
せるために、電源投入後の一定時間(一般に、数msオ
ーダー)、外部リセット信号RSEXを“L”に保持する
期間が必要であり、その期間は、内部電源電圧発生回路
を必要としないメモリを内蔵したマイクロコンピュータ
の場合において外部リセット信号RSEXを“L”に固定
する期間(数マシンサイクル(一般に、20ns〜20
0ns程度))に比べて1桁以上長くなる。その結果、
外部リセット信号RSEXを“L”に固定する期間の長さ
で、マスクROM等を内蔵したマイクロコンピュータと
フラッシュメモリ等を内蔵したマイクロコンピュータと
の間の仕様の等価性が崩れてしまい、以下のような問題
が生じることになる。つまり、内蔵メモリの種類によっ
て仕様が異なると、ユーザーがフラッシュメモリ内蔵マ
イコンでプログラム開発を行い、量産時にフラッシュメ
モリをマスクROMに置き換えるということができなく
なる。
的に書き換え可能な不揮発性メモリを内蔵したマイクロ
コンピュータでは、内部電源電圧発生回路5を内蔵して
あり、この内部電源電圧発生回路5の出力電圧を安定さ
せるために、電源投入後の一定時間(一般に、数msオ
ーダー)、外部リセット信号RSEXを“L”に保持する
期間が必要であり、その期間は、内部電源電圧発生回路
を必要としないメモリを内蔵したマイクロコンピュータ
の場合において外部リセット信号RSEXを“L”に固定
する期間(数マシンサイクル(一般に、20ns〜20
0ns程度))に比べて1桁以上長くなる。その結果、
外部リセット信号RSEXを“L”に固定する期間の長さ
で、マスクROM等を内蔵したマイクロコンピュータと
フラッシュメモリ等を内蔵したマイクロコンピュータと
の間の仕様の等価性が崩れてしまい、以下のような問題
が生じることになる。つまり、内蔵メモリの種類によっ
て仕様が異なると、ユーザーがフラッシュメモリ内蔵マ
イコンでプログラム開発を行い、量産時にフラッシュメ
モリをマスクROMに置き換えるということができなく
なる。
【0011】本発明の目的は、内部電源電圧発生回路を
内蔵したマイクロコンピュータにおいて、内部電源電圧
発生回路を内蔵しないものと外部リセット信号の発生期
間を同一として、内部電源電圧発生回路の内蔵の有無に
かかわらず同一の仕様を実現することができるマイクロ
コンピュータを提供することである。
内蔵したマイクロコンピュータにおいて、内部電源電圧
発生回路を内蔵しないものと外部リセット信号の発生期
間を同一として、内部電源電圧発生回路の内蔵の有無に
かかわらず同一の仕様を実現することができるマイクロ
コンピュータを提供することである。
【0012】
【課題を解決するための手段】本発明の請求項1記載の
マイクロコンピュータは、クロックを生成する原発振回
路と外部入力電源電圧とは異なる電源電圧を発生する内
部電源電圧発生回路とを有し、外部入力電源投入後にお
ける原発振回路の発振安定待ちと内部電源電圧発生回路
の安定待ちを同期間に並行して行うようにしたことを特
徴とする。
マイクロコンピュータは、クロックを生成する原発振回
路と外部入力電源電圧とは異なる電源電圧を発生する内
部電源電圧発生回路とを有し、外部入力電源投入後にお
ける原発振回路の発振安定待ちと内部電源電圧発生回路
の安定待ちを同期間に並行して行うようにしたことを特
徴とする。
【0013】この構成によると、原発振回路の発振安定
待ちの期間に同時に並行して内部電源電圧発生回路の安
定待ちが行われ、しかも原発振回路の発振が安定するよ
り内部電源電圧発生回路が安定する方が早いことから、
原発振回路の発振が安定した後にマイクロコンピュータ
を動作モードに移行させたときに、内部電源電圧発生回
路は既に安定しているので、マイクロコンピュータの動
作上、何ら支障はない。そのため、外部リセット信号の
発生期間を内部電源電圧発生回路の安定待ちの期間に応
じて長くすることによって内部電源電圧発生回路の安定
を待つということは不要となる。
待ちの期間に同時に並行して内部電源電圧発生回路の安
定待ちが行われ、しかも原発振回路の発振が安定するよ
り内部電源電圧発生回路が安定する方が早いことから、
原発振回路の発振が安定した後にマイクロコンピュータ
を動作モードに移行させたときに、内部電源電圧発生回
路は既に安定しているので、マイクロコンピュータの動
作上、何ら支障はない。そのため、外部リセット信号の
発生期間を内部電源電圧発生回路の安定待ちの期間に応
じて長くすることによって内部電源電圧発生回路の安定
を待つということは不要となる。
【0014】したがって、外部リセット信号の発生期間
を内部電源電圧発生回路のないマイクロコンピュータの
場合と同じ時間、例えば数マシンサイクル(一般に、2
0ns〜200ns程度)に設定することが可能とな
る。その結果、内部電源電圧発生回路を内蔵したマイク
ロコンピュータにおいて、内部電源電圧発生回路を内蔵
しないものと外部リセット信号の発生期間を同一とし、
したがって外部入力電源投入からマイクロコンピュータ
が動作モードに入るまでの時間を同一とすることができ
る。そのため、内部電源電圧発生回路の内蔵の有無にか
かわらず同一の仕様を実現することができ、仕様を統一
することができる。
を内部電源電圧発生回路のないマイクロコンピュータの
場合と同じ時間、例えば数マシンサイクル(一般に、2
0ns〜200ns程度)に設定することが可能とな
る。その結果、内部電源電圧発生回路を内蔵したマイク
ロコンピュータにおいて、内部電源電圧発生回路を内蔵
しないものと外部リセット信号の発生期間を同一とし、
したがって外部入力電源投入からマイクロコンピュータ
が動作モードに入るまでの時間を同一とすることができ
る。そのため、内部電源電圧発生回路の内蔵の有無にか
かわらず同一の仕様を実現することができ、仕様を統一
することができる。
【0015】本発明の請求項2記載のマイクロコンピュ
ータは、外部入力電源電圧の印加と同時に入力される外
部リセット信号の解除に応答して第1の内部リセット信
号を発生するマイクロコンピュータコアと、外部入力電
源電圧とは異なる電源電圧を発生する内部電源電圧発生
回路と、マイクロコンピュータコアの動作タイミングを
決定するクロックを生成する原発振回路と、第1の内部
リセット信号に応答して原発振回路で生成されるクロッ
クをカウントしその値が所定値に達したときに発振安定
待ち終了信号を発生してマイクロコンピュータコアへ供
給することによりマイクロコンピュータコアを動作モー
ドへ移行させる原発振回路安定待ち回路と、外部リセッ
ト信号の解除に応答して第2の内部リセット信号を発生
して内部電源電圧発生回路に供給することにより内部電
源電圧発生回路を起動させ発振安定待ち終了信号に応答
して第2の内部リセット信号を解除する内部電源電圧発
生回路安定待ち回路とを備えている。
ータは、外部入力電源電圧の印加と同時に入力される外
部リセット信号の解除に応答して第1の内部リセット信
号を発生するマイクロコンピュータコアと、外部入力電
源電圧とは異なる電源電圧を発生する内部電源電圧発生
回路と、マイクロコンピュータコアの動作タイミングを
決定するクロックを生成する原発振回路と、第1の内部
リセット信号に応答して原発振回路で生成されるクロッ
クをカウントしその値が所定値に達したときに発振安定
待ち終了信号を発生してマイクロコンピュータコアへ供
給することによりマイクロコンピュータコアを動作モー
ドへ移行させる原発振回路安定待ち回路と、外部リセッ
ト信号の解除に応答して第2の内部リセット信号を発生
して内部電源電圧発生回路に供給することにより内部電
源電圧発生回路を起動させ発振安定待ち終了信号に応答
して第2の内部リセット信号を解除する内部電源電圧発
生回路安定待ち回路とを備えている。
【0016】この構成によると、外部リセット信号の解
除に応答してマイクロコンピュータコアから第1の内部
リセット信号が発生し、この第1の内部リセット信号に
応答して原発振回路安定待ち回路がクロックをカウント
し、その値が所定値に達したときに発振安定待ち終了信
号を発生してマイクロコンピュータコアへ供給すること
によりマイクロコンピュータコアを動作モードへ移行さ
せる。また、外部リセット信号の解除に応答して内部電
源電圧発生回路安定待ち回路から第2の内部リセット信
号が発生し、この第2の内部リセット信号に応答して内
部電源電圧発生回路が起動し、発振安定待ち終了信号に
応答して内部電源電圧発生回路安定待ち回路が第2の内
部リセット信号を解除する。
除に応答してマイクロコンピュータコアから第1の内部
リセット信号が発生し、この第1の内部リセット信号に
応答して原発振回路安定待ち回路がクロックをカウント
し、その値が所定値に達したときに発振安定待ち終了信
号を発生してマイクロコンピュータコアへ供給すること
によりマイクロコンピュータコアを動作モードへ移行さ
せる。また、外部リセット信号の解除に応答して内部電
源電圧発生回路安定待ち回路から第2の内部リセット信
号が発生し、この第2の内部リセット信号に応答して内
部電源電圧発生回路が起動し、発振安定待ち終了信号に
応答して内部電源電圧発生回路安定待ち回路が第2の内
部リセット信号を解除する。
【0017】これによって、原発振回路の発振安定待ち
の期間に同時に並行して内部電源電圧発生回路の安定待
ちが行われ、しかも原発振回路の発振が安定するより内
部電源電圧発生回路が安定する方が早いことから、原発
振回路の発振が安定した後にマイクロコンピュータを動
作モードに移行させたときに、内部電源電圧発生回路は
既に安定しているので、マイクロコンピュータの動作
上、何ら支障はない。
の期間に同時に並行して内部電源電圧発生回路の安定待
ちが行われ、しかも原発振回路の発振が安定するより内
部電源電圧発生回路が安定する方が早いことから、原発
振回路の発振が安定した後にマイクロコンピュータを動
作モードに移行させたときに、内部電源電圧発生回路は
既に安定しているので、マイクロコンピュータの動作
上、何ら支障はない。
【0018】そのため、外部リセット信号の発生期間を
内部電源電圧発生回路の安定待ちの期間に応じて長くす
ることによって内部電源電圧発生回路の安定を待つとい
うことは不要となる。したがって、外部リセット信号の
発生期間を内部電源電圧発生回路のないマイクロコンピ
ュータの場合と同じ時間、例えば数マシンサイクル(一
般に、20ns〜200ns程度)に設定することが可
能となり、外部入力電源投入からマイクロコンピュータ
が動作モードに入るまでの時間を同一にすることができ
る。
内部電源電圧発生回路の安定待ちの期間に応じて長くす
ることによって内部電源電圧発生回路の安定を待つとい
うことは不要となる。したがって、外部リセット信号の
発生期間を内部電源電圧発生回路のないマイクロコンピ
ュータの場合と同じ時間、例えば数マシンサイクル(一
般に、20ns〜200ns程度)に設定することが可
能となり、外部入力電源投入からマイクロコンピュータ
が動作モードに入るまでの時間を同一にすることができ
る。
【0019】その結果、内部電源電圧発生回路を内蔵し
たマイクロコンピュータにおいて、内部電源電圧発生回
路を内蔵しないものと外部リセット信号の発生期間を同
一とし、したがって外部入力電源投入からマイクロコン
ピュータが動作モードに入るまでの時間を同一とするこ
とができる。そのため、内部電源電圧発生回路の内蔵の
有無にかかわらず同一の仕様を実現することができ、仕
様を統一することができる。
たマイクロコンピュータにおいて、内部電源電圧発生回
路を内蔵しないものと外部リセット信号の発生期間を同
一とし、したがって外部入力電源投入からマイクロコン
ピュータが動作モードに入るまでの時間を同一とするこ
とができる。そのため、内部電源電圧発生回路の内蔵の
有無にかかわらず同一の仕様を実現することができ、仕
様を統一することができる。
【0020】本発明の請求項3記載のマイクロコンピュ
ータは、請求項2記載のマイクロコンピュータにおい
て、マイクロコンピュータコアを動作させるためのユー
ザープログラムを格納する電気的に書き換え可能な不揮
発性メモリを有し、内部電源電圧発生回路は外部入力電
源電圧とは異なる電源電圧を発生して不揮発性メモリに
与えるようにしている。
ータは、請求項2記載のマイクロコンピュータにおい
て、マイクロコンピュータコアを動作させるためのユー
ザープログラムを格納する電気的に書き換え可能な不揮
発性メモリを有し、内部電源電圧発生回路は外部入力電
源電圧とは異なる電源電圧を発生して不揮発性メモリに
与えるようにしている。
【0021】この構成によると、内部電源電圧発生回路
から発生する電源電圧によって不揮発性メモリを動作さ
せることができる。その他の作用は請求項2の場合と同
様である。
から発生する電源電圧によって不揮発性メモリを動作さ
せることができる。その他の作用は請求項2の場合と同
様である。
【0022】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図1は、本発明の実施の
形態におけるフラッシュメモリ等の電気的に書き換えが
可能な不揮発性メモリと昇圧および負昇圧を行う内部電
源電圧発生回路とを内蔵したマイクロコンピュータのブ
ロック図を示す。このマイクロコンピュータは、クロッ
クCKを生成する原発振回路3と外部入力電源電圧VCC
と異なる電源電圧VX を発生して不揮発性メモリ2を動
作させるための内部電源電圧発生回路5とを有し、外部
入力電源の投入後における原発振回路3の発振安定待ち
と内部電源電圧発生回路5の安定待ちを同期間に並行し
て行うようにしたことを特徴とする。
図面を参照しながら説明する。図1は、本発明の実施の
形態におけるフラッシュメモリ等の電気的に書き換えが
可能な不揮発性メモリと昇圧および負昇圧を行う内部電
源電圧発生回路とを内蔵したマイクロコンピュータのブ
ロック図を示す。このマイクロコンピュータは、クロッ
クCKを生成する原発振回路3と外部入力電源電圧VCC
と異なる電源電圧VX を発生して不揮発性メモリ2を動
作させるための内部電源電圧発生回路5とを有し、外部
入力電源の投入後における原発振回路3の発振安定待ち
と内部電源電圧発生回路5の安定待ちを同期間に並行し
て行うようにしたことを特徴とする。
【0023】以下、この発明の実施の形態のマイクロコ
ンピュータについて、図1を参照しながら詳細に説明す
る。図1において、マイクロコンピュータコア1は、外
部入力電源電圧VCCの印加と同時に入力される外部リセ
ット信号RSEXの解除(“H”となる状態)に応答して
第1の内部リセット信号RSINを発生する。電気的に書
き換え可能な不揮発性メモリ2は、マイクロコンピュー
タコア1を動作させるためのユーザープログラムを格納
している。
ンピュータについて、図1を参照しながら詳細に説明す
る。図1において、マイクロコンピュータコア1は、外
部入力電源電圧VCCの印加と同時に入力される外部リセ
ット信号RSEXの解除(“H”となる状態)に応答して
第1の内部リセット信号RSINを発生する。電気的に書
き換え可能な不揮発性メモリ2は、マイクロコンピュー
タコア1を動作させるためのユーザープログラムを格納
している。
【0024】原発振回路3は、内蔵の抵抗器および反転
増幅器と外付けの水晶発振子およびコンデンサとから構
成され、マイクロコンピュータ1の動作タイミングを決
定するクロックCKを生成する。原発振回路安定待ち回
路4は、第1の内部リセット信号RSINに応答して原発
振回路3で生成されるクロックCKをカウントしその値
が所定値に達したときに発振安定待ち終了信号Sを発
生、つまり、原発振回路3の発振が安定するのを待って
発振安定待ち終了信号Sを発生してマイクロコンピュー
タコア1へ供給することによりマイクロコンピュータコ
ア1を動作モードへ移行させる。
増幅器と外付けの水晶発振子およびコンデンサとから構
成され、マイクロコンピュータ1の動作タイミングを決
定するクロックCKを生成する。原発振回路安定待ち回
路4は、第1の内部リセット信号RSINに応答して原発
振回路3で生成されるクロックCKをカウントしその値
が所定値に達したときに発振安定待ち終了信号Sを発
生、つまり、原発振回路3の発振が安定するのを待って
発振安定待ち終了信号Sを発生してマイクロコンピュー
タコア1へ供給することによりマイクロコンピュータコ
ア1を動作モードへ移行させる。
【0025】ここで、上記の原発振回路安定待ち回路4
の構成についてさらに説明する。すなわち、第1の内部
リセット信号RSINが“1”になると、マイクロコンピ
ュータ内部の17ビットバイナリカウンタによる原発振
クロックのカウントを開始する。このカウンタがカウン
トを始めてからカウントアップするまでの期間を発振安
定待ちと呼んでいる。
の構成についてさらに説明する。すなわち、第1の内部
リセット信号RSINが“1”になると、マイクロコンピ
ュータ内部の17ビットバイナリカウンタによる原発振
クロックのカウントを開始する。このカウンタがカウン
トを始めてからカウントアップするまでの期間を発振安
定待ちと呼んでいる。
【0026】内部電源電圧発生回路5は、不揮発性メモ
リ2の読み出し動作、書き換え動作を行うために外部入
力電源電圧VCCの昇圧もしくは負昇圧を行うなどして外
部入力電源電圧VCCとは異なる電源電圧VX を発生す
る。この内部電源電圧発生回路5は、具体的には、コン
デンサの容量カップリングによって電圧を昇圧、負昇圧
する構成であり、その構成は従来例と同様である。
リ2の読み出し動作、書き換え動作を行うために外部入
力電源電圧VCCの昇圧もしくは負昇圧を行うなどして外
部入力電源電圧VCCとは異なる電源電圧VX を発生す
る。この内部電源電圧発生回路5は、具体的には、コン
デンサの容量カップリングによって電圧を昇圧、負昇圧
する構成であり、その構成は従来例と同様である。
【0027】内部電源電圧発生回路安定待ち回路6は、
外部リセット信号RSEXの解除に応答して第2の内部リ
セット信号RSINM を発生して内部電源電圧発生回路5
に供給することにより内部電源電圧発生回路5を起動さ
せ発振安定待ち終了信号Sに応答して第2の内部リセッ
ト信号RSINM を解除する。上記の内部電源電圧発生回
路安定待ち回路6は、具体的には、外部リセット信号R
SEXと発振安定待ち終了信号Sとを用いて、内部リセッ
ト信号RSINM を出力する構成となっている。また、第
2の内部リセット信号RSINM は内部電源電圧発生回路
5を起動させるために生成されている。
外部リセット信号RSEXの解除に応答して第2の内部リ
セット信号RSINM を発生して内部電源電圧発生回路5
に供給することにより内部電源電圧発生回路5を起動さ
せ発振安定待ち終了信号Sに応答して第2の内部リセッ
ト信号RSINM を解除する。上記の内部電源電圧発生回
路安定待ち回路6は、具体的には、外部リセット信号R
SEXと発振安定待ち終了信号Sとを用いて、内部リセッ
ト信号RSINM を出力する構成となっている。また、第
2の内部リセット信号RSINM は内部電源電圧発生回路
5を起動させるために生成されている。
【0028】ここで、上記実施の形態の不揮発性メモリ
と内部電源電圧発生回路とを内蔵したマイクロコンピュ
ータにおける電源投入後から動作モードへの移行までの
動作を図2を参照しながら説明する。まず、外部入力電
源電圧VCCの印加と同時に外部リセット信号RSEXを
“L”にする。これによって外部入力電源電圧VCCが立
ち上がる。外部リセット信号RSEXはある一定時間(数
マシンサイクルで、一般に20nsないし200ns)
“L”に固定し、外部入力電源電圧VCCが立ち上がるの
を待つ(外部入力電源電圧立ち上がり待ち期間
T1 ′)。
と内部電源電圧発生回路とを内蔵したマイクロコンピュ
ータにおける電源投入後から動作モードへの移行までの
動作を図2を参照しながら説明する。まず、外部入力電
源電圧VCCの印加と同時に外部リセット信号RSEXを
“L”にする。これによって外部入力電源電圧VCCが立
ち上がる。外部リセット信号RSEXはある一定時間(数
マシンサイクルで、一般に20nsないし200ns)
“L”に固定し、外部入力電源電圧VCCが立ち上がるの
を待つ(外部入力電源電圧立ち上がり待ち期間
T1 ′)。
【0029】つぎに、外部リセット信号RSEXを“L”
から“H”にすると、マイクロコンピュータコア1の内
部リセット信号RSINが“L”になると同時に、内部電
源電圧発生回路安定待ち回路6の第2の内部リセット信
号RSINM が“L”となる。まず、マイクロコンピュー
タコア1の内部リセット信号RSINが“L”になると、
原発振回路安定待ち回路4のタイマは原発振回路3のク
ロックCKのカウントを開始する。このタイマがカウン
トを始めてから所定値をカウントするまでの期間を発振
安定待ちと呼ぶ(発振安定待ち期間T2 )。原発振回路
3の発振安定待ちが終了すると、原発振回路安定待ち回
路4は発振安定待ち終了信号Sを出力する。そして、マ
イクロコンピュータコア1が発振安定待ち終了信号Sを
検出すると、その立ち下がりで内部リセット信号RSIN
が解除され、内部リセット信号RSINが“H”になり、
マイクロコンピュータコア1は動作モードに移行する
(動作期間T3 )。
から“H”にすると、マイクロコンピュータコア1の内
部リセット信号RSINが“L”になると同時に、内部電
源電圧発生回路安定待ち回路6の第2の内部リセット信
号RSINM が“L”となる。まず、マイクロコンピュー
タコア1の内部リセット信号RSINが“L”になると、
原発振回路安定待ち回路4のタイマは原発振回路3のク
ロックCKのカウントを開始する。このタイマがカウン
トを始めてから所定値をカウントするまでの期間を発振
安定待ちと呼ぶ(発振安定待ち期間T2 )。原発振回路
3の発振安定待ちが終了すると、原発振回路安定待ち回
路4は発振安定待ち終了信号Sを出力する。そして、マ
イクロコンピュータコア1が発振安定待ち終了信号Sを
検出すると、その立ち下がりで内部リセット信号RSIN
が解除され、内部リセット信号RSINが“H”になり、
マイクロコンピュータコア1は動作モードに移行する
(動作期間T3 )。
【0030】一方、内部電源電圧発生回路安定待ち回路
6の第2の内部リセット信号RSIN M が“L”となる
と、内部電源電圧発生回路5が起動し始め、その出力電
圧VXが徐々に上昇して安定する。その後、内部電源電
圧発生回路安定待ち回路6で発振安定待ち終了信号Sが
検出されると、第2の内部リセット信号RSINM が解除
され、“H”になる(電源電圧安定待ち期間)。ここ
で、発振安定待ち期間T2は、内部電源電圧発生回路5
の出力電圧VX が安定するのに要する時間に比べて長い
ため、発振安定待ち期間T2 後にマイクロコンピュータ
コア1が動作モードに移行しても、内部電源電圧発生回
路5の出力電圧VX は既に安定しており問題にならな
い。
6の第2の内部リセット信号RSIN M が“L”となる
と、内部電源電圧発生回路5が起動し始め、その出力電
圧VXが徐々に上昇して安定する。その後、内部電源電
圧発生回路安定待ち回路6で発振安定待ち終了信号Sが
検出されると、第2の内部リセット信号RSINM が解除
され、“H”になる(電源電圧安定待ち期間)。ここ
で、発振安定待ち期間T2は、内部電源電圧発生回路5
の出力電圧VX が安定するのに要する時間に比べて長い
ため、発振安定待ち期間T2 後にマイクロコンピュータ
コア1が動作モードに移行しても、内部電源電圧発生回
路5の出力電圧VX は既に安定しており問題にならな
い。
【0031】以上のように、この実施の形態によると、
外部リセット信号RSEXの解除に応答してマイクロコン
ピュータコア1から第1の内部リセット信号RSINが発
生し、この第1の内部リセット信号RSINに応答して原
発振回路安定待ち回路4がクロックCKをカウントし、
その値が所定値に達したときに発振安定待ち終了信号S
を発生してマイクロコンピュータコア1へ供給すること
によりマイクロコンピュータコア1を動作モードへ移行
させる。
外部リセット信号RSEXの解除に応答してマイクロコン
ピュータコア1から第1の内部リセット信号RSINが発
生し、この第1の内部リセット信号RSINに応答して原
発振回路安定待ち回路4がクロックCKをカウントし、
その値が所定値に達したときに発振安定待ち終了信号S
を発生してマイクロコンピュータコア1へ供給すること
によりマイクロコンピュータコア1を動作モードへ移行
させる。
【0032】また、外部リセット信号RSEXの解除に応
答して内部電源電圧発生回路安定待ち回路6から第2の
内部リセット信号RSINM が発生し、この第2の内部リ
セット信号RSINM に応答して内部電源電圧発生回路5
が起動し、発振安定待ち終了信号Sに応答して内部電源
電圧発生回路安定待ち回路6が第2の内部リセット信号
RSINM を解除する。
答して内部電源電圧発生回路安定待ち回路6から第2の
内部リセット信号RSINM が発生し、この第2の内部リ
セット信号RSINM に応答して内部電源電圧発生回路5
が起動し、発振安定待ち終了信号Sに応答して内部電源
電圧発生回路安定待ち回路6が第2の内部リセット信号
RSINM を解除する。
【0033】これによって、原発振回路3の発振安定待
ちの期間に同時に並行して内部電源電圧発生回路5の安
定待ちが行われ、しかも原発振回路3の発振が安定する
より内部電源電圧発生回路5が安定する方が早いことか
ら、原発振回路3の発振が安定した後にマイクロコンピ
ュータコア1を動作モードに移行させたときに、内部電
源電圧発生回路5は既に安定しているので、マイクロコ
ンピュータコア1の動作上、何ら支障はない。
ちの期間に同時に並行して内部電源電圧発生回路5の安
定待ちが行われ、しかも原発振回路3の発振が安定する
より内部電源電圧発生回路5が安定する方が早いことか
ら、原発振回路3の発振が安定した後にマイクロコンピ
ュータコア1を動作モードに移行させたときに、内部電
源電圧発生回路5は既に安定しているので、マイクロコ
ンピュータコア1の動作上、何ら支障はない。
【0034】そのため、外部リセット信号RSEXの発生
期間を内部電源電圧発生回路5の安定待ちの期間に応じ
て長くすることによって内部電源電圧発生回路5の安定
を待つということは不要となる。したがって、外部リセ
ット信号RSEXの発生期間を内部電源電圧発生回路のな
い場合と同じ時間、例えば数マシンサイクル(一般に、
20ns〜200ns程度)に設定することが可能とな
り、外部入力電源投入からマイクロコンピュータコア1
が動作モードに入るまでの時間を同一にすることができ
る。
期間を内部電源電圧発生回路5の安定待ちの期間に応じ
て長くすることによって内部電源電圧発生回路5の安定
を待つということは不要となる。したがって、外部リセ
ット信号RSEXの発生期間を内部電源電圧発生回路のな
い場合と同じ時間、例えば数マシンサイクル(一般に、
20ns〜200ns程度)に設定することが可能とな
り、外部入力電源投入からマイクロコンピュータコア1
が動作モードに入るまでの時間を同一にすることができ
る。
【0035】その結果、内部電源電圧発生回路5を内蔵
したマイクロコンピュータにおいて、内部電源電圧発生
回路を内蔵しないものと外部リセット信号RSEXの発生
期間を同一とし、したがって外部入力電源投入からマイ
クロコンピュータコア1が動作モードに入るまでの時間
を同一とすることができる。そのため、内部電源電圧発
生回路5の内蔵の有無にかかわらず同一の仕様を実現す
ることができ、仕様を統一することができる。その結
果、ユーザーはメモリの種類に依存することなくメモリ
内蔵のマイクロコンピュータを用いてシステムを構築で
きる。
したマイクロコンピュータにおいて、内部電源電圧発生
回路を内蔵しないものと外部リセット信号RSEXの発生
期間を同一とし、したがって外部入力電源投入からマイ
クロコンピュータコア1が動作モードに入るまでの時間
を同一とすることができる。そのため、内部電源電圧発
生回路5の内蔵の有無にかかわらず同一の仕様を実現す
ることができ、仕様を統一することができる。その結
果、ユーザーはメモリの種類に依存することなくメモリ
内蔵のマイクロコンピュータを用いてシステムを構築で
きる。
【0036】なお、内部電源電圧発生回路5は電源電圧
を変換させる回路であり、出力電圧が正および負出力、
また、入力電圧より高い電圧および低い電圧であっても
かまわない。ここで、内部電源電圧発生回路安定待ち回
路6を挿入している理由について詳しく説明する。本マ
イクロコンピュータには、パワーダウンモード(コア内
部を停止状態にし、消費電流を最小にする)があり、こ
の状態から通常モードに移行する際には、外部リセット
信号RSEXを1ms以上“L”にする必要が生じる。こ
こで、外部リセット信号RSEXに連動させて内部電源発
生回路5の出力電圧を安定させていると、パワーダウン
モードから通常モードへ移行するときに、外部リセット
信号RSEXを“L”にする必要が出てくるため、マイク
ロコンピュータも初期状態に戻ってしまう。つまり、パ
ワーダウンモードから通常モードに移行するときに外部
リセット信号RSEXだけを“L”にするために、内部電
源電圧発生回路安定待ち回路6が必要であるのである。
を変換させる回路であり、出力電圧が正および負出力、
また、入力電圧より高い電圧および低い電圧であっても
かまわない。ここで、内部電源電圧発生回路安定待ち回
路6を挿入している理由について詳しく説明する。本マ
イクロコンピュータには、パワーダウンモード(コア内
部を停止状態にし、消費電流を最小にする)があり、こ
の状態から通常モードに移行する際には、外部リセット
信号RSEXを1ms以上“L”にする必要が生じる。こ
こで、外部リセット信号RSEXに連動させて内部電源発
生回路5の出力電圧を安定させていると、パワーダウン
モードから通常モードへ移行するときに、外部リセット
信号RSEXを“L”にする必要が出てくるため、マイク
ロコンピュータも初期状態に戻ってしまう。つまり、パ
ワーダウンモードから通常モードに移行するときに外部
リセット信号RSEXだけを“L”にするために、内部電
源電圧発生回路安定待ち回路6が必要であるのである。
【0037】
【発明の効果】本発明のマイクロコンピュータによれ
ば、外部入力電源の投入後における原発振回路の発振安
定待ちと内部電源電圧発生回路の安定待ちを同期間に並
行して行うようにしたので、内部電源電圧発生回路を内
蔵したマイクロコンピュータにおいて、内部電源電圧発
生回路を内蔵しないものと外部リセット信号の発生期間
を同一とし、したがって外部入力電源投入からマイクロ
コンピュータコアが動作モードに入るまでの時間を同一
とすることができる。そのため、内部電源電圧発生回路
の内蔵の有無にかかわらず同一の仕様を実現することが
でき、仕様を統一することができる。その結果、ユーザ
ーはメモリの種類に依存することなくメモリ内蔵のマイ
クロコンピュータを用いてシステムを構築できる。
ば、外部入力電源の投入後における原発振回路の発振安
定待ちと内部電源電圧発生回路の安定待ちを同期間に並
行して行うようにしたので、内部電源電圧発生回路を内
蔵したマイクロコンピュータにおいて、内部電源電圧発
生回路を内蔵しないものと外部リセット信号の発生期間
を同一とし、したがって外部入力電源投入からマイクロ
コンピュータコアが動作モードに入るまでの時間を同一
とすることができる。そのため、内部電源電圧発生回路
の内蔵の有無にかかわらず同一の仕様を実現することが
でき、仕様を統一することができる。その結果、ユーザ
ーはメモリの種類に依存することなくメモリ内蔵のマイ
クロコンピュータを用いてシステムを構築できる。
【図1】この発明の実施の形態における書き換え可能な
不揮発性メモリ内蔵のマイクロコンピュータの構成を示
すブロック図である。
不揮発性メモリ内蔵のマイクロコンピュータの構成を示
すブロック図である。
【図2】図1のマイクロコンピュータの動作を示すタイ
ミング図である。
ミング図である。
【図3】従来例における書き換え可能な不揮発性メモリ
内蔵のマイクロコンピュータの構成を示すブロック図で
ある。
内蔵のマイクロコンピュータの構成を示すブロック図で
ある。
【図4】図3のマイクロコンピュータの動作を示すタイ
ミング図である。
ミング図である。
1 マイクロコンピュータコア 2 不揮発性メモリ 3 原発振回路 4 原発振回路安定待ち回路 5 内部電源電圧発生回路 6 内部電源電圧発生回路安定待ち回路 VCC 外部入力電源電圧 RSEX 外部リセット信号 RSIN 第1の内部リセット信号 RSINM 第2の内部リセット信号 S 発振安定待ち終了信号
Claims (3)
- 【請求項1】 クロックを生成する原発振回路と外部入
力電源電圧とは異なる電源電圧を発生する内部電源電圧
発生回路とを有するマイクロコンピュータであって、外
部入力電源の投入後における前記原発振回路の発振安定
待ちと前記内部電源電圧発生回路の安定待ちを同期間に
並行して行うようにしたことを特徴とするマイクロコン
ピュータ。 - 【請求項2】 外部入力電源電圧の印加と同時に入力さ
れる外部リセット信号の解除に応答して第1の内部リセ
ット信号を発生するマイクロコンピュータコアと、前記
外部入力電源電圧とは異なる電源電圧を発生する内部電
源電圧発生回路と、前記マイクロコンピュータコアの動
作タイミングを決定するクロックを生成する原発振回路
と、前記第1の内部リセット信号に応答して前記原発振
回路で生成されるクロックをカウントしその値が所定値
に達したときに発振安定待ち終了信号を発生して前記マ
イクロコンピュータコアへ供給することにより前記マイ
クロコンピュータコアを動作モードへ移行させる原発振
回路安定待ち回路と、前記外部リセット信号の解除に応
答して第2の内部リセット信号を発生して前記内部電源
電圧発生回路に供給することにより前記内部電源電圧発
生回路を起動させ前記発振安定待ち終了信号に応答して
前記第2の内部リセット信号を解除する内部電源電圧発
生回路安定待ち回路とを備えたマイクロコンピュータ。 - 【請求項3】 マイクロコンピュータコアを動作させる
ためのユーザープログラムを格納する電気的に書き換え
可能な不揮発性メモリを有し、内部電源電圧発生回路は
外部入力電源電圧とは異なる電源電圧を発生して前記不
揮発性メモリに与えるようにしている請求項2記載のマ
イクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9021535A JPH10222483A (ja) | 1997-02-04 | 1997-02-04 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9021535A JPH10222483A (ja) | 1997-02-04 | 1997-02-04 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10222483A true JPH10222483A (ja) | 1998-08-21 |
Family
ID=12057668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9021535A Pending JPH10222483A (ja) | 1997-02-04 | 1997-02-04 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10222483A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100376871B1 (ko) * | 2000-11-28 | 2003-03-19 | 주식회사 하이닉스반도체 | 파워 업 신호 발생기 |
-
1997
- 1997-02-04 JP JP9021535A patent/JPH10222483A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100376871B1 (ko) * | 2000-11-28 | 2003-03-19 | 주식회사 하이닉스반도체 | 파워 업 신호 발생기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3023238B2 (ja) | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 | |
JP2730530B2 (ja) | 半導体集積回路及びその駆動方法 | |
US8151130B2 (en) | Plural voltage level detection upon power drop for switching to standby mode with or without complete state saving interrupt processing | |
JP2007200016A (ja) | リセット信号生成回路 | |
JP3291569B2 (ja) | マイクロコンピュータ | |
JP3801247B2 (ja) | 電気装置再起動回路 | |
JP2002150788A (ja) | 半導体装置及び半導体装置初期設定方法 | |
JPH10222483A (ja) | マイクロコンピュータ | |
JP4683617B2 (ja) | マイクロコンピュータおよびマイクロコンピュータの最適化方法 | |
JP2000077983A (ja) | 半導体装置 | |
JP2738159B2 (ja) | クロック信号制御回路 | |
JPH05303440A (ja) | デジタル回路のリセット制御装置 | |
JP2695547B2 (ja) | 復帰入力回路 | |
KR100635204B1 (ko) | 외부 전압에 무관하게 안정된 자동 독출 기능을 가지는플래쉬 메모리 장치 및 그 자동 독출 제어 방법 | |
JPH0962403A (ja) | リモートコントローラ | |
JP2005293482A (ja) | クロック制御装置とその制御方法 | |
JP5552909B2 (ja) | 制御装置 | |
KR101270640B1 (ko) | 디지털 기기용 제어회로 장치 및 이를 이용한 디지털기기의 전원 제어 방법 | |
JPH0416805B2 (ja) | ||
KR200299465Y1 (ko) | 마이크로프로세서의 파워 다운 웨이크 업 회로 | |
JP2000113693A (ja) | 不揮発性メモリおよび半導体集積回路 | |
JPH11231963A (ja) | マイクロコンピュータ | |
JP2003091337A (ja) | データ処理用半導体集積回路 | |
JPH11231965A (ja) | マイクロコンピュータ | |
JPS62100128A (ja) | 電源装置 |