JP5867173B2 - 電源起動制御装置 - Google Patents
電源起動制御装置 Download PDFInfo
- Publication number
- JP5867173B2 JP5867173B2 JP2012048298A JP2012048298A JP5867173B2 JP 5867173 B2 JP5867173 B2 JP 5867173B2 JP 2012048298 A JP2012048298 A JP 2012048298A JP 2012048298 A JP2012048298 A JP 2012048298A JP 5867173 B2 JP5867173 B2 JP 5867173B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- activation
- activation control
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
図1は、本発明の第1の実施形態に係る電源起動制御装置30の構成を示すブロック図であり、図2は、図1の起動信号発生回路10の構成を示す回路図である。本実施形態及び以下の各実施形態に係る電源起動制御装置30,30A〜30Eは、例えば携帯電話機などの電子機器に設けられた電源LSIであって、電子機器内の4個の回路に互いに異なる出力電圧をそれぞれ出力する。図1において、電源起動制御装置30は、電源回路1〜4と、起動信号発生回路10を備えたシーケンス回路5と、選択回路7と、タイミング設定回路8と、インターフェース回路9と、入力端子T1及びT2と、出力端子VOUT1,VOUT2,VOUT3,VOUT4とを備えて構成される。また、電源起動制御装置30は、インターフェース回路9を介して外部記憶装置31に接続されている。
図6は、本発明の第2の実施形態に係る電源起動制御装置30Aの構成を示すブロック図である。本実施形態に係る電源起動制御装置30Aは、電源起動制御装置30に比較して、テスト回路11と、アンドゲート13と、入力端子T3とをさらに備え、インターフェース回路9に代えてテストインターフェース回路12を備えた点が異なり、その他の点において電源起動制御装置30と同様に構成される。以下、電源起動制御装置30との相違点のみを説明する。
図7は、本発明の第3の実施形態に係る電源起動制御装置30Bの構成を示すブロック図である。本実施形態に係る電源起動制御装置30Bは、第1の実施形態に係る電源起動制御装置30に比較して、タイミング設定回路8に代えて内部記憶装置8Aと書き込み回路14とを備えた点が異なり、その他の点において電源起動制御装置30と同様に構成される。以下、電源起動制御装置30との相違点のみを説明する。
図8は、本発明の第4の実施形態に係る電源起動制御装置30Cの構成を示すブロック図である。本実施形態に係る電源起動制御装置30Cは、第1の実施形態に係る電源起動制御装置30に比較して、スイッチSW1及びSW2と、出力端子VOUT5とをさらに備え、シーケンス回路5に代えてシーケンス回路5Aを備えた点が異なり、その他の点において電源起動制御装置30と同様に構成される。以下、電源起動制御装置30との相違点のみを説明する。
図11は、本発明の第5の実施形態に係る電源起動制御装置30Dの構成を示すブロック図である。本実施形態に係る電源起動制御装置30Dは、電源起動制御装置30Cに比較して、テスト回路11と、アンドゲート13と、入力端子T3とをさらに備え、インターフェース回路9に代えてテストインターフェース回路12を備えた点が異なり、その他の点において電源起動制御装置30Cと同様に構成される。ここで、テスト回路11と、アンドゲート13と、入力端子T3と、テストインターフェース回路12とは、図6のテスト回路11と、アンドゲート13と、入力端子T3と、テストインターフェース回路12と同様に動作する。
図12は、本発明の第6の実施形態に係る電源起動制御装置30Eの構成を示すブロック図である。本実施形態に係る電源起動制御装置30Eは、電源起動制御装置30Cに比較して、タイミング設定回路8に代えて内部記憶装置8Aと書き込み回路14とを備えた点が異なり、その他の点において電源起動制御装置30Eと同様に構成される。ここで、書き込み回路14及び内部記憶装置8Aは、図7の書き込み回路14及び内部記憶装置8A同様に動作する。内部記憶装置8Aは、電源起動制御装置30Bの外部から書き込み可能なOTP(One Time Programmable)メモリーなどの記憶装置である。
5,5A…シーケンス回路、
6…カウンタ回路、
7…選択回路、
8…タイミング設定回路、
8A…内部記憶装置、
9…インターフェース回路、
10…起動信号発生回路、
11…テスト回路、
12…テストインターフェース回路、
13…アンドゲート、
14…書き込み回路、
31…外部記憶装置、
30,30A〜30E…電源起動制御装置、
SW1,SW2…スイッチ。
Claims (4)
- 所定の出力電圧をそれぞれ出力する複数の電源回路と、
上記複数の電源回路の各起動タイミングを示す入力されるタイミング設定データに基づいて、上記複数の電源回路の起動タイミングをそれぞれ制御するシーケンス回路とを備えた電源起動制御装置において、
上記複数の電源回路の各起動タイミングを示す所定の第1の起動制御データを出力するタイミング設定回路と、
上記複数の電源回路の各起動タイミングを示す所定の第2の起動制御データであって、上記電源起動制御装置の外部に設けられた第1の記憶装置に格納された第2の起動制御データを読み出して出力するインターフェース回路と、
上記電源起動制御装置の外部装置から入力される選択信号であって、上記第1及び第2の起動制御データのうちのいずれの起動制御データを選択するかを示す選択信号に応答して、上記第1の起動制御データ又は上記第2の起動制御データを選択して上記タイミング設定データとして上記シーケンス回路に出力する選択回路とを備えたことを特徴とする電源起動制御装置。 - 上記インターフェース回路は、上記電源起動制御装置のテスト用のインターフェース回路であることを特徴とする請求項1記載の電源起動制御装置。
- 上記タイミング設定回路は、上記第1の起動制御データをあらかじめ格納して出力する第2の記憶装置であることを特徴とする請求項1又は2記載の電源起動制御装置。
- 上記複数の電源回路のうちの1つの電源回路からの出力電圧を、上記第1の記憶装置を起動する電源電圧として上記第1の記憶装置に出力するか否かを切り換える切換手段をさらに備え、
上記インターフェース回路が上記第1の記憶装置から上記第2の起動制御データを読み出すときに、上記シーケンス回路は、上記第2の起動制御データを選択することを示す上記選択信号に応答して、上記複数の電源回路のうちの1つの電源回路からの出力電圧を、上記第1の記憶装置を起動する電源電圧として上記第1の記憶装置に出力するように上記切換手段を制御することを特徴とする請求項1乃至3のうちのいずれか1つに記載の電源起動制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012048298A JP5867173B2 (ja) | 2012-03-05 | 2012-03-05 | 電源起動制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012048298A JP5867173B2 (ja) | 2012-03-05 | 2012-03-05 | 電源起動制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013182603A JP2013182603A (ja) | 2013-09-12 |
JP5867173B2 true JP5867173B2 (ja) | 2016-02-24 |
Family
ID=49273178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012048298A Expired - Fee Related JP5867173B2 (ja) | 2012-03-05 | 2012-03-05 | 電源起動制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5867173B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3089656A4 (en) * | 2014-01-03 | 2017-09-06 | Mc10, Inc. | Integrated devices for low power quantitative measurements |
US10664033B2 (en) | 2016-11-25 | 2020-05-26 | Hitachi Automotive Systems, Ltd. | Power supply circuit |
CN117795458A (zh) * | 2021-08-19 | 2024-03-29 | 罗姆股份有限公司 | 电源管理电路及电子设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07191952A (ja) * | 1993-12-27 | 1995-07-28 | Matsushita Electron Corp | Romデータ読み出し装置 |
JP3480721B2 (ja) * | 2001-02-22 | 2003-12-22 | Necパーソナルプロダクツ株式会社 | 電源オン/オフシーケンス制御装置 |
JP2005309767A (ja) * | 2004-04-21 | 2005-11-04 | Sony Ericsson Mobilecommunications Japan Inc | 電源制御装置、電子機器、及び携帯電話端末 |
JP2007066075A (ja) * | 2005-08-31 | 2007-03-15 | Nikon Corp | 起動/停止ロジック回路 |
-
2012
- 2012-03-05 JP JP2012048298A patent/JP5867173B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013182603A (ja) | 2013-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577021B2 (ja) | 電源投入順序制御装置、方法及びプログラム | |
JP6285779B2 (ja) | パワーマネージメントコントローラ、それを用いたパワーマネージメント回路および電子機器 | |
US7924651B2 (en) | Semiconductor storage device and resetting method for a semiconductor storage device | |
CN103093831A (zh) | 非易失性存储器的基准电流的内置自微调 | |
JP5867173B2 (ja) | 電源起動制御装置 | |
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
CN112306937B (zh) | 服务器中主板器件的设定选择电路、方法、设备及介质 | |
JP2006209451A (ja) | マイクロコンピュータおよびマイクロコンピュータの最適化方法 | |
US9632805B2 (en) | Data storage device and error correction method thereof | |
CN113127275A (zh) | 电子装置及其测试模式启用方法 | |
JP5279817B2 (ja) | 試験装置および試験方法 | |
JP2014027142A (ja) | 組み込み自己テスト回路及び方法、半導体装置、並びに電子機器 | |
JP4383494B1 (ja) | データ処理システム及びデバッグ方法 | |
JP2010160563A (ja) | 半導体装置 | |
JP2009223861A (ja) | 論理検証システム | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
JP4761120B2 (ja) | 電子機器、画像形成装置 | |
CN114356410A (zh) | 安全起电方法、系统、芯片及电子设备 | |
KR101915695B1 (ko) | 실리콘 초기화의 제어된 맞춤화 | |
JP2022040265A (ja) | Rfidタグ及びrfidタグシステム | |
CN117457054A (zh) | Efuse控制方法、控制器、电子设备及存储介质 | |
JP5076600B2 (ja) | 性能試験システム及び性能試験方法 | |
CN117812115A (zh) | 基于应用层控制底层的休眠方法、装置、电子设备及车辆 | |
JP2006215984A (ja) | 回路システム | |
KR20050079534A (ko) | 캐쉬 프로그램 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5867173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |