JP2006209451A - マイクロコンピュータおよびマイクロコンピュータの最適化方法 - Google Patents
マイクロコンピュータおよびマイクロコンピュータの最適化方法 Download PDFInfo
- Publication number
- JP2006209451A JP2006209451A JP2005020447A JP2005020447A JP2006209451A JP 2006209451 A JP2006209451 A JP 2006209451A JP 2005020447 A JP2005020447 A JP 2005020447A JP 2005020447 A JP2005020447 A JP 2005020447A JP 2006209451 A JP2006209451 A JP 2006209451A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- optimization
- microcomputer
- memory
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Abstract
【解決手段】マイクロコンピュータの動作の最適化に用いられる最適化データを格納する不揮発性メモリと、第1クロックに同期して前記不揮発性メモリから、前記不揮発性メモリの動作の最適化に用いられる最適化データであるメモリ最適化データを読み出し、前記メモリ最適化データに基づいて前記不揮発性メモリの動作の最適化を実行する最適化回路とを具備するマイクロコンピュータを構成する。前記最適化回路は、第2クロックに同期して、前記不揮発性メモリから他の最適化データを読み出す。さらに、その場合において、前記最適化回路は、前記第1クロックと前記第2クロックとを選択的に出力するクロック切替え回路を有する構成であることが好ましい。前記クロック切替え回路は、前記不揮発性メモリの最適化の完了に応答して前記第2クロックを出力する。
【選択図】図1
Description
以下の、図面を参照して、本発明を実施するための形態について説明を行う。図1は、本発明のマイクロコンピュータの構成を例示する回路図である。以下の実施の形態において、マイクロコンピュータ1は単一のチップで構成されているものとして説明を行う。なお、これは、本発明が適用される半導体装置が、単一のチップに制限されることを意味するものではない。
図3は、リセット解除後からCPUが動作を開始するまでのクロック切替え回路13の動作を例示するタイミングチャートである。図3の(a)は、リセット信号25の時間変化を示す波形図である。図3の(b)は、マイクロコンピュータ1に備えられる周辺装置のリセットを行う周辺リセット信号の時間変化を示す波形図である。図3の(c)は、動作クロック27の時間変化を示す波形図である。図3の(d)は、選択信号28の時間変化を示す波形図である。図3の(e)は、フラッシュマクロ3のアドレスを示す波形図である。図3の(f)は、フラッシュマクロ3の最適化用データ(フラッシュマクロ3の初期設定用データ)が格納されている領域を指定する制御信号EXの時間変化を示す波形図である。図3の(g)は、フラッシュマクロ3の読み出しクロックRDCKの時間変化を示す波形図である。図3の(h)は、フラッシュマクロ3のデータを示す波形図である。図3の(i)は、フラッシュマクロ3の最適化を行うための最適化用データを示す波形図である。図3の(j)は、フラッシュマクロ3以外の最適化を行うための最適化用データを示す波形図である。図3の(k)は、ユーザが個々に設定するオプションデータを示す波形図である。
2…CPU
3…フラッシュマクロ(フラッシュメモリ)
4…制御ブロック
5…フラッシュコントロールブロック
6…CPUインターフェースブロック
7…第1バス
8…第2バス
9…メモリインターフェース
10…ポート
11…シリアルインターフェース
12…タイマ
13…クロック切替え回路
14…最適化用データ
15…周辺装置
16…テスター
20…第1カウンタ
21…第2カウンタ
22…第1セレクタ
23…3ビットシフトレジスタ
24…第2カウンタ
25…リセット信号
26…第1基準クロック
27…動作クロック
28…選択信号
29…第2基準クロック
Claims (12)
- マイクロコンピュータの動作の最適化に用いられる最適化データを格納する不揮発性メモリと、
第1クロックに同期して前記不揮発性メモリから、前記不揮発性メモリの動作の最適化に用いられる最適化データであるメモリ最適化データを読み出し、前記メモリ最適化データに基づいて前記不揮発性メモリの動作の最適化を実行する最適化回路と
を具備し、
前記最適化回路は、第2クロックに同期して、前記不揮発性メモリから他の最適化データを読み出す
マイクロコンピュータ。 - 請求項1に記載のマイクロコンピュータにおいて、
前記最適化回路は、前記第1クロックと前記第2クロックとを選択的に出力するクロック切替え回路を有し、
前記クロック切替え回路は、前記不揮発性メモリの最適化の完了に応答して前記第2クロックを出力する
マイクロコンピュータ。 - 請求項2に記載のマイクロコンピュータにおいて、
前記クロック切替え回路は、
基準クロックを分周して前記第2クロックを生成する第1カウンタと、
前記第2クロックをさらに分周して前記第1クロックを生成する第2カウンタと、
前記第1クロックと前記第2クロックとを選択的に出力するセレクタと、
前記不揮発性メモリの最適化の完了に応答して選択信号を生成するシフトレジスタと
を含み、
前記セレクタは、前記選択信号に応答して前記第1クロックを前記第2クロックに切り替えて出力する
マイクロコンピュータ。 - 請求項3に記載のマクロコンピュータにおいて、さらに、
前記基準クロックを生成する第1発振器と、
前記クロック切替え回路に、前記基準クロックより精度の高い他の基準クロックを供給する第2発振器と、
CPUと
を備え、
前記クロック切替え回路は、
前記他の最適化データに基づいて実行される最適化が完了することに応答して、前記第2クロックの出力を停止して前記他の基準クロックを出力し、
前記CPUは、前記クロック切替え回路から出力される前記第2基準クロックに同期して動作する
マイクロコンピュータ。 - 請求項6記載のマクロコンピュータにおいて、
前記第1発振器は、電源投入時から第1発振安定時間で前記基準クロックを安定させ、
前記第2発振器は、電源投入時から第2発振安定時間で前記他の基準クロックを安定させ、
前記第1発振安定時間は、前記第2発振安定時間より短い時間である
マイクロコンピュータ。 - 請求項5に記載のマイクロコンピュータにおいて、
前記シフトレジスタは、前記セレクタから出力されるパルスが所定の数に達したときに前記選択信号を出力し、
前記セレクタは、前記選択信号に応答して、出力クロックを前記第1クロックから前記第2クロックに切り替える
マイクロコンピュータ。 - 第1のクロックに応答してメモリから前記メモリの最適化データを読み出して設定し、前記メモリの最適化データの設定が終了した後、前記第1のクロックよりも高速な第2のクロックで前記メモリ以外の回路ブロックに対する最適化データを、前記メモリから読み出して設定する制御回路を備えることを特徴とするマイクロコンピュータ。
- 前記制御回路は、前記回路ブロックに対する最適化データを前記メモリから読み出して設定した後に、前記第2のクロックよりも高速な第3のクロックをCPUに供給し、
前記CPUは、前記第3のクロックに同期して動作を開始することを特徴とする請求項7に記載のマイクロコンピュータ。 - 前記第1のクロック及び前記第2のクロックは、前記第3のクロックよりも電源投入時から安定化までの時間が短い発振器によって生成されていることを特徴とする請求項8または10に記載のマイクロコンピュータ。
- 前記メモリは、不揮発性メモリによって構成されていることを特徴とする請求項7乃至9に記載のマイクロコンピュータ。
- 基準クロックを分周して第1クロックを生成するステップと、
前記第1クロックをさらに分周して第2分周クロックを生成するステップと、
前記第1クロックに同期して不揮発性メモリから、前記不揮発性メモリの動作の最適化に用いられる最適化データであるメモリ最適化データを読み出すステップと、
前記メモリ最適化データに基づいて前記不揮発性メモリの動作の最適化を実行するステップと、
前記不揮発性メモリの動作の最適化の完了に応答して、前記第2クロックに同期して、前記不揮発性メモリから前記不揮発性メモリ以外の装置の最適化データを読み出すステップ
を具備するマイクロコンピュータの最適化方法。 - 請求項11に記載のマクロコンピュータの最適化方法において、さらに、
基準クロックを生成するステップと、
前記基準クロックより精度の高い他の基準クロックを生成するステップと、
前記前記不揮発性メモリ以外の装置の最適化が完了することに応答して、前記第2クロックの出力を停止して前記他の基準クロックを出力するステップと、
前記第2基準クロックに同期してCPUを動作するステップ
を具備するマイクロコンピュータの最適化方法であって、
前記基準クロックは、電源投入時から第1発振安定時間で発振が安定するクロックであり、
前記他の基準クロックは、電源投入時から第2発振安定時間で発振が安定するクロックであり、
前記第1発振安定時間は、前記第2発振安定時間より短い時間である
マイクロコンピュータの最適化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020447A JP4683617B2 (ja) | 2005-01-27 | 2005-01-27 | マイクロコンピュータおよびマイクロコンピュータの最適化方法 |
US11/339,567 US7463547B2 (en) | 2005-01-27 | 2006-01-26 | Micro computer and method of optimizing microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020447A JP4683617B2 (ja) | 2005-01-27 | 2005-01-27 | マイクロコンピュータおよびマイクロコンピュータの最適化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006209451A true JP2006209451A (ja) | 2006-08-10 |
JP4683617B2 JP4683617B2 (ja) | 2011-05-18 |
Family
ID=36914299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005020447A Expired - Fee Related JP4683617B2 (ja) | 2005-01-27 | 2005-01-27 | マイクロコンピュータおよびマイクロコンピュータの最適化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7463547B2 (ja) |
JP (1) | JP4683617B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1873959A3 (en) * | 2006-06-30 | 2012-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Clock synchronization circuit and semiconductor device provided therewith |
TW200832916A (en) * | 2007-01-23 | 2008-08-01 | Holtek Semiconductor Inc | Clock generating circuit and method thereof |
US8515373B2 (en) * | 2011-09-30 | 2013-08-20 | Silicon Laboratories Inc. | Apparatus for providing reference signals and associated methods |
US8570809B2 (en) | 2011-12-02 | 2013-10-29 | Cypress Semiconductor Corp. | Flash memory devices and systems |
US8937846B2 (en) * | 2013-05-09 | 2015-01-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Write level training using dual frequencies in a double data-rate memory device interface |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003178589A (ja) * | 2001-12-10 | 2003-06-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004355362A (ja) * | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | マイクロコンピュータおよびその初期設定方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4014669B2 (ja) * | 1996-04-22 | 2007-11-28 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
US5956289A (en) * | 1997-06-17 | 1999-09-21 | Micron Technology, Inc. | Clock signal from an adjustable oscillator for an integrated circuit |
KR100301367B1 (ko) * | 1998-07-25 | 2001-10-27 | 윤종용 | 감지증폭기제어기능을갖는동기형반도체메모리장치 |
US6272067B1 (en) * | 2000-07-11 | 2001-08-07 | Rosun Technologies, Inc. | SRAM synchronized with an optimized clock signal based on a delay and an external clock |
-
2005
- 2005-01-27 JP JP2005020447A patent/JP4683617B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-26 US US11/339,567 patent/US7463547B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003178589A (ja) * | 2001-12-10 | 2003-06-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004355362A (ja) * | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | マイクロコンピュータおよびその初期設定方法 |
Also Published As
Publication number | Publication date |
---|---|
US7463547B2 (en) | 2008-12-09 |
JP4683617B2 (ja) | 2011-05-18 |
US20060190849A1 (en) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7716545B2 (en) | Semiconductor integrated circuit and method for controlling the same | |
JP4683617B2 (ja) | マイクロコンピュータおよびマイクロコンピュータの最適化方法 | |
US20090167377A1 (en) | Semiconductor storage device and resetting method for a semiconductor storage device | |
JP2006059355A (ja) | マイクロコントローラーによって制御される不揮発性記憶装置 | |
JP2004355362A (ja) | マイクロコンピュータおよびその初期設定方法 | |
JP2009259329A (ja) | 半導体集積回路装置 | |
JP4254932B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
KR100538694B1 (ko) | 반도체 메모리 장치 및 이를 사용하는 전자정보장치 | |
JP2006286048A (ja) | 半導体記憶装置 | |
EP0587445A2 (en) | Semiconductor integrated circuit and IC card using the same | |
JP2000268019A (ja) | 不揮発性メモリ回路を内蔵した半導体集積回路 | |
JP3959270B2 (ja) | 半導体集積回路装置及びその読み出し開始トリガ信号発生方法 | |
US20100287337A1 (en) | Nonvolatile memory device and method of operating the same | |
JP3998452B2 (ja) | 不揮発性メモリの制御回路 | |
JP4043270B2 (ja) | 不揮発性メモリの制御回路 | |
US20230335198A1 (en) | Semiconductor device | |
JP3710931B2 (ja) | マイクロコンピュータ | |
JP2008310459A (ja) | 不揮発性記憶装置 | |
JP4951307B2 (ja) | 半導体記憶装置の読み出し制御回路 | |
JPH10502482A (ja) | 不揮発性シーケンシャルメモリ装置の読出パイプラインの初期化 | |
US11237739B2 (en) | Memory system | |
JP2005309799A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
JP4662019B2 (ja) | 集積回路装置及び電子機器 | |
JP2000276347A (ja) | 携帯電子機器 | |
JP2004061369A (ja) | 半導体集積回路試験装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4683617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |