JP2013182603A - 電源起動制御装置 - Google Patents

Abstract

【課題】ＬＳＩのマスクの改版を行うことなく、さらに機器を開発するユーザーが自由に電源回路の各起動タイミングを変更できる電源起動制御装置を提供する。
【解決手段】シーケンス回路５は、電源回路１〜４の選択回路７からのカウント設定値ＣＯＮＴ１〜ＣＯＮＴ４に基づいて、電源回路１〜４の起動タイミングをそれぞれ制御する。タイミング設定回路８は、所定のカウント設定値Ｃ８１〜Ｃ８４を出力する。インターフェース回路９は、外部記憶装置３１に格納された所定の起動制御データ３１Ｄを読み出してカウント設定値Ｃ９１〜Ｃ９４として出力する。選択回路７は、選択信号ＳＥＬに応答して、カウント設定値Ｃ８１〜Ｃ８４又はカウント設定値Ｃ９１〜Ｃ９４をカウント設定値ＣＯＮＴ１〜ＣＯＮＴ４としてシーケンス回路５に出力する。
【選択図】図１

Description

本発明は、複数の機器に電圧を出力する電源起動制御装置に関する。

携帯型の機器などの電子機器において、電子機器内又は電子機器外の複数の構成要素に電源電圧を供給する電源ＬＳＩ（Large Scale Integration）には、複数の電源電圧をそれぞれ所定の出力タイミングで出力することが求められる。電源ＬＳＩの開発段階では、要求される複数の電源電圧の各出力タイミングが検討され、検討結果は仕様に反映されるが、電源ＬＳＩが実際の装置に組み込まれる時点で、開発段階で想定していた周辺機器が用いられなかったり、仕様が変更されたりして電源ＬＳＩの仕様とは異なる出力タイミングが必要となるケースが発生する。また、電源ＬＳＩの汎用性を考慮すると、電源ＬＳＩに組み込まれている電源電圧の出力タイミング以外の出力タイミングも実現できるようにしておく必要がある。

さらに、電源ＬＳＩの複数の電源電圧の出力タイミングを変更する場合、携帯機器などの電子機器の試作段階ではその電子機器を開発するユーザーが実際の使用状態に近い状態で、電源電圧の出力タイミングの変更を自由に試行でき、量産段階では試作段階で決定された電源電圧の出力タイミングが組み込まれた電源ＬＳＩを使用できることが望ましい。

特許文献１に記載の電子機器の電源装置は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御するための起動制御データを格納するとともに、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する記憶回路とを備え、前記複数の電源回路は、起動の際に、前記記憶回路に格納される起動制御データに基づいて起動制御され、かつ、前記記憶回路に格納される複数の出力電圧制御データに基づいて出力電圧が制御されるようになっていることを特徴とする。

特許文献１記載の電源装置において、複数の電源回路を起動制御するための起動制御データは記憶回路に格納されているので、起動制御データを変更するためには、電源回路をＬＳＩで実現すると、ＬＳＩのマスクの改版が必要になると考えられる。また、特許文献２記載の電源投入順序制御回路は、複数のレギュレータに通電するタイミングのデータを記憶するＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）を備え、上記データはテストインターフェースを介してＥＥＰＲＯＭに書き込まれる。このため、マスクの改版を行わずにレギュレータに通電するタイミングを変更できるが、通常は、電源投入順序制御回路のＩＣ（Integrated Circuit）の内部のＥＥＰＲＯＭへの書き込みはＩＣのメーカーが行い、電源投入順序制御回路を開発するユーザーは自由に行えない。

さらに、特許文献３記載の電源供給システムは、各々入出力用の電源とコア用の電源とが供給されるプロセッサＬＳＩ及び複数の周辺ＬＳＩと、それらＬＳＩへの電源供給を制御するＰＭ（Power Management）ＬＳＩとからなる電源供給システムであって、前記ＰＭＬＳＩは、電池装着時に前記プロセッサＬＳＩと前記ＰＭＬＳＩとの間のインターフェースを動作可能な環境とする手段と、前記インターフェースを介して前記プロセッサＬＳＩから送られてくる電源投入順序を登録する記憶手段と、前記プロセッサＬＳＩから送られてくる指示に応答して前記記憶手段に登録された電源投入順序にしたがって前記プロセッサＬＳＩと前記複数の周辺ＬＳＩとへの電源投入を制御する制御手段とを有することを特徴とする。特許文献３記載のＰＭＬＳＩは電池装着時にプロセッサＬＳＩから電源投入順序を受信するので、ＰＭＬＳＩのマスクの改版を行わずに電源投入順序を変更できる。しかしながら、プロセッサＬＳＩに特殊な回路が必要となり、また、機器の量産段階で電源の電源投入順序が決定された後でもプロセッサＬＳＩに電源投入順序のデータを格納しておく必要があり、余分なコストがかかった。

本発明の目的は以上の問題点を解決し、複数の電源回路を備えた電源起動制御装置において、電源回路の各起動タイミングの変更が必要になった場合、電源起動制御装置のＬＳＩのマスクの改版を行うことなく、機器を開発するユーザーが自由に電源回路の各起動タイミングを変更できる電源起動制御装置を提供することにある。

本発明に係る電源起動制御装置は、所定の出力電圧をそれぞれ出力する複数の電源回路と、上記複数の電源回路の各起動タイミングを示す入力されるタイミング設定データに基づいて、上記複数の電源回路の起動タイミングをそれぞれ制御するシーケンス回路とを備えた電源起動制御装置において、上記複数の電源回路の各起動タイミングを示す所定の第１の起動制御データを出力するタイミング設定回路と、上記複数の電源回路の各起動タイミングを示す所定の第２の起動制御データであって、上記電源起動制御装置の外部に設けられた第１の記憶装置に格納された第２の起動制御データを読み出して出力するインターフェース回路と、上記電源起動制御装置の外部装置から入力される選択信号であって、上記第１及び第２の起動制御データのうちのいずれの起動制御データを選択するかを示す選択信号に応答して、上記第１の起動制御データ又は上記第２の起動制御データを選択して上記タイミング設定データとして上記シーケンス回路に出力する選択回路とを備えたことを特徴とする。

本発明に係る電源起動制御装置によれば、複数の電源回路の各起動タイミングを示す所定の第２の起動制御データであって、電源起動制御装置の外部に設けられた第１の記憶装置に格納された第２の起動制御データを読み出して出力するインターフェース回路と、電源起動制御装置の外部装置から入力される選択信号であって、第１及び第２の起動制御データのうちのいずれの起動制御データを選択するかを示す選択信号に応答して、第１の起動制御データ又は第２の起動制御データを選択してタイミング設定データとしてシーケンス回路に出力する選択回路とを備えたので、電源回路の各起動タイミングの変更が必要になった場合、電源起動制御装置のＬＳＩのマスクの改版を行うことなく、機器を開発するユーザーが自由に電源回路の各起動タイミングを変更できる。

本発明の第１の実施形態に係る電源起動制御装置３０の構成を示すブロック図である。 図１の起動信号発生回路１０の構成を示す回路図である。 図１の外部記憶装置３１に記憶される起動制御データ３１Ｄの一例を示すテーブルである。 図１のシーケンス回路５によって実行される電源起動制御処理を示すフローチャートである。 図１の電源起動制御装置３０の動作を示すタイミングチャートである。 本発明の第２の実施形態に係る電源起動制御装置３０Ａの構成を示すブロック図である。 本発明の第３の実施形態に係る電源起動制御装置３０Ｂの構成を示すブロック図である。 本発明の第４の実施形態に係る電源起動制御装置３０Ｃの構成を示すブロック図である。 図８のシーケンス回路５Ａによって実行される電源起動制御処理を示すフローチャートである。 図８の電源起動制御装置３０Ｃの動作を示すタイミングチャートである。 本発明の第５の実施形態に係る電源起動制御装置３０Ｄの構成を示すブロック図である。 本発明の第６の実施形態に係る電源起動制御装置３０Ｅの構成を示すブロック図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

第１の実施形態．
図１は、本発明の第１の実施形態に係る電源起動制御装置３０の構成を示すブロック図であり、図２は、図１の起動信号発生回路１０の構成を示す回路図である。本実施形態及び以下の各実施形態に係る電源起動制御装置３０，３０Ａ〜３０Ｅは、例えば携帯電話機などの電子機器に設けられた電源ＬＳＩであって、電子機器内の４個の回路に互いに異なる出力電圧をそれぞれ出力する。図１において、電源起動制御装置３０は、電源回路１〜４と、起動信号発生回路１０を備えたシーケンス回路５と、選択回路７と、タイミング設定回路８と、インターフェース回路９と、入力端子Ｔ１及びＴ２と、出力端子ＶＯＵＴ１，ＶＯＵＴ２，ＶＯＵＴ３，ＶＯＵＴ４とを備えて構成される。また、電源起動制御装置３０は、インターフェース回路９を介して外部記憶装置３１に接続されている。

詳細後述するように、電源起動制御装置３０は、所定の出力電圧をそれぞれ出力する電源回路１〜４と、電源回路１〜４の各起動タイミングを示す入力されるタイミング設定データ（カウント設定値ＣＯＮＴ１〜ＣＯＮＴ４）に基づいて、電源回路１〜４の起動タイミングをそれぞれ制御するシーケンス回路５とを備えた電源起動制御装置３０において、所定の第１の起動制御データ（カウント設定値Ｃ８１〜Ｃ８４）を出力するタイミング設定回路８と、電源起動制御装置３０の外部に設けられた外部記憶装置３１に格納された所定の第２の起動制御データ３１Ｄを読み出して出力するインターフェース回路９と、電源起動制御装置３０の外部装置から入力される選択信号ＳＥＬであって、第１及び第２の起動制御データのうちのいずれの起動制御データを選択するかを示す選択信号ＳＥＬに応答して、第１の起動制御データ又は第２の起動制御データを選択して、タイミング設定データとしてシーケンス回路５に出力する選択回路７とを備えたことを特徴とする。

図１において、外部記憶装置３１は、例えばＥＥＰＲＯＭなどの書換え可能な記憶装置であって、電源回路１〜４の各起動タイミングを含む起動制御データ３１Ｄをあらかじめ格納する。図３は、図１の外部記憶装置３１に記憶される起動制御データ３１Ｄの一例を示すテーブルである。図３に示すように、起動制御データ３１Ｄは、外部記憶装置のアドレス０，１，２，３に、電源回路１，２，３，４の起動タイミングをそれぞれ表すカウント値７，５，３，１として格納される。図３の起動制御データ３１Ｄは、各電源回路１，２，３，４がカウント値７，５，３，１に対応する各タイミングで起動されることを表している。外部記憶装置３１は、インターフェース回路９からのチップセレクト信号ＣＳの電圧レベルがハイレベルであるときに、インターフェース回路９からのアドレス信号ＡＤＤに含まれるアドレスに格納された起動制御データ３１Ｄを、インターフェース回路９からのパルス信号ＲＤに従って、出力データＤＡＴＡとしてインターフェース回路９に出力する。インターフェース回路９は、シーケンス回路５からの読出制御信号Ｓ５に応答して、外部記憶装置３１から起動制御データ３１Ｄを読み出すためのアドレス信号ＡＤＤ、チップセレクト信号ＣＳ及びパルス信号ＲＤを発生して外部記憶装置３１に出力する。また、インターフェース回路９は、外部記憶装置からのデータＤＡＴＡを電源回路１，２，３，４の起動タイミングをそれぞれ表すカウント設定値Ｃ９１〜Ｃ９４に直並列変換して選択回路７に出力し、その後、読出終了信号Ｓ９をシーケンス回路５に出力する。

図１において、タイミング設定回路８は、電源回路１，２，３，４の起動タイミングをそれぞれ表す所定のカウント設定値Ｃ８１，Ｃ８２，Ｃ８３，Ｃ８４を、起動制御データとして選択回路７に出力する。なお、外部記憶装置３１に格納されている起動制御データ３１Ｄに含まれる電源回路１〜４の各起動タイミングと、タイミング設定回路８によって設定される電源回路１〜４の各起動タイミングとは互いに異なる。また、選択回路７は、電源起動制御装置３０の外部装置から入力端子Ｔ２を介して入力されるハイレベルの選択信号ＳＥＬに応答してインターフェース回路９からのカウント設定値Ｃ９１〜Ｃ９４を選択する一方、ローレベルの選択信号ＳＥＬに応答してタイミング設定回路８からのカウント設定値Ｃ８１〜Ｃ８４を選択する。そして、選択回路７は、選択したカウント設定値を、電源回路１〜４の各期道タイミングを表すタイミング設定データであるカウント設定値ＣＯＮＴ１〜ＣＯＮＴ４として起動信号発生回路１０のコンパレータ５１〜５４（図２参照。）にそれぞれ出力する。

図２において、起動信号発生回路１０は、カウンタ回路６と、コンパレータ５１〜５４とを備えて構成される。カウンタ回路６は所定のタイミングでカウント動作を開始し、例えば２ミリ秒ごとにカウント値Ｃ６をインクリメントしてコンパレータ５１〜５４に出力する。コンパレータ５１は、カウント値Ｃ６をカウント設定値ＣＯＮＴ１と比較し、カウント値Ｃ６がカウント設定値ＣＯＮＴ１以上であるときに、ハイレベルの起動信号ＥＮ１を発生して電源回路１に出力する。また、コンパレータ５２は、カウント値Ｃ６をカウント設定値ＣＯＮＴ２と比較し、カウント値Ｃ６がカウント設定値ＣＯＮＴ２以上であるときに、ハイレベルの起動信号ＥＮ２を発生して電源回路２に出力する。さらに、コンパレータ５３は、カウント値Ｃ６をカウント設定値ＣＯＮＴ３と比較し、カウント値Ｃ６がカウント設定値ＣＯＮＴ３以上であるときに、ハイレベルの起動信号ＥＮ３を発生して電源回路３に出力する。コンパレータ５４は、カウント値Ｃ６をカウント設定値ＣＯＮＴ４と比較し、カウント値Ｃ６がカウント設定値ＣＯＮＴ４以上であるときに、ハイレベルの起動信号ＥＮ４を発生して電源回路４に出力する。

図１において、電源回路１は、起動信号発生回路１０からのハイレベルの起動信号ＥＮ１に応答して起動され、所定の出力電圧を発生して出力端子ＶＯＵＴ１を介して出力する。また、電源回路２は、起動信号発生回路１０からのハイレベルの起動信号ＥＮ２に応答して起動され、所定の出力電圧を発生して出力端子ＶＯＵＴ２を介して出力する。さらに、電源回路３は、起動信号発生回路１０からのハイレベルの起動信号ＥＮ３に応答して起動され、所定の出力電圧を発生して出力端子ＶＯＵＴ３を介して出力する。またさらに、電源回路４は、起動信号発生回路１０からのハイレベルの起動信号ＥＮ４に応答して起動され、所定の出力電圧を発生して出力端子ＶＯＵＴ４を介して出力する。また、電源回路１〜４はそれぞれ、起動処理を完了すると、起動したことを示す起動完了信号（図示せず。）をシーケンス回路５に出力する。

図４は、図１のシーケンス回路５によって実行される電源起動制御処理を示すフローチャートである。電源起動制御装置３０を搭載する電子機器の電源がオンされると、電源起動制御装置３０の外部装置から入力端子Ｔ１（図１参照。）を介して、シーケンス回路５にハイレベルのパワーオン信号ＰＷＲＯＮが出力される。図４のステップＳ４１において、シーケンス回路５は、パワーオン信号ＰＷＲＯＮの電圧レベルがハイレベルであるか否かを判断し、ＹＥＳのときはステップＳ４２に進む一方、ＮＯのときはステップＳ４１の処理を繰り返して実行する。ステップＳ４２において、シーケンス回路５は、選択信号ＳＥＬの電圧レベルがハイレベルであるか否かを判断し、ＹＥＳのときはステップＳ４３に進む一方、ＮＯのときはステップＳ４５に進む。ステップＳ４２においてＮＯのときは、ステップＳ４３の処理を実行せず、外部記憶装置３１から起動制御データ３１Ｄを読み出さない。

図４のステップＳ４３において、シーケンス回路５は読出制御信号Ｓ５をインターフェース回路９に出力する。これに応答して、インターフェース回路９は外部記憶装置３１から起動制御データ３１Ｄを読み出す。次に、ステップＳ４４において、シーケンス回路５は、インターフェース回路９から読出終了信号Ｓ９を受信したか否かを判断し、ＹＥＳのときはステップＳ４５に進む一方、ＮＯのときはステップＳ４３に戻る。そして、ステップＳ４５において、タイマ回路６を動作させ、ステップＳ４６に進む。ステップＳ４６において、シーケンス回路５は電源回路１〜４から起動完了信号を受信したか否かを判断することにより、電源回路１〜４が起動したか否かを判断し、ＹＥＳのときは電源起動制御処理を終了する一方、ＮＯのときはステップＳ４５に戻る。

図５は、図１の電源起動制御装置３０の動作を示すタイミングチャートである。図５において、記憶装置３１は図３の起動制御データ３１Ｄを格納している。シーケンス回路５は、入力されるパワーオン信号ＰＷＲＯＮの電圧レベルがハイレベルになるタイミングで選択信号ＳＥＬの電圧レベルを判断する。そして、選択信号ＳＥＬの電圧レベルがハイレベルのとき、まず始めにインターフェース回路９に読出制御信号Ｓ５を出力することによりインターフェース回路９を起動して、外部記憶装置３１に格納されている起動制御データ３１Ｄを読み込む。図５の例では、インターフェース回路９は、外部記憶装置リード期間Ｔにおいて、チップセレクト信号ＣＳの電圧レベルをハイレベルに固定し、アドレス信号ＡＤＤに含まれるアドレスを０，１，２，３に順次設定し、パルス信号ＲＤを出力することで外部記憶装置３１から各電源回路１〜４の起動タイミングに関するデータＤＡＴＡをリードしている。図５において、外部記憶装置３１から最初に出力されたデータＤＡＴＡは７であり、このデータは、電源回路１を起動するタイミングを示している。

インターフェース回路９が外部記憶装置３１から起動制御データ３１Ｄを読み出し終えると、シーケンス回路５内のカウンタ回路６が動作を始め２ミリ秒毎にカウント値Ｃ６がインクリメントされる。さらに、シーケンス回路５は外部記憶装置３１から読み込まれた起動制御データ３１Ｄに含まれるカウント設定値Ｃ９１〜Ｃ９４とカウント値Ｃ６が一致する各タイミングで各電源回路１〜４を起動する。図５の例では、電源回路１はカウンタ回路６のカウント値Ｃ６が７となるタイミングで起動される。電源回路２、３、４はそれぞれカウント値Ｃ６が５、３、１となる各タイミングで起動される。なお、パワーオン信号ＰＷＲＯＮ入力がハイレベルになるタイミングで選択信号ＳＥＬの電圧レベルがローレベルであるときは、起動信号発生回路１０は、選択回路７において、タイミング設定回路８からのカウント設定値Ｃ８１〜Ｃ８４が選択され、電源回路１〜４はそれぞれ、カウント設定値Ｃ８１〜Ｃ８４に対応するタイミングで起動される。

以上説明したように、本実施形態によれば、選択信号ＳＥＬの電圧レベルがハイレベルであるとき、外部記憶装置３１に格納された起動制御データ３１Ｄに含まれる各起動タイミングで電源起動制御装置３０の電源回路１〜４を起動できる。従って、電源起動制御装置３０に組み込まれている電源回路１〜４の起動タイミングの変更が必要になった場合、変更後の各起動タイミングの情報を起動制御データ３１Ｄとして格納した外部記憶装置３１をインターフェース回路９に接続し、選択信号ＳＥＬの電圧レベルをハイレベルに固定することで、簡単に電源回路１〜４の起動タイミングを変更できる。さらに、外部記憶装置３１内の起動制御データ３１Ｄは、機器を開発するユーザーが自由に設定できる。すなわち、電源起動制御装置３０のＬＳＩのマスクの改版を行うことなく、機器を開発するユーザーが自由に電源回路１〜４の各起動タイミングを変更できる。

第２の実施形態．
図６は、本発明の第２の実施形態に係る電源起動制御装置３０Ａの構成を示すブロック図である。本実施形態に係る電源起動制御装置３０Ａは、電源起動制御装置３０に比較して、テスト回路１１と、アンドゲート１３と、入力端子Ｔ３とをさらに備え、インターフェース回路９に代えてテストインターフェース回路１２を備えた点が異なり、その他の点において電源起動制御装置３０と同様に構成される。以下、電源起動制御装置３０との相違点のみを説明する。

図６において、テスト回路１１は、入力端子Ｔ３から入力されるテスト信号ＴＥＳＴがディスエーブルされているとき（ローレベルの電圧レベルを有するとき）は動作せず、電源起動制御装置３０Ａのメーカーが電源起動制御装置３０Ａのテストを行う場合にのみ、テスト信号ＴＥＳＴはイネーブルされて（ハイレベルの電圧レベルを有して）にして使用される。テスト時には、例えば、テスト回路１１はテストインターフェース回路１２を介して所定のテスト用の装置に接続される。なお、入力端子Ｔ３、テスト回路１１及びテストインターフェース回路１２は一般的な電源起動制御装置には設けられているので、電源起動制御装置３０Ａのコストアップにはつながらない。

アンドゲート１３は、ハイレベルの選択信号ＳＥＬ及びローレベルのテスト信号ＴＥＳＴに応答して、ハイレベルの選択信号Ｓ１３を発生してシーケンス回路５に出力する。シーケンス回路５は、第１の実施形態に係る電源起動制御装置３０のシーケンス回路５に比較して、選択信号ＳＥＬに代えて選択信号Ｓ１３を入力し、第１の実施形態に係る電源起動制御装置３０のシーケンス回路５と同様に動作する。また、テストインターフェース回路１２は、シーケンス回路５からの読出制御信号Ｓ５に応答して、インターフェース回路９と同様に動作し、外部記憶装置３１から起動制御データ３１Ｄを読み出してカウント設定値Ｃ９１〜Ｃ９４に直並列変換して選択回路７に出力し、その後、読出終了信号Ｓ９をシーケンス回路５に出力する。

従って、本実施形態によれば、外部記憶装置３１はテストインターフェース回路１２に接続されるので、機器を開発するユーザーは電源回路１〜４の各起動タイミングを変更するとき、テスト信号ＴＥＳＴの電圧レベルをローレベルに設定し、選択信号ＳＥＬの電圧レベルをハイレベルに設定することにより、テストインターフェース回路１２を外部記憶装置３１とのインターフェース回路として使用できる。本実施形態によれば、テストインターフェース回路１２を外部記憶装置３１とのインターフェース回路と兼用するので、第１の実施形態に比較して、余分に端子を増やすことなく電源回路１〜４の起動タイミングを変更できる。

第３の実施形態．
図７は、本発明の第３の実施形態に係る電源起動制御装置３０Ｂの構成を示すブロック図である。本実施形態に係る電源起動制御装置３０Ｂは、第１の実施形態に係る電源起動制御装置３０に比較して、タイミング設定回路８に代えて内部記憶装置８Ａと書き込み回路１４とを備えた点が異なり、その他の点において電源起動制御装置３０と同様に構成される。以下、電源起動制御装置３０との相違点のみを説明する。

図７において、内部記憶装置８Ａは、電源起動制御装置３０Ｂの外部装置から書き込み可能なＯＴＰ（One Time Programmable）メモリーなどの記憶装置である。書き込み回路１４は、電源起動制御装置３０Ｂの外部装置から、カウント設定値Ｃ８１〜Ｃ８４を含む起動制御データ８Ｄを受信すると、起動制御データ８Ｄを内部記憶装置８Ａに書き込む。内部記憶装置８Ａは、起動制御データ８Ｄに含まれるカウント設定値Ｃ８１〜Ｃ８４を選択回路７に出力する。

通常、内部記憶装置８Ａへの書き込みは電源起動制御装置３０Ｂのメーカーが行う。電源起動制御装置３０Ｂのメーカーは、複数のユーザー向けにそれぞれ異なった起動制御データ８Ｄを内部記憶装置８Ａに書き込んで出荷する。本実施形態によれば、機器を開発するユーザーが試作時（開発時）に外部記憶装置３１を用いて電源回路１〜４の各起動タイミングを自由に変更して決定し、電源起動制御装置３０Ｂのメーカーは、決定された起動タイミングを含む起動制御データ８Ｄを内部記憶装置８Ａに書き込んで量産できる。これにより、量産時には外部記憶装置３１を用いずに所望の起動タイミングを実現でき、量産コストを削減できる。本実施形態によれば、電源起動制御装置３０ＢのＬＳＩのマスクの改版を行うことなく、機器を開発するユーザーが自由に電源回路１〜４の各起動タイミングを変更できる。

なお、第２の実施形態に係る電源起動制御装置３０Ａにおいて、タイミング設定回路８に代えて内部記憶装置８Ａと書き込み回路１４とを備えてもよい。

第４の実施形態．
図８は、本発明の第４の実施形態に係る電源起動制御装置３０Ｃの構成を示すブロック図である。本実施形態に係る電源起動制御装置３０Ｃは、第１の実施形態に係る電源起動制御装置３０に比較して、スイッチＳＷ１及びＳＷ２と、出力端子ＶＯＵＴ５とをさらに備え、シーケンス回路５に代えてシーケンス回路５Ａを備えた点が異なり、その他の点において電源起動制御装置３０と同様に構成される。以下、電源起動制御装置３０との相違点のみを説明する。

図８において、スイッチＳＷ１は電源回路１の出力端子と出力端子ＶＯＵＴ１との間に接続され、シーケンス回路５Ａの制御の下で、電源回路１からの出力電圧を出力電圧ＶＯＵＴ１に出力するか否かを切り換える。スイッチＳＷ２は電源回路１の出力端子と出力端子ＶＯＵＴ５との間に接続され、シーケンス回路５Ａの制御の下で、電源回路１からの出力電圧を出力端子ＶＯＵＴ５を介して、外部記憶装置３１を起動する電源電圧として外部記憶装置３１に出力するか否かを切り換える。本実施形態において、外部記憶装置３１は出力端子ＶＯＵＴ５から電源電圧を供給されると起動する。

図９は、図８のシーケンス回路５Ａによって実行される電源起動制御処理を示すフローチャートである図９のステップＳ４１において、シーケンス回路５Ａは、パワーオン信号ＰＷＲＯＮの電圧レベルがハイレベルであるか否かを判断し、ＹＥＳのときはステップＳ４２に進む一方、ＮＯのときはステップＳ４１の処理を繰り返して実行する。ステップＳ４２において、シーケンス回路５Ａは、選択信号ＳＥＬの電圧レベルがハイレベルであるか否かを判断し、ＹＥＳのときはステップＳ４３に進む一方、ＮＯのときはステップＳ５１に進む。

ステップＳ５１において、シーケンス回路５Ａは、ハイレベルの起動信号ＥＮ１を発生して電源回路１に出力し、スイッチＳＷ１をオフし、スイッチＳＷ２をオンする。これにより、電源回路１は起動し、電源回路１からの出力電圧はスイッチＳＷ２及び出力端子Ｔ４を介して外部記憶装置３１に供給される。

図９のステップＳ５１に続いて、ステップＳ４３において、シーケンス回路５Ａは読出制御信号Ｓ５をインターフェース回路９に出力する。これに応答して、インターフェース回路９は外部記憶装置３１から起動制御データ３１Ｄを読み出す。次に、ステップＳ４４において、シーケンス回路５Ａは、インターフェース回路９から読出終了信号Ｓ９を受信したか否かを判断し、ＹＥＳのときはステップＳ５２に進む一方、ＮＯのときはステップＳ４３に戻る。ステップＳ４５において、シーケンス回路５Ａは、ローレベルの起動信号ＥＮ１を発生して電源回路１に出力し、スイッチＳＷ１をオンし、スイッチＳＷ２をオフする。これに応答して、電源回路１及び外部記憶装置３１は動作を停止する。

そして、ステップＳ５２続いて、ステップＳ４５において、シーケンス回路５Ａはタイマ回路６を動作させ、ステップＳ４６に進む。ステップＳ４６において、シーケンス回路５Ａは電源回路１〜４から起動完了信号を受信したか否かを判断することにより、電源回路１〜４が起動したか否かを判断し、ＹＥＳのときは電源起動制御処理を終了する一方、ＮＯのときはステップＳ４５に戻る。

図９の電源起動制御処理は、図４の電源起動制御処理にステップＳ５１及びＳ５２の各処理を追加したものである。これにより、外部記憶装置３１から起動制御データ３１Ｄを読み出す前に電源回路１から外部記憶装置３１に電源電圧を供給し、外部記憶装置３１から起動制御データ３１Ｄを読み出した後に電源回路１から外部記憶装置３１に電源電圧を供給することを停止する。なお、パワーオン信号ＰＷＲＯＮの電圧レベルがハイレベルになるタイミングで選択信号ＳＥＬの電圧レベルがローレベルであるの動作は、図４の電源起動制御処理での動作と同一である。

以上説明したように、本実施形態では、電源回路１の出力端子にスイッチＳＷ１及びＳＷ２を接続し、シーケンス回路５ＡからＳＷ１及びＳＷ２をオン／オフ制御することで、電源回路１からの出力電圧を出力端子ＶＯＵＴ１から出力するか、出力端子ＶＯＵＴ５から出力するかを切り換えることができる。また、シーケンス回路５Ａは、外部記憶装置３１から起動制御データ３１Ｄを読み込む際は、電源回路１を起動させた後にスイッチＳＷ２オンして出力端子ＶＯＵＴ５から外部記憶装置３１に電源電圧を供給する一方、通常の動作ではスイッチＳＷ１をオンして出力端子ＶＯＵＴ１から電源電圧を供給する。

図１０は、図８の電源起動制御装置３０Ｃの動作を示すタイミングチャートである。図１０において、パワーオン信号ＰＷＲＯＮの電圧レベルがハイレベルになるタイミングで選択信号ＳＥＬの電圧レベルがハイレベルの場合、シーケンス回路５Ａは、ハイレベルの起動信号ＥＮ１を発生して電源回路１を起動させ、スイッチＳＷ２をオンする。これにより、外部記憶装置３１に電源回路１から電源電圧が供給され、インターフェース回路９により外部記憶装置３１に格納されている起動制御データ３１Ｄを読み込むことができる。外部記憶装置３１から起動制御データ３１Ｄを読み出し終えると、シーケンス回路５ＡはスイッチＳＷ２をオフし、ローレベルの起動信号ＥＮ１を発生して電源回路１を停止させる。そして、シーケンス回路５Ａ内のカウンタ回路６を動作させて、外部記憶装置３１から読み込んだ電源回路１〜４の起動制御データ３１Ｄに基づいて各電源回路１〜４を起動させる。このとき、スイッチＳＷ１はオンにしておく。

本実施形態によれば、外部記憶装置３１の電源として電源起動制御装置３０Ｃ内の電源回路１を使うので、第１の実施形態に比較して、外部記憶装置３１用の余分な電源回路を削減できる。なお、本実施形態において、電源回路１から外部記憶装置３１に電源電圧を供給したが、本発明はこれに限られず、他の電源回路２，３又は４から外部記憶装置３１に電源電圧を供給してもよい。

第５の実施形態．
図１１は、本発明の第５の実施形態に係る電源起動制御装置３０Ｄの構成を示すブロック図である。本実施形態に係る電源起動制御装置３０Ｄは、電源起動制御装置３０Ｃに比較して、テスト回路１１と、アンドゲート１３と、入力端子Ｔ３とをさらに備え、インターフェース回路９に代えてテストインターフェース回路１２を備えた点が異なり、その他の点において電源起動制御装置３０Ｃと同様に構成される。ここで、テスト回路１１と、アンドゲート１３と、入力端子Ｔ３と、テストインターフェース回路１２とは、図６のテスト回路１１と、アンドゲート１３と、入力端子Ｔ３と、テストインターフェース回路１２と同様に動作する。

従って、本実施形態によれば、外部記憶装置３１はテストインターフェース回路１２に接続されるので、機器を開発するユーザーは電源回路１〜４の各起動タイミングを変更するとき、テスト信号ＴＥＳＴの電圧レベルをローレベルに設定し、選択信号ＳＥＬの電圧レベルをハイレベルに設定することにより、テストインターフェース回路１２を外部記憶装置３１とのインターフェース回路として使用できる。本実施形態によれば、テストインターフェース回路１２を外部記憶装置３１とのインターフェース回路と兼用するので、余分に端子を増やすことなく電源回路１〜４の起動タイミングを変更できる。

第６の実施形態．
図１２は、本発明の第６の実施形態に係る電源起動制御装置３０Ｅの構成を示すブロック図である。本実施形態に係る電源起動制御装置３０Ｅは、電源起動制御装置３０Ｃに比較して、タイミング設定回路８に代えて内部記憶装置８Ａと書き込み回路１４とを備えた点が異なり、その他の点において電源起動制御装置３０Ｅと同様に構成される。ここで、書き込み回路１４及び内部記憶装置８Ａは、図７の書き込み回路１４及び内部記憶装置８Ａ同様に動作する。内部記憶装置８Ａは、電源起動制御装置３０Ｂの外部から書き込み可能なＯＴＰ（One Time Programmable）メモリーなどの記憶装置である。

通常、内部記憶装置８Ａへの書き込みは電源起動制御装置３０Ｅのメーカーが行う。電源起動制御装置３０Ｅのメーカーは、複数のユーザー向けにそれぞれ異なった起動制御データ８Ｄを内部記憶装置８Ａに書き込んで出荷する。本実施形態によれば、機器を開発するユーザーが試作時（開発時）に外部記憶装置３１を用いて電源回路１〜４の各起動タイミングを自由に変更して決定し、電源起動制御装置３０Ｅのメーカーは、決定された起動タイミングを含む起動制御データ８Ｄを内部記憶装置８Ａに書き込んで量産できる。これにより、量産時には外部記憶装置３１を用いずに所望の起動タイミングを実現でき、量産コストを削減できる。

１，２，３，４…電源回路、
５，５Ａ…シーケンス回路、
６…カウンタ回路、
７…選択回路、
８…タイミング設定回路、
８Ａ…内部記憶装置、
９…インターフェース回路、
１０…起動信号発生回路、
１１…テスト回路、
１２…テストインターフェース回路、
１３…アンドゲート、
１４…書き込み回路、
３１…外部記憶装置、
３０，３０Ａ〜３０Ｅ…電源起動制御装置、
ＳＷ１，ＳＷ２…スイッチ。

特許第３８９１１３２号公報 特許第４５７７０２１号公報 特許第４５８１９３３号公報

Claims (4)

1. 所定の出力電圧をそれぞれ出力する複数の電源回路と、
   上記複数の電源回路の各起動タイミングを示す入力されるタイミング設定データに基づいて、上記複数の電源回路の起動タイミングをそれぞれ制御するシーケンス回路とを備えた電源起動制御装置において、
   上記複数の電源回路の各起動タイミングを示す所定の第１の起動制御データを出力するタイミング設定回路と、
   上記複数の電源回路の各起動タイミングを示す所定の第２の起動制御データであって、上記電源起動制御装置の外部に設けられた第１の記憶装置に格納された第２の起動制御データを読み出して出力するインターフェース回路と、
   上記電源起動制御装置の外部装置から入力される選択信号であって、上記第１及び第２の起動制御データのうちのいずれの起動制御データを選択するかを示す選択信号に応答して、上記第１の起動制御データ又は上記第２の起動制御データを選択して上記タイミング設定データとして上記シーケンス回路に出力する選択回路とを備えたことを特徴とする電源起動制御装置。
2. 上記インターフェース回路は、上記電源起動制御装置のテスト用のインターフェース回路であることを特徴とする請求項１記載の電源起動制御装置。
3. 上記タイミング設定回路は、上記第１の起動制御データをあらかじめ格納して出力する第２の記憶装置であることを特徴とする請求項１又は２記載の電源起動制御装置。
4. 上記複数の電源回路のうちの１つの電源回路からの出力電圧を、上記第１の記憶装置を起動する電源電圧として上記第１の記憶装置に出力するか否かを切り換える切換手段をさらに備え、
   上記インターフェース回路が上記第１の記憶装置から上記第２の起動制御データを読み出すときに、上記シーケンス回路は、上記第２の起動制御データを選択することを示す上記選択信号に応答して、上記複数の電源回路のうちの１つの電源回路からの出力電圧を、上記第１の記憶装置を起動する電源電圧として上記第１の記憶装置に出力するように上記切換手段を制御することを特徴とする請求項１乃至３のうちのいずれか１つに記載の電源起動制御装置。

Images