JP2017004100A - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP2017004100A JP2017004100A JP2015114817A JP2015114817A JP2017004100A JP 2017004100 A JP2017004100 A JP 2017004100A JP 2015114817 A JP2015114817 A JP 2015114817A JP 2015114817 A JP2015114817 A JP 2015114817A JP 2017004100 A JP2017004100 A JP 2017004100A
- Authority
- JP
- Japan
- Prior art keywords
- digital circuit
- circuit
- reset
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
【課題】 複数電源動作をするデジタル回路を備えた電子回路において、動作の信頼性を高めることができる電子回路を提供する。。【解決手段】 第2のデジタル回路117による測定動作が完了すると、第1のデジタル回路15がコマンドCOMMの入力可能状態になる前に、第2のデジタル回路117が自らリセット動作を行う。すなわち、第2のデジタル回路117がリセット動作を行った後に、第1のデジタル回路15がコマンドを入力する。第2のデジタル回路117は、測定動作開始のためのリセットをリセット回路13の判定結果を基に行い、測定動作終了後に内部リセット部35により内部でリセット動作を行う。【選択図】図6
Description
本発明は、複数の電源で動作する電子回路に関するものである。
デジタル回路では、電源投入時に動作クロックの発振状態が安定するまで所定の時間を要する。そのため、デジタル回路では、電源の初期投入時に、電源電圧が安定するまで、カウンタ部が所定のカウント値にカウントアップ動作を行い、所定のカウント値になってからデジタル処理を開始する。
センサ用ICにおいて、小規模化及び省電力を目的とし、2つ以上の電源ドメインに分割された、デジタル回路を備える場合がある。
このようなセンサ用ICでは、一定条件の下、所定の電源を非動作状態にして所定のデジタル回路への電源供給を停止し、当該デジタル回路を非動作状態にする。
しかしながら、上述したように所定の電源を非動作状態にする途中で、デジタル回路がリセットされる前にコマンドを受け付けてしまい、デジタル回路が不定の状態で処理を開始し、誤動作してしまう可能性があるという問題がある。
このようなセンサ用ICでは、一定条件の下、所定の電源を非動作状態にして所定のデジタル回路への電源供給を停止し、当該デジタル回路を非動作状態にする。
しかしながら、上述したように所定の電源を非動作状態にする途中で、デジタル回路がリセットされる前にコマンドを受け付けてしまい、デジタル回路が不定の状態で処理を開始し、誤動作してしまう可能性があるという問題がある。
本発明はかかる事情に鑑みてなされたものであり、その目的は、複数の電源で動作するデジタル回路を備えた電子回路において、動作の信頼性を高めることができる電子回路を提供することにある。
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の電子回路は、第1の電源電圧で動作し、前記第1の電源電圧より小さい第2の電源電圧を出力するレギュレータと、入力したコマンドを基に、前記レギュレータを起動する第1のデジタル回路と、前記レギュレータからの前記第2の電源電圧が所定の電圧以上であるという条件を満たしたか否かを判定するリセット回路と、前記第2の電源電圧を基に動作し、前記リセット回路が前記条件を満たしたと判定してから所定時間経過後に測定動作を行い、測定完了後に測定結果を前記第1のデジタル回路に出力し、前記リセット回路が前記条件を満たさないと判定している間は非動作状態となる第2のデジタル回路とを有し、前記第2のデジタル回路は、前記測定結果を前記第1のデジタル回路に出力した後、前記第1のデジタル回路が前記コマンドの入力可能状態になる前に、自らのリセット動作を行う。
この構成によれば、第2のデジタル回路による測定動作が完了すると、第1のデジタル回路がコマンドの入力可能状態になる前に、第2のデジタル回路が自らリセット動作を行う。すなわち、第2のデジタル回路がリセット動作を行った後に、第1のデジタル回路がコマンドを入力する。そのため、第1のデジタル回路が入力したコマンドを実行する際に、第2のデジタル回路はリセットされており、誤動作はしない。
また、この構成によれば、第2のデジタル回路は、測定動作開始のためのリセットをリセット回路の判定結果を基に行い、測定動作終了後に内部でリセット動作を行う。測定動作終了後、短時間で内部リセットを安定して実行できる。
また、この構成によれば、第2のデジタル回路は、測定動作開始のためのリセットをリセット回路の判定結果を基に行い、測定動作終了後に内部でリセット動作を行う。測定動作終了後、短時間で内部リセットを安定して実行できる。
好適には本発明の電子回路の前記第1のデジタル回路は、前記測定結果を入力した後に、前記レギュレータを非動作状態にする。
この構成によれば、第2のデジタル回路が測定動作を完了した後に、前記レギュレータを非動作状態にし、続いて第2のデジタル回路を非動作状態にする。そのため、省電力化を図れることができる。
この構成によれば、第2のデジタル回路が測定動作を完了した後に、前記レギュレータを非動作状態にし、続いて第2のデジタル回路を非動作状態にする。そのため、省電力化を図れることができる。
好適には本発明の電子回路の前記第1のデジタル回路は、前記第1の電源電圧で動作する。
この構成によれば、前記第1のデジタル回路と前記第2のデジタル回路とを異なる電圧で駆動できる。また、前記レギュレータに入力する第1の電源電圧で前記第1のデジタル回路に供給することで構成を簡単にできる。
この構成によれば、前記第1のデジタル回路と前記第2のデジタル回路とを異なる電圧で駆動できる。また、前記レギュレータに入力する第1の電源電圧で前記第1のデジタル回路に供給することで構成を簡単にできる。
好適には本発明の電子回路の前記第2のデジタル回路は、オシレータ及びカウンタ部を備えており、前記リセット回路は、前記条件を満たしたと判定すると前記オシレータを起動し、前記第2のデジタル回路は、前記オシレータからのクロック信号を基に前記カウンタ部がカウントを開始し、前記カウント値が所定のカウント値になった後に前記測定動作を開始する。
この構成によれば、前記リセット回路によって前記第2のデジタル回路の前記オシレータを起動することで前記第2のデジタル回路を動作状態にし、前記第2のデジタル回路が前記カウンタ部によりカウントをすることで、自ら測定動作の開始タイミングを知ることができる。
好適には本発明の電子回路の前記第2のデジタル回路は、前記リセット動作において前記カウント値を初期値にする。
この構成によれば、前記第2のデジタル回路は、自らリセット動作をする際に前記カウント値が初期値に設定されるため、その直後に、第1のデジタル回路がコマンドを入力して実行しても、誤動作しない。
この構成によれば、前記第2のデジタル回路は、自らリセット動作をする際に前記カウント値が初期値に設定されるため、その直後に、第1のデジタル回路がコマンドを入力して実行しても、誤動作しない。
好適には本発明の電子回路の前記第2のデジタル回路は、前記リセット動作後に、前記リセット回路が前記条件を満たさないと判定すると、前記オシレータを非動作状態にする。
この構成によれば、前記レギュレータが非動作状態になり、第2の電源電圧が低下すると、前記リセット回路により前記オシレータを非動作状態にして前記第2のデジタル回路を非動作状態にできる。
そのため、測定動作終了後に、レギュレータ及び第2のデジタル回路を非動作状態にでき、省電力化を図れる。
この構成によれば、前記レギュレータが非動作状態になり、第2の電源電圧が低下すると、前記リセット回路により前記オシレータを非動作状態にして前記第2のデジタル回路を非動作状態にできる。
そのため、測定動作終了後に、レギュレータ及び第2のデジタル回路を非動作状態にでき、省電力化を図れる。
好適には本発明の電子回路の前記第2のデジタル回路は、センサ制御回路である。
本発明によれば、複数の電源で動作するデジタル回路を備えた電子回路において、動作の信頼性を高めることができる電子回路を提供することができる。
以下、本発明の実施形態の電子回路について説明する。
<比較例>
本発明の実施形態を説明する前に、その比較例に係る電子回路と、その課題を説明する。
図1は、本発明の実施形態の比較例としての電子回路1の構成図である。
図1に示すように、電子回路1は、例えば、レギュレータ11、リセット回路13、第1のデジタル回路15及び第2のデジタル回路17を有する。
第1のデジタル回路15は、第1の電源電圧VDD1により駆動される。第2のデジタル回路17は、レギュレータ11が生成した第2の電源電圧VDD2により駆動される。第2の電源電圧VDD2は、第1の電源電圧VDD1より電圧幅が小さい。
本発明の実施形態を説明する前に、その比較例に係る電子回路と、その課題を説明する。
図1は、本発明の実施形態の比較例としての電子回路1の構成図である。
図1に示すように、電子回路1は、例えば、レギュレータ11、リセット回路13、第1のデジタル回路15及び第2のデジタル回路17を有する。
第1のデジタル回路15は、第1の電源電圧VDD1により駆動される。第2のデジタル回路17は、レギュレータ11が生成した第2の電源電圧VDD2により駆動される。第2の電源電圧VDD2は、第1の電源電圧VDD1より電圧幅が小さい。
第2のデジタル回路17は、当該電圧幅が少ない第2の電源電圧VDD2に対応できる素子を用いて構成され、小規模にできる。
第2のデジタル回路17は、比較的電流リークが大きいので、不要なときはレギュレータ11の動作を停止し、第2のデジタル回路17に第2の電源電圧VDD2が供給されないようにする。
第2のデジタル回路17は、比較的電流リークが大きいので、不要なときはレギュレータ11の動作を停止し、第2のデジタル回路17に第2の電源電圧VDD2が供給されないようにする。
図2及び図3は、図1に示す電子回路1の動作例を説明するためのフローチャートである。
図4は、図1に示す電子回路1の各信号のタイミングチャートである。
図1に示す比較例としての電子回路1では、第1のデジタル回路15が外部からコマンドCOMMを受信し(ステップST1)、第2のデジタル回路17の動作が要求されると、図4Aに示すように第1のデジタル回路15が信号reg_enを動作状態(例えば、ハイレベルH)とする(ステップST2)。これにより、図4Bに示すようにレギュレータ11が起動し、第2の電源電圧VDD2が上昇する(ステップST3)。
図4は、図1に示す電子回路1の各信号のタイミングチャートである。
図1に示す比較例としての電子回路1では、第1のデジタル回路15が外部からコマンドCOMMを受信し(ステップST1)、第2のデジタル回路17の動作が要求されると、図4Aに示すように第1のデジタル回路15が信号reg_enを動作状態(例えば、ハイレベルH)とする(ステップST2)。これにより、図4Bに示すようにレギュレータ11が起動し、第2の電源電圧VDD2が上昇する(ステップST3)。
リセット回路13は、レギュレータ11から出力される第2の電源電圧VDD2が所定のリセット解除レベルに達したか否かを監視し(ステップST4)、図4Cに示すように、否定判定の場合には信号rst_bを非動作状態(ローレベルL)とし(ステップST5)、肯定判定の場合は信号rst_bを動作状態(ハイレベルH)とする(ステップST6)。
第2のデジタル回路17は、信号rst_bが動作状態(ハイレベルH)となると、図4Dに示すように、オシレータ31を起動し、クロック信号clkにパルスを発生する(ステップST7)。
第2のデジタル回路17のカウンタ部33は、図4Eに示すように、クロック信号clsのパルスをカウントし(ステップST8)、図4Fに示すように、所定のカウント値に達するまでは内部リセット部35が信号int_rst_bを非動作状態(ローレベルL)とし(ステップST9)、所定のカウント値に達すると内部リセット部35が信号int_rst_bを動作状態(ハイレベルH)とする(ステップST10)。
すなわち、レギュレータ11からの第2の電源電圧VDD2が安定するまで、カウンタ部33で書で一定時間カウントを行って待機し、その後、信号int_rst_bを動作状態(ハイレベルH)にして測定動作を開始する。
第2のデジタル回路17のカウンタ部33は、図4Eに示すように、クロック信号clsのパルスをカウントし(ステップST8)、図4Fに示すように、所定のカウント値に達するまでは内部リセット部35が信号int_rst_bを非動作状態(ローレベルL)とし(ステップST9)、所定のカウント値に達すると内部リセット部35が信号int_rst_bを動作状態(ハイレベルH)とする(ステップST10)。
すなわち、レギュレータ11からの第2の電源電圧VDD2が安定するまで、カウンタ部33で書で一定時間カウントを行って待機し、その後、信号int_rst_bを動作状態(ハイレベルH)にして測定動作を開始する。
第2のデジタル回路17の測定部37は、測定動作を開始する(ステップST11)。当該測定動作は、第2のデジタル回路17の制御対象となるセンサの検出結果の読取処理等である。
測定部37は、測定が完了すると、測定結果データmrを第1のデジタル回路15に出力する(ステップST12)。
第1のデジタル回路15は、測定結果データmrを入力すると、図4Cに示すように、信号reg_enを非動作状態(例えば、ローレベル)とする(ステップST13)。これにより、レギュレータ11が非動作状態となり、図4Bに示すように、第2の電源電圧VDD2がゆっくりと下がり始める(ステップST14)。
また、第1のデジタル回路15が信号reg_enを非動作状態(例えば、ローレベルL)とすることで、第1のデジタル回路15が新たにコマンドCOMMを受付可能状態になる。
測定部37は、測定が完了すると、測定結果データmrを第1のデジタル回路15に出力する(ステップST12)。
第1のデジタル回路15は、測定結果データmrを入力すると、図4Cに示すように、信号reg_enを非動作状態(例えば、ローレベル)とする(ステップST13)。これにより、レギュレータ11が非動作状態となり、図4Bに示すように、第2の電源電圧VDD2がゆっくりと下がり始める(ステップST14)。
また、第1のデジタル回路15が信号reg_enを非動作状態(例えば、ローレベルL)とすることで、第1のデジタル回路15が新たにコマンドCOMMを受付可能状態になる。
リセット回路13は、レギュレータ11から出力される第2の電源電圧VDD2を監視し、第2の電源電圧VDD2がリセット解除レベル未満となったか否かを判定し(ステップST15)、否定判定の場合には動作状態(ハイレベルH)を示す信号rst_bを出力し、オシレータ31を継続して動作状態とし(ステップST16)、肯定判定の場合には非動作状態(ローレベルL)を示す信号rst_bを出力すると共に、内部リセット部35が非動作状態(ローレベルL)を示す内部リセット信号int_rst_bを発生する(ステップST17)。
これにより、図4E及び図4Fに示すように、第2のデジタル回路17内で、内部リセット信号int_rst_bが非動作状態(ローレベルL)に切り換わることにより、カウンタ部33のカウント値がリセットされる(ステップST18)。
ところで、上述した比較例としての電子回路1は、図5A,図5B及び図5Cに示すように、測定終了直後のリセットが完全にかかっていない状態で、再度コマンドCOMMを受信すると、図5Eに示すように、第2のデジタル回路17の内部が正常に初期化されない状態、すなわち第2のデジタル回路17がリセット(カウンタ部33が初期化)される前に、信号rst_bが動作状態(ハイレベルH)となり、測定動作が開始されてしまう。
そのため、第2のデジタル回路17における測定に誤動作が生じるという問題がある。
そのため、第2のデジタル回路17における測定に誤動作が生じるという問題がある。
このような問題を解決するために、第1のデジタル回路15にオシレータを持たせ、信号rst_bが落ち切るまでカウンタ部33のカウントを待機してから、コマンド受信可能状態にする方法が考えられるが、第1のデジタル回路15に新たにオシレータを持たせる必要があり、大規模化且つ高価格化するという問題がある。
<本発明の実施形態>
本発明の実施形態は、上述した比較例に係る電子回路1の課題を解決するものである。
図6は、本発明の実施形態としての電子回路101の構成図である。
図6に示すように、電子回路101は、例えば、レギュレータ11、リセット回路13、第1のデジタル回路15及び第2のデジタル回路117を有する。
電子回路101は、第2のデジタル回路117が比較例の第2のデジタル回路17と異なる。図6において、図1と同じ符号を付した構成要素は、基本的には第1実施形態で説明した同一符号の構成要素と同様の機能を有する。
本発明の実施形態は、上述した比較例に係る電子回路1の課題を解決するものである。
図6は、本発明の実施形態としての電子回路101の構成図である。
図6に示すように、電子回路101は、例えば、レギュレータ11、リセット回路13、第1のデジタル回路15及び第2のデジタル回路117を有する。
電子回路101は、第2のデジタル回路117が比較例の第2のデジタル回路17と異なる。図6において、図1と同じ符号を付した構成要素は、基本的には第1実施形態で説明した同一符号の構成要素と同様の機能を有する。
以下、電子回路101の各構成要素について詳細に説明する。
レギュレータ11は、信号reg_enが動作状態(例えば、ハイレベルH)のときに動作状態となり、信号reg_enを非起動状態(例えば、ローレベルL)のときに非動作状態となる。
レギュレータ11は、外部から第1の電源電圧VDD1の供給を受け、動作状態において、第1の電源電圧VDD1より小さい第2の電源電圧VDD2を生成し、これをリセット回路13及び第2のデジタル回路117に供給する。第2の電源電圧VDD2は、第1の電源電圧VDD1より電圧幅が小さい。
また、レギュレータ11は、非動作状態において、第2の電源電圧VDD2を発生しない。
レギュレータ11は、信号reg_enが動作状態(例えば、ハイレベルH)のときに動作状態となり、信号reg_enを非起動状態(例えば、ローレベルL)のときに非動作状態となる。
レギュレータ11は、外部から第1の電源電圧VDD1の供給を受け、動作状態において、第1の電源電圧VDD1より小さい第2の電源電圧VDD2を生成し、これをリセット回路13及び第2のデジタル回路117に供給する。第2の電源電圧VDD2は、第1の電源電圧VDD1より電圧幅が小さい。
また、レギュレータ11は、非動作状態において、第2の電源電圧VDD2を発生しない。
リセット回路13は、レギュレータ11からの第2の電源電圧VDD2がリセット解除レベル(所定の電圧)以上であるという条件を満たしたか否かを判定する。リセット解除レベルは、第2のデジタル回路117が正常に動作するために規定されている電源電圧である。
リセット回路13は、第2の電源電圧VDD2が所定のリセット解除レベル以上であるという条件判定が否定判定の場合には信号rst_bを非動作状態(ローレベルL)とし、肯定判定の場合は信号rst_bを動作状態(ハイレベルH)とする。
リセット回路13は、第2の電源電圧VDD2が所定のリセット解除レベル以上であるという条件判定が否定判定の場合には信号rst_bを非動作状態(ローレベルL)とし、肯定判定の場合は信号rst_bを動作状態(ハイレベルH)とする。
第1のデジタル回路15は、第1の電源電圧VDD1により駆動される。
第1のデジタル回路15は、信号reg_enによりレギュレータ11の動作状態を制御する。すなわち、第1のデジタル回路15は、コマンドCOMMを入力すると、信号reg_enを動作状態に切り換える。また、第1のデジタル回路15は、第2のデジタル回路117から測定結果データmrを入力すると、信号reg_enを非動作状態に切り換える。
第1のデジタル回路15は、信号reg_enによりレギュレータ11の動作状態を制御する。すなわち、第1のデジタル回路15は、コマンドCOMMを入力すると、信号reg_enを動作状態に切り換える。また、第1のデジタル回路15は、第2のデジタル回路117から測定結果データmrを入力すると、信号reg_enを非動作状態に切り換える。
第2のデジタル回路117は、レギュレータ11が生成した第2の電源電圧VDD2により駆動される。
第2のデジタル回路117は、第1の電源電圧VDD1に比べて電圧幅が少ない第2の電源電圧VDD2に対応できる素子を用いて構成され、小規模にできる。
第2のデジタル回路117は、比較的電流リークが大きいので、不要なときはレギュレータ11の動作を停止し、第2のデジタル回路117に第2の電源電圧VDD2が供給されないようにする。
第2のデジタル回路117は、第1の電源電圧VDD1に比べて電圧幅が少ない第2の電源電圧VDD2に対応できる素子を用いて構成され、小規模にできる。
第2のデジタル回路117は、比較的電流リークが大きいので、不要なときはレギュレータ11の動作を停止し、第2のデジタル回路117に第2の電源電圧VDD2が供給されないようにする。
第2のデジタル回路117は、リセット回路13からの信号rst_bが非動作状態(ローレベルL)から動作状態(ハイレベルH)に切り換わると、オシレータ31を起動し、クロック信号clkにパルスを発生する。そして、第2のデジタル回路117のカウンタ部33は、クロック信号clsのパルスをカウントする。内部リセット部35は、カウンタ部33のカウント値が所定のカウント値に達するまでは信号int_rst_bを非動作状態(ローレベルL)とし、所定のカウント値に達すると信号int_rst_bを動作状態(ハイレベルH)とする。
すなわち、レギュレータ11からの第2の電源電圧VDD2が安定するまで、カウンタ部33で一定時間カウントを行って待機し、その後、信号int_rst_bを動作状態(ハイレベルH)にして測定動作を開始する。
第2のデジタル回路117の測定部37は、測定動作を開始する。当該測定動作は、第2のデジタル回路17の制御対象となるセンサの検出結果の読取処理等である。
測定部37は、測定が完了すると、測定結果データmrを第1のデジタル回路15に出力する。
測定部37は、測定が完了すると、測定結果データmrを第1のデジタル回路15に出力する。
第2のデジタル回路117は、測定結果データmrを第1のデジタル回路15に出力した後、即座に、自らのリセット動作(内部リセット動作)を行い、信号int_rst_bを非動作状態(ローレベルL)とし、カウンタ部33のカウント値を初期値にリセットする。
第2のデジタル回路117は、リセット回路13からの信号rst_bが動作状態(ハイレベルH)から非動作状態(ローレベルL)に切り換わると、オシレータ31を非動作状態とする。
図2及び図7は、図6に示す本発明の実施形態に係る電子回路101の動作例を説明するためのフローチャートである。
図8は、測定動作完了直後にコマンドCOMMを受信した場合の図6に示す電子回路101の各信号のタイミングチャートである。
図9は、測定動作完了直後にコマンドCOMMを受信しない場合の図6に示す電子回路101の各信号のタイミングチャートである。
図8は、測定動作完了直後にコマンドCOMMを受信した場合の図6に示す電子回路101の各信号のタイミングチャートである。
図9は、測定動作完了直後にコマンドCOMMを受信しない場合の図6に示す電子回路101の各信号のタイミングチャートである。
電子回路101の 図2に示すステップST1〜ST10、並びに図7に示すステップST11,ST12の動作は、比較例の電子回路1の同じ符号のステップの動作と基本的には同じである。
以下、各ステップの動作を説明する。
以下、各ステップの動作を説明する。
ステップST1:
電子回路101の第1のデジタル回路15が外部からコマンドCOMMを入力し、コマンドCOMMによって第2のデジタル回路117の機能(例えば、測定機能)の実行が要求されると、ステップST2に進む。
電子回路101の第1のデジタル回路15が外部からコマンドCOMMを入力し、コマンドCOMMによって第2のデジタル回路117の機能(例えば、測定機能)の実行が要求されると、ステップST2に進む。
ステップST2:
図8Aに示すように第1のデジタル回路15は、信号reg_enを動作状態(例えば、ハイレベルH)とする。
図8Aに示すように第1のデジタル回路15は、信号reg_enを動作状態(例えば、ハイレベルH)とする。
ステップST3:
信号reg_enを動作状態(例えば、ハイレベルH)となったことにより、レギュレータ11が起動し、図8Bに示すように、第2の電源電圧VDD2が上昇する。
信号reg_enを動作状態(例えば、ハイレベルH)となったことにより、レギュレータ11が起動し、図8Bに示すように、第2の電源電圧VDD2が上昇する。
ステップST4:
リセット回路13は、レギュレータ11から出力される第2の電源電圧VDD2が所定のリセット解除レベルに達したか否かを監視し、否定判定の場合にはステップST5に進み、肯定判定の場合にはステップST6に進む。
リセット回路13は、レギュレータ11から出力される第2の電源電圧VDD2が所定のリセット解除レベルに達したか否かを監視し、否定判定の場合にはステップST5に進み、肯定判定の場合にはステップST6に進む。
ステップST5:
図8Cに示すように、リセット回路13は、信号rst_bを非動作状態(ローレベルL)とする。
ステップST6:
図8Cに示すように、リセット回路13は、信号rst_bを動作状態(ハイレベルH)とする。
図8Cに示すように、リセット回路13は、信号rst_bを非動作状態(ローレベルL)とする。
ステップST6:
図8Cに示すように、リセット回路13は、信号rst_bを動作状態(ハイレベルH)とする。
ステップST7:
第2のデジタル回路117は、信号rst_bが動作状態(ハイレベルH)となると、図8Dに示すように、オシレータ31を起動し、クロック信号clkにパルスを発生する。
第2のデジタル回路117は、信号rst_bが動作状態(ハイレベルH)となると、図8Dに示すように、オシレータ31を起動し、クロック信号clkにパルスを発生する。
ステップST8:
第2のデジタル回路117のカウンタ部33は、図8Eに示すように、クロック信号clsのパルスをカウントし、カウント値が所定のカウント値未満の場合はステップST9に進み、所定のカウント値に達するとステップST10に進む。
第2のデジタル回路117のカウンタ部33は、図8Eに示すように、クロック信号clsのパルスをカウントし、カウント値が所定のカウント値未満の場合はステップST9に進み、所定のカウント値に達するとステップST10に進む。
ステップST9:
図8Fに示すように、第2のデジタル回路117の内部リセット部35は、信号int_rst_bを非動作状態(ローレベルL)とする。
ステップST10:
図8Fに示すように、内部リセット部35は、信号int_rst_bを動作状態(ハイレベルH)とする。
図8Fに示すように、第2のデジタル回路117の内部リセット部35は、信号int_rst_bを非動作状態(ローレベルL)とする。
ステップST10:
図8Fに示すように、内部リセット部35は、信号int_rst_bを動作状態(ハイレベルH)とする。
ステップST11:
第2のデジタル回路17の測定部37は、測定動作を開始する。
すなわち、レギュレータ11からの第2の電源電圧VDD2が安定するまで、カウンタ部33で書で一定時間カウントを行って待機し、その後、信号int_rst_bを動作状態(ハイレベルH)にして測定動作を開始する。
第2のデジタル回路17の測定部37は、測定動作を開始する。
すなわち、レギュレータ11からの第2の電源電圧VDD2が安定するまで、カウンタ部33で書で一定時間カウントを行って待機し、その後、信号int_rst_bを動作状態(ハイレベルH)にして測定動作を開始する。
ステップST12:
測定部37は、測定が完了すると、測定結果データmrを第1のデジタル回路15に出力する。
測定部37は、測定が完了すると、測定結果データmrを第1のデジタル回路15に出力する。
ステップSTX1:
第2のデジタル回路117は、自らをリセットする。
具体的には、図8Fに示すように、内部リセット部135が、信号int_rst_bを動作状態(ハイレベルH)から非動作状態(ローレベルL)に切り換える。
第2のデジタル回路117は、自らをリセットする。
具体的には、図8Fに示すように、内部リセット部135が、信号int_rst_bを動作状態(ハイレベルH)から非動作状態(ローレベルL)に切り換える。
ステップSTX2:
カウンタ部33は、図8E,図8Fに示すように、ステップSTX1で信号int_rst_bが非動作状態(ローレベルL)に切り換わったことに伴い、カウント値をリセットする。
カウンタ部33は、図8E,図8Fに示すように、ステップSTX1で信号int_rst_bが非動作状態(ローレベルL)に切り換わったことに伴い、カウント値をリセットする。
ステップST13:
第1のデジタル回路15は、図8Aに示すように、信号reg_enを非動作状態(例えば、ローレベルL)とする。
第1のデジタル回路15は、信号reg_enを非動作状態(例えば、ローレベル)とすることで、新たにコマンドCOMMを受付可能状態になる。
電子回路101では、第1のデジタル回路15が新たなコマンドCOMMを受付可能状態になる前に、ステップSTX1,STX2で第2のデジタル回路117のリセットが完了している。そのため、図8に示すように、ステップST13以降のいずれのタイミングで新たなコマンドCOMMを入力しても誤動作しない。
第1のデジタル回路15は、図8Aに示すように、信号reg_enを非動作状態(例えば、ローレベルL)とする。
第1のデジタル回路15は、信号reg_enを非動作状態(例えば、ローレベル)とすることで、新たにコマンドCOMMを受付可能状態になる。
電子回路101では、第1のデジタル回路15が新たなコマンドCOMMを受付可能状態になる前に、ステップSTX1,STX2で第2のデジタル回路117のリセットが完了している。そのため、図8に示すように、ステップST13以降のいずれのタイミングで新たなコマンドCOMMを入力しても誤動作しない。
ステップST14:
信号reg_enを非動作状態(例えば、ローレベル)となったことにより、レギュレータ11が非動作状態となり、図8B,図9Bに示すように、第2の電源電圧VDD2がゆっくりと下がり始める。
信号reg_enを非動作状態(例えば、ローレベル)となったことにより、レギュレータ11が非動作状態となり、図8B,図9Bに示すように、第2の電源電圧VDD2がゆっくりと下がり始める。
ステップST15:
リセット回路13は、レギュレータ11から出力される第2の電源電圧VDD2を監視し、第2の電源電圧VDD2がリセット解除レベル未満となったか否かを判定し、否定判定の場合にはステップST16に進み、肯定判定の場合はステップSTX3に進む。
リセット回路13は、レギュレータ11から出力される第2の電源電圧VDD2を監視し、第2の電源電圧VDD2がリセット解除レベル未満となったか否かを判定し、否定判定の場合にはステップST16に進み、肯定判定の場合はステップSTX3に進む。
ステップST16:
リセット回路13は、動作状態(ハイレベルH)を示す信号rst_bを出力する。
リセット回路13は、動作状態(ハイレベルH)を示す信号rst_bを出力する。
ステップSTX3:
リセット回路13は、図9Cに示すように、非動作状態(ローレベルL)を示す信号rst_bを出力する。
リセット回路13は、図9Cに示すように、非動作状態(ローレベルL)を示す信号rst_bを出力する。
以上説明したように、電子回路101によれば、第2のデジタル回路117による測定動作が完了すると、第1のデジタル回路15がコマンドCOMMの入力可能状態になる前に、第2のデジタル回路117が自らリセット動作を行う。すなわち、第2のデジタル回路117がリセット動作を行った後に、第1のデジタル回路15がコマンドを入力する。そのため、図8に示すように、第2のデジタル回路117において測定動作が完了し直後に、第1のデジタル回路15が入力したコマンドCOMMを実行する際に、第2のデジタル回路117は既にリセットされており、誤動作はしない。
また、電子回路101によれば、第2のデジタル回路117は、測定動作開始のためのリセットをリセット回路13の判定結果を基に行い、測定動作終了後に内部リセット部35により内部でリセット動作を行う。そのため、測定動作終了後、短時間で内部リセットを安定して実行できる。
また、電子回路101によれば、第1のデジタル回路15は、第2のデジタル回路117から測定結果データmrを入力した後に、レギュレータ11を非動作状態にする。また、電子回路101では、第2のデジタル回路117が測定動作を完了した後に、レギュレータ11を非動作状態にし、続いて第2のデジタル回路17を非動作状態にする。そのため、省電力化を図れることができる。
また、電子回路101では、第1のデジタル回路15が駆動される第1の電源電圧VDD1より低い第2の電源電圧VDD2によって第2のデジタル回路117が駆動される。そのため、第2のデジタル回路117として、第1のデジタル回路15よりも定格電圧が小さい素子を使って構成でき、第2のデジタル回路17を小規模且つ安価に構成できる。
また、電子回路101では、第2のデジタル回路117がカウンタ部33を備えたことで、起動後に測定部37による測定動作を行う適切なタイミングを自ら特定できる。
また、電子回路101では、第2のデジタル回路117は、自らリセット動作をする際にカウンタ部33のカウント値を初期値に設定する。そのため、その直後に、第1のデジタル回路15がコマンドを入力して実行しても、誤動作しない。
また、電子回路101では、第1の電源電圧を常に供給することで、第1のデジタル回路15は常に動作状態となり、外部からのコマンドCOMMを適切に処理できる。
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
例えば、上述した実施形態では、第1のデジタル回路15を第1の電源電圧VDD1で駆動する場合を例示したが、第3の駆動電圧で駆動するようにしてもよい。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
例えば、上述した実施形態では、第1のデジタル回路15を第1の電源電圧VDD1で駆動する場合を例示したが、第3の駆動電圧で駆動するようにしてもよい。
本発明は、複数の電源で動作する電子回路に適用可能である。
1, 101…電子回路
11…レギュレータ
13…リセット回路
15…第1のデジタル回路
17,117…第2のデジタル回路
VDD1…第1の電源電圧
VDD2…第2の電源電圧
11…レギュレータ
13…リセット回路
15…第1のデジタル回路
17,117…第2のデジタル回路
VDD1…第1の電源電圧
VDD2…第2の電源電圧
Claims (7)
- 第1の電源電圧で動作し、前記第1の電源電圧より小さい第2の電源電圧を出力するレギュレータと、
入力したコマンドを基に、前記レギュレータを起動する第1のデジタル回路と、
前記レギュレータからの前記第2の電源電圧が所定の電圧以上であるという条件を満たしたか否かを判定するリセット回路と、
前記第2の電源電圧を基に動作し、前記リセット回路が前記条件を満たしたと判定してから所定時間経過後に測定動作を行い、測定完了後に測定結果を前記第1のデジタル回路に出力し、前記リセット回路が前記条件を満たさないと判定している間は非動作状態となる第2のデジタル回路と、
を有し、
前記第2のデジタル回路は、前記測定結果を前記第1のデジタル回路に出力した後、前記第1のデジタル回路が前記コマンドの入力可能状態になる前に、自らのリセット動作を行う
電子回路。 - 前記第1のデジタル回路は、前記測定結果を入力した後に、前記レギュレータを非動作状態にする
請求項1に記載の電子回路。 - 前記第1のデジタル回路は、前記第1の電源電圧で動作する
請求項1または請求項2に記載の電子回路。 - 前記第2のデジタル回路は、オシレータ及びカウンタ部を備えており、
前記リセット回路は、前記条件を満たしたと判定すると前記オシレータを起動し、
前記第2のデジタル回路は、前記オシレータからのクロック信号を基に前記カウンタがカウントを開始し、前記カウント値が所定のカウント値になった後に前記測定動作を開始する
請求項1〜3のいずれかに記載の電子回路。 - 前記第2のデジタル回路は、前記リセット動作において前記カウント値を初期値にする
請求項4に記載の電子回路。 - 前記第2のデジタル回路は、前記リセット動作後に、前記リセット回路が前記条件を満たさないと判定すると、前記オシレータを非動作状態にする
請求項5に記載の電子回路。 - 前記第2のデジタル回路は、センサ制御回路である
請求項1〜6のいずれかに記載の電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114817A JP2017004100A (ja) | 2015-06-05 | 2015-06-05 | 電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114817A JP2017004100A (ja) | 2015-06-05 | 2015-06-05 | 電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017004100A true JP2017004100A (ja) | 2017-01-05 |
Family
ID=57752801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015114817A Pending JP2017004100A (ja) | 2015-06-05 | 2015-06-05 | 電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017004100A (ja) |
-
2015
- 2015-06-05 JP JP2015114817A patent/JP2017004100A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI506648B (zh) | 記憶體控制裝置、半導體裝置、及系統板 | |
TW201602792A (zh) | 主機設備及擴充裝置 | |
JP4750564B2 (ja) | リセット信号生成回路 | |
JP2009134577A (ja) | 電源制御装置及びその電源制御装置を有するシステムlsi | |
JP2015170292A (ja) | 半導体装置 | |
TWI606329B (zh) | 用於在一或多個模組中循序分配電力的系統與方法 | |
CN106774784B (zh) | 电子电路的待机模式 | |
US20100011232A1 (en) | Digital component power savings in a host device and method | |
US8823428B2 (en) | Semiconductor device, method for operating the same, and memory system including the same | |
TWI631566B (zh) | 電熔絲之啟動方法、半導體裝置及包含其之半導體系統 | |
TWI638517B (zh) | 用於產生時脈之電子電路及其方法 | |
US20110084742A1 (en) | Dynamic current supplying pump | |
US20160124484A1 (en) | A Mobile Platform and a Method Therein | |
JP2017004100A (ja) | 電子回路 | |
CN1937075B (zh) | 数据传送操作完成检测电路和包含其的半导体存储器件 | |
US8954717B2 (en) | System capable of booting through a universal serial bus device and method thereof | |
CN105321552B (zh) | 一种延迟锁相环及其复位控制方法 | |
CN111338460B (zh) | 电子装置以及供电方法 | |
JP6396352B2 (ja) | 半導体装置 | |
TWI418153B (zh) | 可根據時脈訊號自動發射無線訊號之無線發射晶片 | |
US20080172568A1 (en) | Apparatus for power control of electronic device | |
JP2014068132A (ja) | プログラマブルアレイ制御回路およびプログラマブルアレイ制御方法 | |
JP6769490B2 (ja) | 集積回路装置 | |
JP2014068219A (ja) | クロック発生回路およびそれを用いた半導体装置 | |
CN109634671B (zh) | 一种使用集成芯片控制boot模式的方法 |