JP2007172511A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2007172511A
JP2007172511A JP2005372548A JP2005372548A JP2007172511A JP 2007172511 A JP2007172511 A JP 2007172511A JP 2005372548 A JP2005372548 A JP 2005372548A JP 2005372548 A JP2005372548 A JP 2005372548A JP 2007172511 A JP2007172511 A JP 2007172511A
Authority
JP
Japan
Prior art keywords
card
type medium
information
processing apparatus
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005372548A
Other languages
English (en)
Other versions
JP4910391B2 (ja
Inventor
Kenji Yoshida
田 健 二 吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005372548A priority Critical patent/JP4910391B2/ja
Priority to EP06256417A priority patent/EP1798642B1/en
Priority to DE602006007295T priority patent/DE602006007295D1/de
Priority to US11/642,282 priority patent/US7832639B2/en
Publication of JP2007172511A publication Critical patent/JP2007172511A/ja
Application granted granted Critical
Publication of JP4910391B2 publication Critical patent/JP4910391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】カード型媒体に対してデータの読み書きをする必要が生じてから、実際にカード型媒体に対してデータの読み書きができるまでの時間の短縮化を図ることのできる情報処理装置を提供する。
【解決手段】本発明に係る情報処理装置は、カード型媒体が挿入されるカードスロットと、前記カードスロットに新たな前記カード型媒体が挿入されたことを検出する、検出手段と、前記検出手段が前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出す、読み出し手段と、前記読み出し手段で前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機する、待機手段と、を備えて構成されている。
【選択図】図5

Description

本発明は、情報処理装置に関し、特に、カード型媒体に対してデータの読み書きを行う際の待ち時間の短縮化を図った情報処理装置に関する。
パーソナルコンピュータなどの情報処理装置でデータを保存したり、データ通信をしたりするためのカード型媒体として、CF(コンパクトフラッシュ(登録商標))カードがある。このCFカードに対応した情報処理装置には、CFカード用のカードスロットが設けられており、ユーザがこのカードスロットにCFカードを挿入することにより、情報処理装置はこのCFカードにアクセスができるようになる。
CFカードがサポートする動作モードには、メモリモードとTrueIDEモードとカードI/Oモードの3つがある。メモリモードとTrueIDEモードは、メモリカード用に用意された動作モードであり、カードI/Oモードは、このメモリカードの発展型であるCF+と呼ばれる規格であり、I/Oカードをサポートするために追加された動作モードである。
CFカードがメモリカードである場合には、CFカードは、メモリモードとTrueIDEモードの双方の動作モードに対応しているが、CFカードがI/Oカードである場合には、TrueIDEモードに対応していない。
このため、情報処理装置は、CFカードに対して、これら3つの動作モードのうちのいずれかの動作モードでアクセスする必要があるが、CFカードをメモリカードとして用いる場合、データ転送速度がメモリモードよりTrueIDEモードの方が速い場合があることから、TrueIDEモードでアクセスする方が望ましいことがある。
但し、挿入されたCFカードが、メモリモードやTrueIDEモードに対応したメモリカードであるのか、カードI/Oモードに対応したI/Oカードであるのかは、情報処理装置がTrueIDEモードでCFカードにアクセスしても分からず、メモリモードでCFカードにアクセスする必要がある。もし、TrueIDEモードに対応していないCFカードに対して、TrueIDEモードでアクセスすると、当然CFカードは正常に動作しないこととなる。
このため、カードスロットに挿入されたCFカードが、メモリモードやTrueIDEモードに対応したメモリカードであるのか、カードI/Oモードに対応したI/Oカードであるかを調べるためには、メモリモードでCFカードにアクセスし、CFカードが保持するカード属性情報のCIS(Card Information Structure)情報を読み込む必要がある。このカード属性情報のCIS情報は、TrueIDEモードでCFカードにアクセスしても読み出すことはできず、メモリモード又はカードI/OモードでCFカードにアクセスする必要がある。そして、CIS情報に基づいて、このCFカードがTrueIDEモードに対応しているメモリカードであるかどうかを判断し、対応していないCFカードであれば、エラーメッセージを表示するなどした上で、データ転送処理を中止するなどの動作を行う必要がある。
無論、このような判断をせずに、最初からTrueIDEモードでCFカードにアクセスする手法も考えられる(例えば、特開2004−355476号公報)。このような手法は、CFカードの仕様に準拠したマイクロドライブを情報処理装置に内蔵して、ハードディスクドライブの代わりにCFカードを使用する場合には有益である。この場合、マイクロドライブの情報は事前に判明しており、ユーザによりCFカードとして差し換えられることがないことから、TrueIDEモードに固定しても問題は生じない。一方、ユーザがカードスロットにCFカードを任意に差し換えて使用する場合、様々な種類のCFカードが挿入される可能性があるため、TrueIDEモードに固定することはできない。
したがって、一旦、メモリモードでCFカードにアクセスし、CIS情報を読み込み、カードがTrueIDEモードに対応していることを確認した上で、TrueIDEモードに移行する必要がある。但し、メモリモードからTrueIDEモードに移行するためには、一旦、CFカードの電源をオフにし、OE信号をグランドレベルに固定してから、再度電源をオンにする必要がある。これは、CFカードは、電源がオンになった際に、OE信号が供給される9番ピンがグランドであればTrueIDEモードで立ち上がり、そうでなければメモリモードで立ち上がる設計になっているためである。
しかし、このような処理を、CFカードからデータを読み出す必要が生じた後や、CFカードにデータを書き込む必要が生じた後に行うのでは、CFカードに対してデータの読み書きができるまでの時間が増大し、待ち時間が長くなってしまう。特に、CFカードに格納されている静止画データや、動画データ、音楽データなどを再生するような場合、ユーザはその待ち時間を長く感じる傾向がある。
例えば、CFカードに格納されている静止画データを読み出して、表示画面にサムネイル画像を表示をしようとしているような場合には、CFカードからデータを読み出せるまでの時間が長くなると、ユーザが操作してから最初のサムネイル画像が表示されるまでの時間が長くなり、ユーザは不快に感じる恐れがある。このような問題は、CFカードに限らず、アクセスする前にカード情報を読み出す必要のあるカード型媒体であれば、同様に生ずる。
特開2004−355476号公報
そこで本発明は、前記課題に鑑みてなされたものであり、カード型媒体に対してデータの読み書きをする必要が生じてから、実際にカード型媒体に対してデータの読み書きができるまでの時間の短縮化を図ることのできる情報処理装置を提供することを目的とする。
上記課題を解決するため、本発明に係る情報処理装置は、
カード型媒体が挿入されるカードスロットと、
前記カードスロットに新たな前記カード型媒体が挿入されたことを検出する、検出手段と、
前記検出手段が前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出す、読み出し手段と、
前記読み出し手段で前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機する、待機手段と、
を備えることを特徴とする。
この場合、前記読み出し手段は、
前記カード型媒体に第1の動作モードでアクセスして前記カード情報の第1情報を読み出し、この第1情報に基づいて、前記カード型媒体が第2の動作モードで動作するかどうかを判断する、第1判断手段と、
前記第1判断手段で、前記カード型媒体が前記第2の動作モードで動作すると判断した場合には、前記カード型媒体を前記第1の動作モードから前記第2の動作モードに切り換える、切り換え手段と、
を備えるようにしてもよい。
この場合、前記切り換え手段は、前記カード型媒体への前記カード電源の供給を停止した後、再び、その供給を開始することにより、前記カード型媒体を前記第1の動作モードから前記第2の動作モードに切り換えるようにしてもよい。
また、情報処理装置は、前記読み出し手段は、前記切り換え手段が前記カード型媒体を前記第2の動作モードに切り換えた後、前記第2の動作モードで前記カード情報の第2情報を読み出して、この第2情報に基づいて、前記カード型媒体との通信速度を決定する、第1通信速度決定手段を、さらに備えるようにしてもよい。
この場合、情報処理装置は、前記第1通信速度決定手段が前記カード型媒体との通信速度を決定した後、前記カード型媒体へのカード電源の供給を停止する、第1停止手段を、さらに備えるようにしてもよい。
或いは、前記読み出し手段は、
前記カード型媒体に第1の動作モードでアクセスして前記カード情報の第1情報を読み出し、この第1情報に基づいて、前記カード型媒体が第2の動作モードで動作するかどうかを判断する、第2判断手段と、
前記第2判断手段で、前記カード型媒体が前記第2の動作モードで動作すると判断した場合には、前記第1のモードで前記カード型媒体にアクセスして前記カード情報の第2情報を読み出し、この第2情報に基づいて、前記カード型媒体との通信速度を決定する、第2通信速度決定手段と、
を備えるようにしてもよい。
この場合、情報処理装置は、前記第2通信速度決定手段が前記カード型媒体との通信速度を決定した後、前記カード型媒体へのカード電源の供給を停止する、第2停止手段を、さらに備えるようにしてもよい。
また、前記カード型媒体はコンパクトフラッシュカードであり、
前記カード情報の前記第1情報は、前記コンパクトフラッシュカードから読み出したCIS情報であり、
前記カード情報の前記第2情報は、IdentifyDeviceコマンドを実行して前記コンパクトフラッシュカードから読み出した情報であるようにしてもよい。
また、前記検出手段は、前記カードスロットに前記カード型媒体が挿入されていない状態から前記カード媒体が挿入されている状態に変化した場合に、新たなカード型媒体が検出されたと判断するようにしてもよい。
さらに、前記検出手段は、当該情報処理装置の電源がオンになった際に、前記カードスロットに前記カード型媒体が挿入されている場合には、新たなカード型媒体が検出されたと判断するようにしてもよい。
本発明に係る情報処理装置の制御方法は、
カード型媒体が挿入されるカードスロットを有する情報処理装置の制御方法であって、
カードスロットに新たなカード型媒体が挿入されたことを検出するステップと、
前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出すステップと、
前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機するステップと、
を備えることを特徴とする。
本発明に係るプログラムは、
カード型媒体が挿入されるカードスロットを有する情報処理装置を制御するためのプログラムであって、
カードスロットに新たなカード型媒体が挿入されたことを検出するステップと、
前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出すステップと、
前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機するステップと、
を情報処理装置に実行させることを特徴とする。
本発明に係る記録媒体は、
カード型媒体が挿入されるカードスロットを有する情報処理装置を制御するためのプログラムが記録された記録媒体であって、
カードスロットに新たなカード型媒体が挿入されたことを検出するステップと、
前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出すステップと、
前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機するステップと、
を情報処理装置に実行させるためのプログラムが記録されたことを特徴とする。
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。
〔第1実施形態〕
図1は、本実施形態に係る情報処理装置10の内部構成の一例を説明するブロック図である。情報処理装置10は、カードスロットを備える種々の情報処理装置であり、例えば、小型の携帯情報端末やデジタルカメラ、ノート型若しくはディスクトップ型のコンピュータなどがある。
この図1に示すように、本実施形態に係る情報処理装置10は、CPU(Central Processing Unit)20と、RAM(Random Access Memory)22と、ROM(Read Only Memory)24と、ハードディスクドライブ26と、ユーザインターフェース30と、ビデオデコーダ32と、表示画面34とを備えて構成されている。
CPU20とRAM22とROM24とハードディスクドライブ26とは、内部バスを介して相互に接続されている。このため、CPU20は、内部バスを介して、これらRAM22、ROM24、ハードディスクドライブ26に任意にアクセス可能である。
CPU20からは、画像データがビデオデコーダ32に出力され、このビデオデコーダ32で画像データがデコードされて、表示画面34に表示される。この表示画面34は、LCD(Liquid Crystal Display)やCRT(Cathode Ray Tube)などにより構成されている。
また、CPU20には、ユーザインターフェース30から様々なユーザの操作指示が入力される。このユーザインターフェース30は、例えば、1又は複数のボタンや、キーボード、ポインティングデバイスなどから構成することができ、また、これらの組み合わせから構成することができる。図1の例では、情報処理装置10自体にユーザインターフェース30が設けられて構成されているが、このユーザインターフェース30は情報処理装置10の外部に設けられていてもよい。CPU20では、ユーザインターフェース30からの操作指示に基づいて、様々な処理を実行する。
また、本実施形態に係る情報処理装置10には、カードスロット40が設けられている。本実施形態では、このカードスロット40には、CFカード50がユーザにより挿入される。したがって、ユーザにより、様々な種類のCFカード50がカードスロット40に挿入されることとなり、様々なモードに対応しているCFカード50が挿入されることになる。
特に本実施形態では、このカードスロット40に挿入されるCFカード50は、メモリモードとTrueIDEモードの双方で動作可能なメモリカードである場合と、メモリモードとカードI/Oモードで動作可能なI/Oカードである場合とが想定されている。無論、これ以外の規格が制定されれば、新たな規格のCFカードが挿入されることもあり得る。
このカードスロット40に挿入されたCFカード50の制御は、CPU20からカードコントローラ60を介して行われる。すなわち、カードスロット40にCFカード50が挿入されたかどうかを、CPU20は、カードスロット40から出力されるカード検出信号に基づいて判断する。また、CFカード50が挿入されている場合には、CPU20は、モード切り換え信号をカードコントローラ60に出力し、メモリモードでアクセスするか、TrueIDEモードでアクセスするかの切り換えを行う。また、情報処理装置10がカードI/Oモードをサポートしている場合には、このモード切り換え信号により、カードI/Oモードへの切り替えも行う。
このカードコントローラ60とカードスロット40との間は、カード用バスで接続されており、カードコントローラ60を介して、データのやり取りがCPU20とカードスロット40に挿入されたCFカード50との間で行われる。
また、カードスロット40に挿入されたCFカード50には、カード電源制御回路62から電源配線を介してカード電源が供給される。カード電源制御回路62がカード電源を供給するかどうかは、CPU20が出力するカード電源制御信号に基づいて制御される。すなわち、CPU20がCFカード50が挿入されたことを検出した場合や、CPU20がCFカード50にアクセスしようとしている場合には、CPU20はカード電源制御回路62にカード電源を供給するカード電源制御信号を出力する。これとは逆に、CFカード50が抜去されたことをCPU20が検出した場合や、カードアクセス状態からCPU20が抜け出た場合には、CPU20はカード電源制御回路62にカード電源の供給を停止するカード電源制御信号を出力する。例えば、本実施形態では、カード電源を供給する場合のカード電源制御信号はハイレベルであり、カード電源を供給しない場合のカード電源制御信号はローレベルである。
本実施形態においては、このCPU20から出力されたカード電源制御信号は、カード電源ディスチャージ回路64にも供給されている。カード電源ディスチャージ回路64は、このカード電源制御信号に基づいて、動作がオン/オフするように構成されている。すなわち、カード電源を供給しないカード電源制御信号である場合には、カード電源ディスチャージ回路64は、動作状態となり、カード電源を供給する電源配線を、抵抗を介してグランドに接続する。このため、カード電源がオンからオフに切り替わった際には、このカード電源の電源配線がディスチャージ回路64により強制的にディスチャージされて、カード電源が急速にグランドレベルまで下がることとなる。逆に、カード電源を供給するカード電源制御信号である場合には、カード電源ディスチャージ回路64は、非動作状態となり、カード電源の電源配線はグランドに接続されない。このため、カード電源を供給している間に無駄な電流が、電源配線からグランドに流れてしまうのを回避することができる。但し、本実施形態では、カードディスチャージ回路64は、必ずしも必要な回路ではなく、省くことも可能である。
なお、どのような条件でカード電源をオンにして、どのような条件でカード電源をオフにするかは、情報処理装置10やCFカード50の仕様により種々に設定される。
図2は、本実施形態に係るカード電源ディスチャージ回路64の回路構成の一例を示す図である。この図2に示すように、カード電源ディスチャージ回路64は、PチャンネルMOSトランジスタQ1と、NチャンネルMOSトランジスタQ2と、抵抗R1〜R4と、ダイオードD1〜D4と、カード電源オン・オフ回路70とを備えて構成されている。
供給電源とグランドとの間には、PチャンネルMOSトランジスタQ1と抵抗R1とが直列に接続されている。このPチャンネルMOSトランジスタQ1と並列に、ダイオードD4が接続されている。カード電源制御信号が入力される入力端子に接続されているノードAと、PチャンネルMOSトランジスタQ1のゲートGとの間には、抵抗R3が接続されている。
CFカード50にカード電源を供給するための電源配線に接続されているノードCと、グランドとの間には、抵抗R2とNチャンネルMOSトランジスタQ2が接続されている。このNチャンネルMOSトランジスタQ2と並列に、ダイオードD3が接続されている。PチャンネルMOSトランジスタQ1と抵抗R1との間のノードBと、NチャンネルMOSトランジスタQ2のゲートGとの間には、抵抗R4が接続されている。また、この抵抗R4と並列に、ダイオードD2が接続されている。
供給電源とカード電源との間には、カード電源オン・オフ回路70が接続されており、このカード電源オン・オフ回路70には、ノードAからカード電源制御信号が入力される。カード電源オン・オフ回路70は、カード電源制御信号がハイレベルの場合には、供給電源からの電源をカード電源としてノードCに供給し、カード電源制御信号がローレベルの場合には、ノードCに電源を供給しない回路である。
次に、このカード電源ディスチャージ回路64の動作について説明する。まず、カード電源制御信号がハイレベルの場合、つまりカード電源を供給する場合の動作について説明する。カード電源制御信号がハイレベルであると、カード電源オン・オフ回路70は、供給電源から供給されている電源をノードCに供給する。また、ノードAがハイレベルになり、PチャンネルMOSトランジスタQ1がオフとなる。また、ノードBは、抵抗R1を介してグランドに接続されるのでローレベルとなり、NチャンネルMOSトランジスタQ2もオフとなる。このため、電源配線はグランドから切り離され、カード電源オン・オフ回路70から出力された電源が、カード電源として、電源配線を介して供給される。
次に、カード電源制御信号がローレベルになると、つまりカード電源の供給を停止すると、ノードAがローレベルになる。このため、カード電源オン・オフ回路70はノードCに供給電源から電源を供給するのを停止する。また、ノードAがローレベルであるので、PチャンネルMOSトランジスタQ1がオンとなり、ノードBが供給電源につられてハイレベルとなる。ノードBがハイレベルになると、NチャンネルMOSトランジスタQ2もオンとなり、カード電源を供給する電源配線が抵抗R2を介してグランドに接続される。このため、カード電源の電源配線は強制的にディスチャージされて短い時間で立ち下がる。この抵抗R2の抵抗値を小さくするほど、電源配線は急激にディスチャージされて、カード電源の立ち下がり時間は短くなる。
図3は、カード電源ディスチャージ回路64がない情報処理装置である場合におけるカード電源制御信号とカード電源の動作波形を示す図であり、図4は、カード電源ディスチャージ回路64がある情報処理装置10のカード電源制御信号とカード電源との動作波形を示す図である。
図3に示すように、CFカード50が挿入されると、CPU20はメモリモードでCFカード50にアクセスするために時刻T1でカード電源制御信号をハイレベルにして、CFカード50にカード電源を供給する。そして、メモリモードでCFカード50からCIS情報を読み出す。続いて、CFカード50をメモリモードからTrueIDEモードに切り換えるために、時刻T2でカード電源制御信号をローレベルにしてCFカード50へのカード電源の供給を停止する。この時刻T2の後、カード電源ディスチャージ回路64がないので、長い時間をかけて、カード電源が立ち下がる。そして、CPU20は時刻T3で再びカード電源制御信号をハイレベルにして、CFカード50へのカード電源の供給を開始し、TrueIDEモードでCFカード50に対するアクセスを開始する。
一方、カード電源ディスチャージ回路64がある場合には、図4に示すように、時刻T2でカード電源制御信号をローレベルにすると、カード電源ディスチャージ回路64が強制的にカード電源の電源配線をディスチャージするので、短い時間でカード電源が立ち下がる。このため、短い時間で、CFカード50をメモリモードからTrueIDEモードに切り換えることができる。
次に、図5、図6A及び図6Bを用いて、情報処理装置10が定常的に実行しているカードアクセス事前処理を説明する。このカードアクセス事前処理は、ROM24又はハードディスクドライブ26に格納されているカードアクセス事前処理プログラムをCPU20が読み込んで実行することにより実現する処理である。また、このカードアクセス事前処理は、情報処理装置10の電源がオンになった時点で、自動的に起動される処理である。
図5に示すように、情報処理装置10は、カードスロット40で新たなCFカード50が検出されたかどうかを判断する(ステップS10)。本実施形態においては、上述したカードスロット40から出力されるカード検出信号に基づいて、新たなCFカード50がカードスロット40に挿入されたかどうかを判断する。より具体的には、情報処理装置10は、カードスロット40におけるCD1信号及びCD2信号の両方の信号がハイレベルからローレベルに変化した場合に、新たなCFカード50がカードスロット40に挿入されたと判断する。さらに、本実施形態では、情報処理装置10は、この情報処理装置10本体の電源がオンになった際にカードスロット40におけるCD1信号及びCD2信号を確認し、これらCD1信号及びCD2信号が電源をオンにした際にローレベルである場合にも、既にCFカード50がカードスロット40に挿入されているため、新たなCFカード50がカードスロット40に挿入されていると判断する。すなわち、本実施形態では、CFカード50が挿入されている間は、これらCD1信号及びCD2信号はローレベルになり、CFカード50が挿入されていない間は、これらCD1信号及びCD2信号はハイレベルになる。
ステップS10でCFカード50が挿入されていないと判断した場合(ステップS10:NO)には、このステップS10を繰り返して、カードスロット40にCFカード50が挿入されるまで待機する。
一方、ステップS10でCFカード50がカードスロット40に新たに挿入されたと判断した場合(ステップS10:YES)には、情報処理装置10は、カードコントローラ60の初期化を行う(ステップS12)。
次に、情報処理装置10は、CFカード50のRESET信号をアサートする(ステップS14)。続いて、情報処理装置10は、カード電源制御信号をローレベルからハイレベルにして、カード電源を立ち上げる(ステップS16)。この時は、メモリモードでCFカード50を立ち上げる。
図7は、本実施形態に係るカード電源制御信号の動作波形と、CIS情報の読み出しのタイミングと、IdentifyDeviceコマンドの実行タイミングの一例を示す図である。このステップS16が、図7における時刻T1に対応している。
次に、情報処理装置10は、カード電源が安定するまで待った後、カードコントローラ60のカード側のインターフェースを、ハイインピーダンス状態から出力可能状態に切り換える(ステップS18)。続いて、情報処理装置10は、RESET信号をネゲートする(ステップS20)。
次に、図6Aに示すように、情報処理装置10は、メモリモードで、カード属性情報であるCIS情報を読み出す(ステップS30)。
次に、情報処理装置10は、この読み出したCIS情報に基づいて、挿入されているCFカード50がTrueIDEモードに対応しているかどうかを判断する(ステップS32)。具体的には、情報処理装置10は、CIS情報のCISTPL_DEVICEのデバイスIDと、CISTPL_FUNCIDを解析して、TrueIDEモードに対応しているかどうかを判断する。
図8は、CISTPL_DEVICEタプル内のデバイスIDのビット2〜ビット0の3ビットの値と、デバイス速度の対応表を示す図である。この図8に示すように、このビット2〜ビット0の値が例えば1であれば、250nsのデバイス速度であり、3であれば、150nsのデバイス速度であることが分かる。
もし、デバイスIDのビット2〜ビット0の値が7であった場合には、CISTPL_DEVICEタプル内の拡張デバイス速度を見ることとなる。拡張デバイス速度の情報は、図9に示すように、ビット6〜ビット3の4ビットの仮数部と、ビット2〜ビット0の3ビットの指数部とにより表現されている。
図10は、仮数部の値と、これに対応する仮数を示す表である。例えば、ビット6〜ビット3の仮数部の値が4であれば、仮数は1.5となり、ビット6〜ビット3の仮数部の値が9であれば、仮数は4.0となる。そして、拡張デバイス速度(ns)=仮数×10(指数部の値)により、拡張デバイス速度を算出する。
また、情報処理装置10は、CISTPL_DEVICEタプル内のデバイスIDのビット7〜ビット4の4ビットにより、デバイス種別を判断する。図11は、デバイスIDのビット7〜ビット4の4ビットの値と、デバイス種別の対応表である。本実施形態では、このデバイス種別がDTYPE_IOである場合に、TrueIDEモードに対応しているCFカード50であると判断し、それ以外の場合は、対応していないと判断する。つまり、デバイス種別を示すビット7〜ビット4の4ビットの値が13(16進数のD)であれば、TrueIDEモードに対応している判断する。
そして、情報処理装置10は、CISTPL_FUNCIDタプル内のカード機能コードの値を取得し、カード機能が固定ディスクであるかどうかを判断する。図12は、カード機能コードの値とカード機能との対応表である。この図12から分かるように、本実施形態では、カード機能コードの値が4であれば、固定ディスクとなり、TrueIDEモードに対応していると判断する。
これらCISTPL_DEVICEのデバイスIDと、CISTPL_FUNCIDとに基づく判断の結果、挿入されているCFカード50がTrueIDEモードに対応していると判断した場合(ステップS32:YES)、つまりメモリカードである場合には、情報処理装置10は、CFカード50のRESET信号をアサートする(ステップS34)。続いて、情報処理装置10は、カードコントローラ60のカード側のインターフェースを、出力可能状態からハイインピーダンス状態に切り換える(ステップS36)。
次に、カード電源制御信号をハイレベルからローレベルにして、カード電源を一旦オフにする(ステップS38)。また、カード電源制御信号をローレベルにすることにより、カード電源ディスチャージ回路64が動作し、カード電源の電源配線がグランドに接続されて強制的にディスチャージされる。このステップS38が、図7の時刻T2に対応している。
そして、情報処理装置10は、所定の時間が経過するのを待つ(ステップS40)。図4を用いて説明したように、本実施形態では、この待ち時間は極めて短くすることができる。
この待ち時間の経過後、情報処理装置10は、カードコントローラ60を初期化(ステップS42)した後、CFカード50のOE信号をグランドに固定した状態で、カード電源制御信号をハイレベルにする(ステップS44)。これにより、CFカード50に再びカード電源が供給されるようになり、CFカード50がTrueIDEモードで立ち上がる。また、カード電源制御信号がハイレベルになったので、カード電源ディスチャージ回路64の動作が停止し、カード電源の電源配線がグランドから切り離される。このステップS44が、図7の時刻T3に対応している。
次に、情報処理装置10は、カードコントローラ60をハイインピーダンス状態から出力可能状態に切り換える(ステップS46)。
次に、図6Bに示すように、情報処理装置10は、RESET信号をネゲートする(ステップS48)。
次に、情報処理装置10は、TrueIDEモードでCFカード50が対応可能な通信速度を調べる(ステップS50)。すなわち、TrueIDEモードでも、CFカード50の種類によって、対応可能な通信速度が異なるため、対応可能な通信速度を調べる必要がある。
一般に、TrueIDEモードの転送モードには、大きく分けて、PIOモード、Multiword DMAモード、Ultra DMAモードの3つがある。これらの3つの転送モードには、それぞれ、対応速度別にいくつかのモードが用意されている。本実施形態に係る情報処理装置10では、これら3つの転送モードのうち、PIOモードにのみ対応していると仮定する。
さらに、本実施形態に係る情報処理装置10は、PIOモードのうち、最新のリビジョンであるRevision3.0版(CF+ and Compact Flash Specification Revision 3.0)に対応していると仮定する。Revision3.0のPIOモードでは、PIOモード0からPIOモード6まで定義されているので、このいずれのPIOモードに挿入されているCFカード50が対応しているかを判断する。具体的には、IdentifyDeviceコマンドにより、CFカード50が対応しているPIOモードを特定する。PIOモードは、PIOモード0が最も通信速度が遅く、PIOモード6に行くに従って通信速度が速くなる。したがって、情報処理装置10は、CFカード50がサポートしてるPIOモードの中で、最も通信速度の速いモードを選択する。
次に、情報処理装置10は、CFカード50のRESET信号をアサートする(ステップS52)。続いて、情報処理装置10は、カードコントローラ60のカード側のインターフェースを、出力可能状態からハイインピーダンス状態に切り換える(ステップS54)。
次に、情報処理装置10は、カード電源制御信号をハイレベルからローレベルにして、カード電源をオフにする(ステップS56)。本実施形態では、実際にCFカード50に対するデータの読み書きの要求がいつ発生するかは不明であるため、消費電力の低減を図るため、CFカード50へのカード電源の供給を一旦停止することとしている。そして、カード電源の供給を停止した状態で待機して、実際にCFカード50に対してデータの読み書きの動作が発生するのを待つこととしている。
但し、このカード電源への電源供給を停止するタイミングは、任意であり、ステップS50の終了後、直ちにカード電源の供給を停止してもよいし、或いは、ステップS50の終了後、所定時間(例えば10秒)経過後にカード電源の供給を停止してもよい。特に、CFカード50をカードスロット40に新たに挿入した場合には、ユーザは、その後、短い時間でCFカード50に対するデータの読み書きを実行すると考えることもできる場合には、ステップS50の終了後、所定時間経過後にカード電源の供給を停止するようにすればよい。また、カード電源の供給により消費される電力がさほど大きなものではないと考えられる場合には、このステップS52〜ステップS56は省くことも可能である。この場合、図7の時刻T3以降は、カード電源が供給され続けることとなる。
次に、情報処理装置10は、実際にCFカード50に対してデータを書き込んだり、CFカード50からデータを読み込んだりする指示が発生したかどうかを判断する(ステップS58)。実際にCFカード50に対してデータを書き込んだり、CFカード50からデータを読み込んだりする指示が発生した場合(ステップS58:YES)には、ステップS50で決定した通信速度により、TrueIDEモードで、CFカード50に対してデータの読み書きを直ちに実行する(ステップS60)。なお、カード電源の供給を一旦停止している場合には、CFカード50に対するデータの読み書きの動作が発生した時点で、再度、カード電源の供給を開始する必要がある。そして、このデータの読み書きの動作が完了した後、ステップS58に戻る。
これに対して、上述した図6AのステップS32において、挿入されたCFカード50がTrueIDEモードに対応していないと判断した場合(ステップS32:NO)、つまりI/Oカードである場合には、情報処理装置10は、エラーをユーザに通知する(ステップS70)。エラーの通知は、例えば、表示画面34に挿入されているCFカード50がTrueIDEモードに対応していない旨のエラーメッセージを表示したり、音声を発したりすることにより、実現可能である。
このステップS70の処理の後、又は、図6BのステップS58でデータ読み書きの指示が発生していないと判断した場合(ステップS58:NO)には、図6Bに示すように、情報処理装置10は、CFカード50がカードスロット40から抜去されたかどうかを判断する(ステップS72)。具体的には、情報処理装置10は、カードスロット40におけるCD1信号及びCD2信号のいずれか一方の信号若しくは両方の信号がローレベルからハイレベルに変化したかどうかを判断することにより、CFカード50が抜去されたかどうかを判断する。すなわち、本実施形態においては、CFカード50がカードスロット40に挿入されたかどうかというステップS10における判定では、CD1信号及びCD2信号の両方がローレベルになったときに、CFカード50が挿入されたと判断するが、CFカード50がカードスロット40から抜去されたかどうかというステップS72における判定では、CD1信号とCD2信号のうちのどちらか一方でもハイレベルになったときに、CFカード50が抜去されたと判断する。CFカード50が抜去されていない場合(ステップS72:NO)には、このステップS72の処理を繰り返して待機する。
一方、CFカード50が抜去されたと判断した場合(ステップS72:YES)には、上述した図5のステップS10に戻り、次の新たなCFカード50が検出されるまで待機する。
以上のように、本実施形態に係る情報処理装置10によれば、新たなCFカード50がスロット40で検出された時点で、CFカード50に対してデータの読み書きを実行するのに必要な事前処理を行っているので、情報処理装置10が実際にCFカード50に対するデータの読み書きの処理を実行する際には、この事前処理を省くことができる。すなわち、ステップS50で調べた通信速度により、TrueIDEモードで、CFカード50に直ちにデータを書き込んだり、CFカード50からデータを読み込んだりすることができる。このため、CFカード50へのデータの読み書きを迅速に実現することができ、ユーザの待ち時間を短くすることができる。
特に、CFカード50に格納されている静止画データ、動画データ、音楽データなどをユーザが再生しようとして、CFカード50にアクセスする場合に、ユーザの待ち時間が長くなると、ユーザの操作性に大きな悪影響を及ぼす。例えば、CFカード50に格納されている静止画データを読み出して、表示画面34にサムネイル画像を表示しようとしているような場合に、ユーザが情報処理装置10に指示を入力してから最初のサムネイル画像が表示されるまでの時間が長くなると、ユーザはその待ち時間を不快に感じる恐れがある。本実施形態では、この最初のサムネイル画像が表示されるまでの時間が従来よりも短縮され、ユーザの操作性を改善することができる。
さらに、本実施形態に係る情報処理装置10によれば、カード電源ディスチャージ回路64を設け、カード電源がオンになっている場合には、カード電源の電源配線をグランドから切り離すが、カード電源がオフになっている場合には、カード電源の電源配線をグランドに接続するようにした。このため、カード電源をオンからオフに切り換える際に、カード電源を短い時間で立ち下げることができる。このため、図7の時刻T2でカード電源をオフにしてから、再びカード電源をオンにする時刻T3までの時間を、短くすることができる。
また、ユーザがCFカード50をカードスロット40から抜く際にも、CFカード50に供給されているカード電源は自動的にオフにする必要があるが、本実施形態によれば、これまでよりも短い時間でカード電源を立ち下げることができるので、ユーザが素早くCFカード50を抜いたような場合でも、CFカード50にダメージを与えないようにすることができる。
さらに、本実施形態によれば、カード電源をCFカード50に供給している間は、カード電源の電源配線がグランドから切り離されるようにしたので、カード電源の無駄な消費を抑制することができる。すなわち、カード電源の電源配線を、単純に抵抗を介してグランドに常時接続してしまう手法も考えられるが、この場合、カード電源がオンになっている間は定常的に抵抗を介してグランドに電流が流れてしまい、無駄な電力消費が発生してしまう。これに対して、本実施形態では、カード電源がオンになっている間は、カード電源の電源配線がグランドから切り離されるので、このような無駄な電力消費を回避することができる。特に、無駄な電力消費を抑制することは、少しでもバッテリによる連続動作時間を長くしたいデジタルカメラや携帯型の情報端末などの情報処理装置では重要である。
〔第2実施形態〕
上述した第1実施形態では、TrueIDEモードでIdentifyDeviceコマンドを実行してCFカード50が対応している通信速度を調べたが、第2実施形態ではメモリモードでIdentifyDeviceコマンドを実行してCFカード50が対応している通信速度を調べるようにしたものである。以下、上述した第1実施形態と異なる部分を説明する。
図13は、本実施形態に係るカードアクセス事前処理の内容を説明するためのフローチャートの一部を示す図であり、上述した第1実施形態における図6A及び図6Bに対応する図である。この図13に示すステップS32に至るまでの処理は、上述した第1実施形態と同様である。
この図13に示すように、ステップS32において、カードスロット40に挿入されたCFカード50がTrueIDEモードに対応していると判断した場合(ステップS32:YES)には、情報処理装置10は、TrueIDEモードで対応可能な通信速度を調べる(ステップS100)。すなわち、本実施形態では、メモリモードでIdentifyDeviceコマンドを実行し、CFカード50が対応している転送モード調べ、対応可能な通信速度を調べる。具体的な通信速度に調べ方は、上述した第1実施形態におけるステップS50と同様である。また、情報処理装置10がPIOモード、Multiword DMAモード、Ultra DMAモードの3つのうち、PIOモードにのみ対応しているのも第1実施形態と同様であり、さらに、PIOモードのうち最新のRevision3.0版に対応しているのも第1実施形態と同様である。
図14は、本実施形態に係るカード電源制御信号の動作波形と、CIS情報の読み出しのタイミングと、IdentifyDeviceコマンドの実行タイミングの一例を示す図である。この図14に示すように、本実施形態では、時刻T1と時刻T2の間のメモリモードで、IdentifyDeviceコマンドを実行する。
次に、情報処理装置10は、CFカード50のRESET信号をアサートする(ステップS102)。続いて、情報処理装置10は、カードコントローラ60のカード側のインターフェースを、出力可能状態からハイインピーダンス状態に切り換える(ステップS104)。
次に、情報処理装置10は、カード電源制御信号をハイレベルからローレベルに切り換えて、カード電源をオフにする(ステップS106)。すなわち、CFカード50へ実際にデータの読み書きのアクセスがあるまで、カード電源の供給を停止して、無駄な電力消費を抑制する。但し、このカード電源の供給を停止するタイミングは、任意であり、ステップS100の終了後、直ちにカード電源の供給を停止してもよいし、或いは、ステップS100の終了後、所定時間(例えば10秒)経過後にカード電源の供給を停止してもよい。
次に、情報処理装置10は、実際にCFカード50に対してデータを書き込んだり、CFカード50からデータを読み込んだりする指示が発生したかどうかを判断する(ステップS108)。実際にCFカード50に対してデータを書き込んだり、CFカード50からデータを読み込んだりする指示が発生した場合(ステップS108:YES)には、ステップS100で決定した通信速度により、TrueIDEモードで、CFカード50に対してデータの読み書きを直ちに実行する(ステップS110)。なお、カード電源の供給を一旦停止している場合には、CFカード50に対するデータの読み書きの動作が発生した時点で、再度、カード電源の供給を開始する必要がある。そして、このデータの読み書きの動作が完了した後、ステップS108に戻る。
一方、ステップS108でデータの読み書きの指示が発生していないと判断した場合(ステップS108:NO)、又は、ステップS70を実行した後、情報処理装置10は、上述した第1実施形態と同様に、CFカード50がカードスロット40から抜去されたかどうかを判断し(ステップS72)、CFカード50が抜去されたと判断した場合(ステップS72:YES)には、上述した図5のステップS10に戻り、次のCFカード50が挿入されるまで待機する。一方、CFカード50がカードスロット40から抜去されていない場合(ステップS72:NO)には、上述したステップS108からを繰り返す。
以上のように、本実施形態に係る情報処理装置10によっても、新たなCFカード50がスロット40で検出された時点で、CFカード50に対してデータの読み書きをするのに必要な事前処理を行っているので、情報処理装置10が実際にCFカード50に対してデータの読み書きをする際には、この事前処理を省くことができる。すなわち、ステップS100で調べた通信速度により、TrueIDEモードで、CFカード50に直ちにアクセスすることができる。このため、CFカード50に対するデータの読み書きを迅速に実現することができ、ユーザの待ち時間を短くすることができる。
また、メモリモードでIdentifyDeviceコマンドを実行し、CFカード50がTrueIDEモードで対応している通信速度を調べることとしたので、CFカード50をメモリモードからTrueIDEモードに切り換える必要がなくなる。このため、事前処理において、カード電源の供給を一旦停止した後に再びカード電源の供給を開始する処理が不要となり、カードアクセスに必要な事前処理を短い時間で実行することができる。
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、カード型媒体としてCFカード(コンパクトフラッシュ(登録商標)カード)を例に説明したが、他の種類のカード型媒体であっても同様に本発明を適用することができる。すなわち、カード型媒体に対してデータの読み書きを行う前に事前処理が必要となる情報処理装置について、本発明を適用することができる。
また、本発明は、上述したメモリモード、TrueIDEモード、カードI/Oモード以外の様々な動作モードについても本発明を適用することができる。すなわち、カード型媒体の種類に応じて、様々な動作モードが用意されているため、この用意されている動作モードに応じて、本発明を適用することができる。
また、上述の実施形態で説明したカードアクセス事前処理については、このカードアクセス事前処理を実行するためのプログラムをフレキシブルディスク、CD−ROM(Compact Disc-Read Only Memory)、ROM、メモリカード等の記録媒体に記録して、記録媒体の形で頒布することが可能である。この場合、この記録媒体に記録されたプログラムを情報処理装置10に読み込ませ、実行させることにより、上述した実施形態を実現することができる。
また、情報処理装置10は、オペレーティングシステムや別のアプリケーションプログラム等の他のプログラムを備える場合がある。この場合、情報処理装置10の備える他のプログラムを活用するために、その情報処理装置10が備えるプログラムの中から、上述した実施形態と同等の処理を実現するプログラムを呼び出すような命令を含むプログラムを、記録媒体に記録するようにしてもよい。
さらに、このようなプログラムは、記録媒体の形ではなく、ネットワークを通じて搬送波として頒布することも可能である。ネットワーク上を搬送波の形で伝送されたプログラムは、情報処理装置10に取り込まれて、このプログラムを実行することにより上述した実施形態を実現することができる。
また、記録媒体にプログラムを記録する際や、ネットワーク上を搬送波として伝送される際に、プログラムの暗号化や圧縮化がなされている場合がある。この場合には、これら記録媒体や搬送波からプログラムを読み込んだ情報処理装置10は、そのプログラムの復号や伸張を行った上で、実行する必要がある。
さらに、上述した実施形態では、カードアクセス事前処理をソフトウェアにより実現することとしたが、ASIC(Application Specific IC)等のハードウェアにより実現するようにしてもよい。
本発明の第1実施形態及び第2実施形態に係る情報処理装置の内部構成を説明するためのブロック図である。 図1の情報処理装置が備えるカード電源ディスチャージ回路の回路構成の一例を示す図である。 カード電源ディスチャージ回路がない情報処理装置におけるカード電源とカード電源制御の動作波形の一例を示す図である。 カード電源ディスチャージ回路がある情報処理装置におけるカード電源とカード電源制御の動作波形の一例を示す図である。 図1に示す情報処理装置が実行する第1実施形態に係るカードアクセス事前処理の一例を説明するためのフローチャートを示す図である(その1)。 図1に示す情報処理装置が実行する第1実施形態に係るカードアクセス事前処理の一例を説明するためのフローチャートを示す図である(その2)。 図1に示す情報処理装置が実行する第1実施形態に係るカードアクセス事前処理の一例を説明するためのフローチャートを示す図である(その3)。 TrueIDEモードでIdentifyDeviceコマンドを実行する場合における、カード電源制御信号の動作波形と、CIS情報の読み出しタイミングと、IdentifyDeviceコマンドの実行タイミングとを示す図である。 CFカードから読み出したCIS情報におけるCISTPL_DEVICEタプル内のデバイスIDのビット2〜ビット0の3ビットの値と、デバイスの対応速度の対応表を示す図である。 デバイスIDが拡張デバイスであった場合に拡張デバイス速度を定義するための表を示す図である。 図8で定められた仮数部の値と仮数の対応表を示す図である。 CISTPL_DEVICEタプル内のデバイスIDのビット7〜ビット4の4ビットの値と、デバイス種別の対応表を示す図である。 CISTPL_FUNCIDタプル内のカード機能コードの値とカード機能の対応表を示す図である。 図1に示す情報処理装置が実行する第2実施形態に係るカードアクセス事前処理の一部を例示するためのフローチャートを示す図である。 メモリモードでIdentifyDeviceコマンドを実行する場合における、カード電源制御信号の動作波形と、CIS情報の読み出しタイミングと、IdentifyDeviceコマンドの実行タイミングとを示す図である。
符号の説明
10 情報処理装置
20 CPU
22 RAM
24 ROM
26 ハードディスクドライブ
30 ユーザインターフェース
32 ビデオデコーダ
34 表示画面
40 カードスロット
50 CFカード
60 カードコントローラ
62 カード電源制御回路
64 カード電源ディスチャージ回路

Claims (13)

  1. カード型媒体が挿入されるカードスロットと、
    前記カードスロットに新たな前記カード型媒体が挿入されたことを検出する、検出手段と、
    前記検出手段が前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出す、読み出し手段と、
    前記読み出し手段で前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機する、待機手段と、
    を備えることを特徴とする情報処理装置。
  2. 前記読み出し手段は、
    前記カード型媒体に第1の動作モードでアクセスして前記カード情報の第1情報を読み出し、この第1情報に基づいて、前記カード型媒体が第2の動作モードで動作するかどうかを判断する、第1判断手段と、
    前記第1判断手段で、前記カード型媒体が前記第2の動作モードで動作すると判断した場合には、前記カード型媒体を前記第1の動作モードから前記第2の動作モードに切り換える、切り換え手段と、
    を備えることを特徴とする請求項1に記載の情報処理装置。
  3. 前記切り換え手段は、前記カード型媒体への前記カード電源の供給を停止した後、再び、その供給を開始することにより、前記カード型媒体を前記第1の動作モードから前記第2の動作モードに切り換えることを特徴とする、請求項2に記載の情報処理装置。
  4. 前記読み出し手段は、前記切り換え手段が前記カード型媒体を前記第2の動作モードに切り換えた後、前記第2の動作モードで前記カード情報の第2情報を読み出して、この第2情報に基づいて、前記カード型媒体との通信速度を決定する、第1通信速度決定手段を、さらに備えることを特徴とする請求項2又は請求項3に記載の情報処理装置。
  5. 前記第1通信速度決定手段が前記カード型媒体との通信速度を決定した後、前記カード型媒体へのカード電源の供給を停止する、第1停止手段を、さらに備えることを特徴とする請求項4に記載の情報処理装置。
  6. 前記読み出し手段は、
    前記カード型媒体に第1の動作モードでアクセスして前記カード情報の第1情報を読み出し、この第1情報に基づいて、前記カード型媒体が第2の動作モードで動作するかどうかを判断する、第2判断手段と、
    前記第2判断手段で、前記カード型媒体が前記第2の動作モードで動作すると判断した場合には、前記第1のモードで前記カード型媒体にアクセスして前記カード情報の第2情報を読み出し、この第2情報に基づいて、前記カード型媒体との通信速度を決定する、第2通信速度決定手段と、
    を備えることを特徴とする請求項1に記載の情報処理装置。
  7. 前記第2通信速度決定手段が前記カード型媒体との通信速度を決定した後、前記カード型媒体へのカード電源の供給を停止する、第2停止手段を、さらに備えることを特徴とする請求項6に記載の情報処理装置。
  8. 前記カード型媒体はコンパクトフラッシュカードであり、
    前記カード情報の前記第1情報は、前記コンパクトフラッシュカードから読み出したCIS情報であり、
    前記カード情報の前記第2情報は、IdentifyDeviceコマンドを実行して前記コンパクトフラッシュカードから読み出した情報である、
    ことを特徴とする請求項4乃至請求項7のいずれかに記載の情報処理装置。
  9. 前記検出手段は、前記カードスロットに前記カード型媒体が挿入されていない状態から前記カード媒体が挿入されている状態に変化した場合に、新たなカード型媒体が検出されたと判断する、ことを特徴とする請求項1乃至請求項8のいずれかに記載の情報処理装置。
  10. 前記検出手段は、当該情報処理装置の電源がオンになった際に、前記カードスロットに前記カード型媒体が挿入されている場合には、新たなカード型媒体が検出されたと判断する、ことを特徴とする請求項1乃至請求項9のいずれかに記載の情報処理装置。
  11. カード型媒体が挿入されるカードスロットを有する情報処理装置の制御方法であって、
    カードスロットに新たなカード型媒体が挿入されたことを検出するステップと、
    前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出すステップと、
    前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機するステップと、
    を備えることを特徴とする情報処理装置の制御方法。
  12. カード型媒体が挿入されるカードスロットを有する情報処理装置を制御するためのプログラムであって、
    カードスロットに新たなカード型媒体が挿入されたことを検出するステップと、
    前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出すステップと、
    前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機するステップと、
    を情報処理装置に実行させるためのプログラム。
  13. カード型媒体が挿入されるカードスロットを有する情報処理装置を制御するためのプログラムが記録された記録媒体であって、
    カードスロットに新たなカード型媒体が挿入されたことを検出するステップと、
    前記カードスロットで新たな前記カード型媒体を検出した際に、前記カード型媒体に対してデータの読み書きをするために必要となるカード情報を読み出すステップと、
    前記カード情報を読み出した後、実際に前記カード型媒体に対してデータの読み書きの動作が発生するまで待機するステップと、
    を情報処理装置に実行させるためのプログラムが記録された記録媒体。
JP2005372548A 2005-12-19 2005-12-26 情報処理装置 Expired - Fee Related JP4910391B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005372548A JP4910391B2 (ja) 2005-12-26 2005-12-26 情報処理装置
EP06256417A EP1798642B1 (en) 2005-12-19 2006-12-18 Information processing device
DE602006007295T DE602006007295D1 (de) 2005-12-19 2006-12-18 Informationsverarbeitungsvorrichtung
US11/642,282 US7832639B2 (en) 2005-12-19 2006-12-19 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005372548A JP4910391B2 (ja) 2005-12-26 2005-12-26 情報処理装置

Publications (2)

Publication Number Publication Date
JP2007172511A true JP2007172511A (ja) 2007-07-05
JP4910391B2 JP4910391B2 (ja) 2012-04-04

Family

ID=38298951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005372548A Expired - Fee Related JP4910391B2 (ja) 2005-12-19 2005-12-26 情報処理装置

Country Status (1)

Country Link
JP (1) JP4910391B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856518B2 (en) 2008-01-08 2010-12-21 Seiko Epson Corporation Information processing device
US8078783B2 (en) 2008-01-08 2011-12-13 Seiko Epson Corporation Information processing apparatus, method for controlling the same, and recording medium including program
JP2012198823A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd シーケンス処理プログラム、シーケンス処理装置およびシーケンス処理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227444A (ja) * 1995-02-20 1996-09-03 Toshiba Corp Icカードリーダライタ
JPH0962804A (ja) * 1995-08-30 1997-03-07 Matsushita Electric Ind Co Ltd Icカードリーダ
JPH09244961A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp フラッシュata−pcカード
JP2000003414A (ja) * 1998-06-15 2000-01-07 Canon Inc 電子機器、電子機器用カード及び電子システム並びに電子機器用カードの制御方法
JP2003091704A (ja) * 2001-07-09 2003-03-28 Hitachi Ltd 不揮発性メモリを備えた記憶装置及びその記憶装置が着脱自在な情報処理装置
JP2003223623A (ja) * 2001-11-05 2003-08-08 Matsushita Electric Ind Co Ltd 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置
JP2004220496A (ja) * 2003-01-17 2004-08-05 Ricoh Co Ltd Icカード用i/f装置及び電子機器
JP2004355476A (ja) * 2003-05-30 2004-12-16 Internatl Business Mach Corp <Ibm> コンピュータ制御装置、コンピュータ装置、カード媒体制御方法、およびプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227444A (ja) * 1995-02-20 1996-09-03 Toshiba Corp Icカードリーダライタ
JPH0962804A (ja) * 1995-08-30 1997-03-07 Matsushita Electric Ind Co Ltd Icカードリーダ
JPH09244961A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp フラッシュata−pcカード
JP2000003414A (ja) * 1998-06-15 2000-01-07 Canon Inc 電子機器、電子機器用カード及び電子システム並びに電子機器用カードの制御方法
JP2003091704A (ja) * 2001-07-09 2003-03-28 Hitachi Ltd 不揮発性メモリを備えた記憶装置及びその記憶装置が着脱自在な情報処理装置
JP2003223623A (ja) * 2001-11-05 2003-08-08 Matsushita Electric Ind Co Ltd 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置
JP2004220496A (ja) * 2003-01-17 2004-08-05 Ricoh Co Ltd Icカード用i/f装置及び電子機器
JP2004355476A (ja) * 2003-05-30 2004-12-16 Internatl Business Mach Corp <Ibm> コンピュータ制御装置、コンピュータ装置、カード媒体制御方法、およびプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856518B2 (en) 2008-01-08 2010-12-21 Seiko Epson Corporation Information processing device
US8078783B2 (en) 2008-01-08 2011-12-13 Seiko Epson Corporation Information processing apparatus, method for controlling the same, and recording medium including program
JP2012198823A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd シーケンス処理プログラム、シーケンス処理装置およびシーケンス処理方法

Also Published As

Publication number Publication date
JP4910391B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
JP4601330B2 (ja) 電子機器及びその制御方法、情報処理装置、並びにコンピュータ・プログラム
US7856518B2 (en) Information processing device
JPWO2004070593A1 (ja) 周辺装置及びその制御方法、その本体装置及びその制御方法並びにそのプログラム
JP4186170B2 (ja) 情報処理装置
US6904533B2 (en) Apparatus for delivering the power status data of a smart battery
US20060041611A1 (en) Data transfer control system, electronic apparatus, and program
US7051144B2 (en) Portable computer system and control method for reducing power consumption therein
JP2006048131A (ja) 情報処理装置および表示輝度制御方法
KR102314741B1 (ko) 고체-상태 드라이브 및 고체-상태 드라이브에 대한 성능 최적화 방법
US7832639B2 (en) Information processing device
JP4910391B2 (ja) 情報処理装置
US5761519A (en) Portable computer having a removable medium drive and a resume setting function
JP4742849B2 (ja) 情報処理装置及びカード電源ディスチャージ回路
JP2009500771A (ja) 記録媒体動作時のパワーマネジメント
JPH0785571A (ja) スタンバイ機能を持つフロッピィディスクコントローラ
JP2007183879A (ja) 情報処理装置
JP4835977B2 (ja) 情報処理装置
US20060294556A1 (en) Method for multimedia processing in a computer system and related device
JP2009163556A (ja) 情報処理装置
JP2009230307A (ja) 情報処理装置
TWI772438B (zh) 用於計算設備中的動態緩衝器大小設定的系統和方法
TWI381271B (zh) 可攜式電子裝置及其省電方法
JPH11191262A (ja) パワーマネージメント装置及びパワーマネージメント方法
JP2010122875A (ja) 情報処理装置および情報処理方法
JP2010123181A (ja) 情報処理装置および情報処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees