JP4742849B2 - 情報処理装置及びカード電源ディスチャージ回路 - Google Patents

情報処理装置及びカード電源ディスチャージ回路 Download PDF

Info

Publication number
JP4742849B2
JP4742849B2 JP2005364899A JP2005364899A JP4742849B2 JP 4742849 B2 JP4742849 B2 JP 4742849B2 JP 2005364899 A JP2005364899 A JP 2005364899A JP 2005364899 A JP2005364899 A JP 2005364899A JP 4742849 B2 JP4742849 B2 JP 4742849B2
Authority
JP
Japan
Prior art keywords
card
power
information processing
processing apparatus
type medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005364899A
Other languages
English (en)
Other versions
JP2007172047A (ja
Inventor
田 健 二 吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005364899A priority Critical patent/JP4742849B2/ja
Priority to EP06256417A priority patent/EP1798642B1/en
Priority to DE602006007295T priority patent/DE602006007295D1/de
Priority to US11/642,282 priority patent/US7832639B2/en
Publication of JP2007172047A publication Critical patent/JP2007172047A/ja
Application granted granted Critical
Publication of JP4742849B2 publication Critical patent/JP4742849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、情報処理装置及びカード電源ディスチャージ回路に関し、特に、カード電源のディスチャージに要する時間の短縮化を図った情報処理装置及びそのためのカード電源ディスチャージ回路に関する。
パーソナルコンピュータなどの情報処理装置でデータを保存したり、データ通信をしたりするためのカード型媒体として、CF(コンパクトフラッシュ(登録商標))カードがある。このCFカードに対応した情報処理装置には、CFカード用のカードスロットが設けられており、ユーザがこのカードスロットにCFカードを挿入することにより、情報処理装置はこのCFカードにアクセスができるようになる。
CFカードがサポートする動作モードには、メモリモードとTrueIDEモードとカードI/Oモードの3つがある。メモリモードとTrueIDEモードは、メモリカード用に用意された動作モードであり、カードI/Oモードは、このメモリカードの発展型であるCF+と呼ばれる規格であり、I/Oカードをサポートするために追加された動作モードである。
CFカードがメモリカードである場合には、CFカードは、メモリモードとTrueIDEモードの双方の動作モードに対応しているが、CFカードがI/Oカードである場合には、TrueIDEモードに対応していない。
このため、情報処理装置は、CFカードに対して、これら3つの動作モードのうちのいずれかの動作モードでアクセスする必要があるが、CFカードをメモリカードとして用いる場合、データ転送速度がメモリモードよりTrueIDEモードの方が速い場合があることから、TrueIDEモードでアクセスする方が望ましいことがある。
但し、挿入されたCFカードが、メモリモードやTrueIDEモードに対応したメモリカードであるのか、カードI/Oモードに対応したI/Oカードであるのかは、情報処理装置がTrueIDEモードでCFカードにアクセスしても分からず、メモリモードでCFカードにアクセスする必要がある。もし、TrueIDEモードに対応していないCFカードに対して、TrueIDEモードでアクセスすると、当然CFカードは正常に動作しないこととなる。
このため、カードスロットに挿入されたCFカードが、メモリモードやTrueIDEモードに対応したメモリカードであるのか、カードI/Oモードに対応したI/Oカードであるかを調べるためには、メモリモードでCFカードにアクセスし、CFカードが保持するカード属性情報のCIS(Card Information Structure)情報を読み込む必要がある。このカード属性情報のCIS情報は、TrueIDEモードでCFカードにアクセスしても読み出すことはできず、メモリモード又はカードI/OモードでCFカードにアクセスする必要がある。そして、CIS情報に基づいて、このCFカードがTrueIDEモードに対応しているメモリカードであるかどうかを判断し、対応していないCFカードであれば、エラーメッセージを表示するなどした上で、データ転送処理を中止するなどの動作を行う必要がある。
無論、このような判断をせずに、最初からTrueIDEモードでCFカードにアクセスする手法も考えられる(例えば、特開2004−355476号公報)。このような手法は、CFカードの仕様に準拠したマイクロドライブを情報処理装置に内蔵して、ハードディスクドライブの代わりにCFカードを使用する場合には有益である。この場合、マイクロドライブの情報は事前に判明しており、ユーザによりCFカードとして差し換えられることがないことから、TrueIDEモードに固定しても問題は生じない。一方、ユーザがカードスロットにCFカードを任意に差し換えて使用する場合、様々な種類のCFカードが挿入される可能性があるため、TrueIDEモードに固定することはできない。
したがって、一旦、メモリモードでCFカードにアクセスし、CIS情報を読み込み、カードがTrueIDEモードに対応していることを確認した上で、TrueIDEモードに移行する必要がある。但し、メモリモードからTrueIDEモードに移行するためには、一旦、CFカードの電源をオフにし、OE信号をグランドレベルに固定してから、再度電源をオンにする必要がある。これは、CFカードは、電源がオンになった際に、OE信号が供給される9番ピンがグランドであればTrueIDEモードで立ち上がり、そうでなければメモリモードで立ち上がる設計になっているためである。
しかし、一旦CFカードの電源をオフにしても、CFカードの負荷は軽いことから、電源を供給していた電源配線の電圧がなかなか立ち下がらず、ユーザの待ち時間が長くなってしまうという問題が生じる。具体的な立ち下がり時間は、CFカードの種類により様々であるが、例えば数百ミリ秒から2秒程度の時間が必要である。
特に、CFカードに格納されている静止画データや、動画データ、音楽データなどを再生するような場合、ユーザはその待ち時間を長く感じる傾向がある。例えば、CFカードに格納されている静止画データを読み出して、表示画面にサムネイル画像を表示をしようとしているような場合には、電源の立ち下がり時間が長くなると、ユーザが操作してから最初のサムネイル画像が表示されるまでの時間が長くなり、ユーザは不快に感じる恐れがある。
このようなCFカードの電源をオフにする際に長い時間が必要となってしまうという問題は、CFカードの動作モードを切り換える場合だけでなく、単にCFカードの電源をオフにしてCFカードを抜去する場合にも生じる。また、このような問題はCFカードに限らず、他の種類のカード型媒体の電源をオフにする場合にも生じ得る。
特開2004−355476号公報
そこで本発明は、前記課題に鑑みてなされたものであり、カード型媒体の電源の立ち下がり時間の短縮を図った情報処理装置及びそのためのカード電源ディスチャージ回路を提供することを目的とする。
上記課題を解決するため、本発明に係る情報処理装置は、
カード型媒体が挿入されるカードスロットと、
前記カードスロットに挿入された前記カード型媒体にカード電源を供給するかどうかを制御する、カード電源制御回路と、
前記カード電源制御回路が前記カード型媒体への前記カード電源の供給を停止した場合に、前記カード電源を供給する電源配線を強制的にディスチャージして、前記カード電源を立ち下げる、カード電源ディスチャージ回路と、
を備えることを特徴とする。
この場合、前記カード電源ディスチャージ回路は、前記カード電源を前記カード型媒体に供給している間は、前記電源配線をグランドから切り離し、前記カード電源を前記カード型媒体に供給していない間は、前記電源配線をグランドに接続するようにしてもよい。
さらに、情報処理装置は、前記電源配線とグランドとの間に接続された抵抗を、さらに備えるようにしてもよい。
また、情報処理装置は、前記カード電源制御回路が前記カード電源を供給するかどうかを制御するカード電源制御信号を、前記カード電源制御回路と前記カード電源ディスチャージ回路とに出力する、カード電源制御信号出力回路をさらに備えており、
前記カード電源制御回路は、前記カード電源を前記カード型媒体に供給するかどうかを、前記カード電源制御信号に基づいて制御し、
前記カード電源ディスチャージ回路は、前記電源配線をグランドに接続するかどうかを、前記カード電源制御信号に基づいて制御するようにしてもよい。
また、情報処理装置は、
前記カード型媒体に、第1の動作モードでアクセスし、前記カード型媒体が第2の動作モードで動作するかどうかを判断する、判断手段と、
前記判断手段で、前記カード型媒体が前記第2の動作モードで動作すると判断した場合には、前記カード型媒体への前記カード電源の供給を停止した後、再び、その供給を開始して、前記カード型媒体を前記第1の動作モードから前記第2の動作モードに切り換える、切り換え手段と、
をさらに備えるようにしてもよい。
この場合、前記カード型媒体は、コンパクトフラッシュカードであってもよい。さらにこの場合、前記第1の動作モードはメモリモードであり、前記第2の動作モードはTrueIDEモードであってもよい。
本発明に係る情報処理装置の制御方法は、
カード型媒体が挿入されるカードスロットを有する情報処理装置の制御方法であって、
前記カードスロットに挿入された前記カード型媒体にカード電源を供給するかどうかを制御する工程と、
前記カード型媒体への前記カード電源の供給を停止した場合に、前記カード電源を供給する電源配線を強制的にディスチャージして、前記カード電源を立ち下げる工程と、
を備えることを特徴とする。
本発明に係るカード電源ディスチャージ回路は、
カード型媒体が挿入されるカードスロットを有する情報処理装置に用いられるカード電源ディスチャージ回路であって、
前記カードスロットに挿入された前記カード型媒体にカード電源が供給されているかどうかを判断する、判断手段と、
前記判断手段が、前記カード電源の供給を停止したと判断した場合に、前記カード電源を供給する電源配線を強制的にディスチャージして、前記カード電源を立ち下げる、ディスチャージ手段と、
を備えることを特徴とする。
本発明に係るカード電源ディスチャージ回路の制御方法は、
カード型媒体が挿入されるカードスロットを有する情報処理装置に用いられるカード電源ディスチャージ回路の制御方法であって、
前記カードスロットに挿入された前記カード型媒体にカード電源が供給されているかどうかを判断する工程と、
前記カード電源の供給を停止したと判断した場合に、前記カード電源を供給する電源配線を強制的にディスチャージして、前記カード電源を立ち下げる工程と、
を備えることを特徴とする。
以下、図面を参照して、本発明の一実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。
図1は、本実施形態に係る情報処理装置10の内部構成の一例を説明するブロック図である。情報処理装置10は、カードスロットを備える種々の情報処理装置であり、例えば、小型の携帯情報端末やデジタルカメラ、ノート型若しくはディスクトップ型のコンピュータなどがある。
この図1に示すように、本実施形態に係る情報処理装置10は、CPU(Central Processing Unit)20と、RAM(Random Access Memory)22と、ROM(Read Only Memory)24と、ハードディスクドライブ26と、ユーザインターフェース30と、ビデオデコーダ32と、表示画面34とを備えて構成されている。
CPU20とRAM22とROM24とハードディスクドライブ26とは、内部バスを介して相互に接続されている。このため、CPU20は、内部バスを介して、これらRAM22、ROM24、ハードディスクドライブ26に任意にアクセス可能である。
CPU20からは、画像データがビデオデコーダ32に出力され、このビデオデコーダ32で画像データがデコードされて、表示画面34に表示される。この表示画面34は、LCD(Liquid Crystal Display)やCRT(Cathode Ray Tube)などにより構成されている。
また、CPU20には、ユーザインターフェース30から様々なユーザの操作指示が入力される。このユーザインターフェース30は、例えば、1又は複数のボタンや、キーボード、ポインティングデバイスなどから構成することができ、また、これらの組み合わせから構成することができる。図1の例では、情報処理装置10自体にユーザインターフェース30が設けられて構成されているが、このユーザインターフェース30は情報処理装置10の外部に設けられていてもよい。CPU20では、ユーザインターフェース30からの操作指示に基づいて、様々な処理を実行する。
また、本実施形態に係る情報処理装置10には、カードスロット40が設けられている。本実施形態では、このカードスロット40には、CFカード50がユーザにより挿入される。したがって、ユーザにより、様々な種類のCFカード50がカードスロット40に挿入されることとなり、様々なモードに対応しているCFカード50が挿入されることになる。
特に本実施形態では、このカードスロット40に挿入されるCFカード50は、メモリモードとTrueIDEモードの双方で動作可能なメモリカードである場合と、メモリモードとカードI/Oモードで動作可能なI/Oカードである場合とが想定されている。無論、これ以外の規格が制定されれば、新たな規格のCFカードが挿入されることもあり得る。
このカードスロット40に挿入されたCFカード50の制御は、CPU20からカードコントローラ60を介して行われる。すなわち、カードスロット40にCFカード50が挿入されたかどうかを、CPU20は、カードスロット40から出力されるカード検出信号に基づいて判断する。また、CFカード50が挿入されている場合には、CPU20は、モード切り換え信号をカードコントローラ60に出力し、メモリモードでアクセスするか、TrueIDEモードでアクセスするかの切り換えを行う。また、情報処理装置10がカードI/Oモードをサポートしている場合には、このモード切り換え信号により、カードI/Oモードへの切り替えも行う。
このカードコントローラ60とカードスロット40との間は、カード用バスで接続されており、カードコントローラ60を介して、データのやり取りがCPU20とカードスロット40に挿入されたCFカード50との間で行われる。
また、カードスロット40に挿入されたCFカード50には、カード電源制御回路62から電源配線を介してカード電源が供給される。カード電源制御回路62がカード電源を供給するかどうかは、CPU20が出力するカード電源制御信号に基づいて制御される。すなわち、CPU20がCFカード50が挿入されたことを検出した場合や、CPU20がCFカード50にアクセスしようとしている場合には、CPU20はカード電源制御回路62にカード電源を供給するカード電源制御信号を出力する。これとは逆に、CFカード50が抜去されたことをCPU20が検出した場合や、カードアクセス状態からCPU20が抜け出た場合には、CPU20はカード電源制御回路62にカード電源の供給を停止するカード電源制御信号を出力する。例えば、本実施形態では、カード電源を供給する場合のカード電源制御信号はハイレベルであり、カード電源を供給しない場合のカード電源制御信号はローレベルである。
本実施形態においては、このCPU20から出力されたカード電源制御信号は、カード電源ディスチャージ回路64にも供給されている。カード電源ディスチャージ回路64は、このカード電源制御信号に基づいて、動作がオン/オフするように構成されている。すなわち、カード電源を供給しないカード電源制御信号である場合には、カード電源ディスチャージ回路64は、動作状態となり、カード電源を供給する電源配線を、抵抗を介してグランドに接続する。このため、カード電源がオンからオフに切り替わった際には、このカード電源の電源配線がディスチャージ回路64により強制的にディスチャージされて、カード電源が急速にグランドレベルまで下がることとなる。逆に、カード電源を供給するカード電源制御信号である場合には、カード電源ディスチャージ回路64は、非動作状態となり、カード電源の電源配線はグランドに接続されない。このため、カード電源を供給している間に無駄な電流が、電源配線からグランドに流れてしまうのを回避することができる。
なお、どのような条件でカード電源をオンにして、どのような条件でカード電源をオフにするかは、情報処理装置10やCFカード50の仕様により種々に設定される。
図2は、本実施形態に係るカード電源ディスチャージ回路64の回路構成の一例を示す図である。この図2に示すように、カード電源ディスチャージ回路64は、PチャンネルMOSトランジスタQ1と、NチャンネルMOSトランジスタQ2と、抵抗R1〜R4と、ダイオードD1〜D4と、カード電源オン・オフ回路70とを備えて構成されている。
供給電源とグランドとの間には、PチャンネルMOSトランジスタQ1と抵抗R1とが直列に接続されている。このPチャンネルMOSトランジスタQ1と並列に、ダイオードD4が接続されている。カード電源制御信号が入力される入力端子に接続されているノードAと、PチャンネルMOSトランジスタQ1のゲートGとの間には、抵抗R3が接続されている。
CFカード50にカード電源を供給するための電源配線に接続されているノードCと、グランドとの間には、抵抗R2とNチャンネルMOSトランジスタQ2が接続されている。このNチャンネルMOSトランジスタQ2と並列に、ダイオードD3が接続されている。PチャンネルMOSトランジスタQ1と抵抗R1との間のノードBと、NチャンネルMOSトランジスタQ2のゲートGとの間には、抵抗R4が接続されている。また、この抵抗R4と並列に、ダイオードD2が接続されている。
供給電源とカード電源との間には、カード電源オン・オフ回路70が接続されており、このカード電源オン・オフ回路70には、ノードAからカード電源制御信号が入力される。カード電源オン・オフ回路70は、カード電源制御信号がハイレベルの場合には、供給電源からの電源をカード電源としてノードCに供給し、カード電源制御信号がローレベルの場合には、ノードCに電源を供給しない回路である。
次に、このカード電源ディスチャージ回路64の動作について説明する。まず、カード電源制御信号がハイレベルの場合、つまりカード電源を供給する場合の動作について説明する。カード電源制御信号がハイレベルであると、カード電源オン・オフ回路70は、供給電源から供給されている電源をノードCに供給する。また、ノードAがハイレベルになり、PチャンネルMOSトランジスタQ1がオフとなる。また、ノードBは、抵抗R1を介してグランドに接続されるのでローレベルとなり、NチャンネルMOSトランジスタQ2もオフとなる。このため、電源配線はグランドから切り離され、カード電源オン・オフ回路70から出力された電源が、カード電源として、電源配線を介して供給される。
次に、カード電源制御信号がローレベルになると、つまりカード電源の供給を停止すると、ノードAがローレベルになる。このため、カード電源オン・オフ回路70はノードCに供給電源から電源を供給するのを停止する。また、ノードAがローレベルであるので、PチャンネルMOSトランジスタQ1がオンとなり、ノードBが供給電源につられてハイレベルとなる。ノードBがハイレベルになると、NチャンネルMOSトランジスタQ2もオンとなり、カード電源を供給する電源配線が抵抗R2を介してグランドに接続される。このため、カード電源の電源配線は強制的にディスチャージされて短い時間で立ち下がる。この抵抗R2の抵抗値を小さくするほど、電源配線は急激にディスチャージされて、カード電源の立ち下がり時間は短くなる。
図3は、カード電源ディスチャージ回路64がない情報処理装置である場合におけるカード電源制御信号とカード電源の動作波形を示す図であり、図4は、カード電源ディスチャージ回路64がある情報処理装置10のカード電源制御信号とカード電源との動作波形を示す図である。
図3に示すように、CFカード50が挿入されると、CPU20はメモリモードでCFカード50にアクセスするために時刻T1でカード電源制御信号をハイレベルにして、CFカード50にカード電源を供給する。そして、メモリモードでCFカード50からCIS情報を読み出す。続いて、CFカード50をメモリモードからTrueIDEモードに切り換えるために、時刻T2でカード電源制御信号をローレベルにしてCFカード50へのカード電源の供給を停止する。この時刻T2の後、カード電源ディスチャージ回路64がないので、長い時間をかけて、カード電源が立ち下がる。そして、CPU20は時刻T3で再びカード電源制御信号をハイレベルにして、CFカード50へのカード電源の供給を開始し、TrueIDEモードでCFカード50に対するアクセスを開始する。
一方、カード電源ディスチャージ回路64がある場合には、図4に示すように、時刻T2でカード電源制御信号をローレベルにすると、カード電源ディスチャージ回路64が強制的にカード電源の電源配線をディスチャージするので、短い時間でカード電源が立ち下がる。このため、CFカード50にアクセスしようとしてるユーザの待ち時間を、その分、短くすることができる。
次に、図5及び図6を用いて、情報処理装置10がCFカード50にアクセスする際に実行するカードアクセス処理を説明する。このカードアクセス処理は、ROM24又はハードディスクドライブ26に格納されているカードアクセスプログラムをCPU20が読み込んで実行することにより実現する処理である。また、このカードアクセス処理は、CPU20がCFカード50にアクセスする場合に実行される処理である。
図5に示すように、情報処理装置10は、カードスロット40にCFカード50が挿入されているかどうかを判断する(ステップS10)。本実施形態においては、上述したカードスロット40から出力されるカード検出信号に基づいて、カードスロット40にCFカード50が挿入されているかどうかを判断する。より具体的には、カードスロット40におけるCD1信号及びCD2信号の両方の信号がハイレベルからローレベルに変化した場合に、CFカード50がカードスロット40に挿入されたと判断する。すなわち、CFカード50が挿入されている間は、これらCD1信号及びCD2信号はローレベルになる。
ステップS10でCFカード50が挿入されていないと判断した場合(ステップS10:NO)には、このステップS10を繰り返して、カードスロット40にCFカード50が挿入されるまで待機する。なお、この場合、カードスロット40にCFカード50が挿入されていない旨をユーザに通知するようにしてもよい。この通知は、例えば、表示画面34にメッセージとして表示したり、音声を発したりすることにより実現可能である。
一方、ステップS10でCFカード50がカードスロット40に挿入されていると判断した場合(ステップS10:YES)には、情報処理装置10は、カードコントローラ60の初期化を行う(ステップS12)。
次に、情報処理装置10は、CFカード50のRESET信号をアサートする(ステップS14)。続いて、情報処理装置10は、カード電源制御信号をハイレベルにして、カード電源を立ち上げる(ステップS16)。この時は、メモリモードでCFカード50を立ち上げる。このステップS16が、図4の時刻T1に対応している。
次に、情報処理装置10は、カード電源が安定するまで待った後、カードコントローラ60のカード側のインターフェースを、ハイインピーダンス状態から出力可能状態に切り換える(ステップS18)。続いて、情報処理装置10は、RESET信号をネゲートする(ステップS20)。
次に、図6に示すように、情報処理装置10は、メモリモードで、カード属性情報であるCIS情報を読み出す(ステップS30)。
次に、情報処理装置10は、この読み出したCIS情報に基づいて、挿入されているCFカード50がTrueIDEモードに対応しているかどうかを判断する(ステップS32)。具体的には、情報処理装置10は、CIS情報のCISTPL_DEVICEのデバイスIDと、CISTPL_FUNCIDを解析して、TrueIDEモードに対応しているかどうかを判断する。
図7は、CISTPL_DEVICEタプル内のデバイスIDのビット2〜ビット0の3ビットの値と、デバイス速度の対応表を示す図である。この図7に示すように、このビット2〜ビット0の値が例えば1であれば、250nsのデバイス速度であり、3であれば、150nsのデバイス速度であることが分かる。
もし、デバイスIDのビット2〜ビット0の値が7であった場合には、CISTPL_DEVICEタプル内の拡張デバイス速度を見ることとなる。拡張デバイス速度の情報は、図8に示すように、ビット6〜ビット3の4ビットの仮数部と、ビット2〜ビット0の3ビットの指数部とにより表現されている。
図9は、仮数部の値と、これに対応する仮数を示す表である。例えば、ビット6〜ビット3の仮数部の値が4であれば、仮数は1.5となり、ビット6〜ビット3の仮数部の値が9であれば、仮数は4.0となる。そして、拡張デバイス速度(ns)=仮数×10(指数部の値)により、拡張デバイス速度を算出する。
また、情報処理装置10は、CISTPL_DEVICEタプル内のデバイスIDのビット7〜ビット4の4ビットにより、デバイス種別を判断する。図10は、デバイスIDのビット7〜ビット4の4ビットの値と、デバイス種別の対応表である。本実施形態では、このデバイス種別がDTYPE_IOである場合に、TrueIDEモードに対応しているCFカード50であると判断し、それ以外の場合は、対応していないと判断する。つまり、デバイス種別を示すビット7〜ビット4の4ビットの値が13(16進数のD)であれば、TrueIDEモードに対応している判断する。
そして、情報処理装置10は、CISTPL_FUNCIDタプル内のカード機能コードの値を取得し、カード機能が固定ディスクであるかどうかを判断する。図11は、カード機能コードの値とカード機能との対応表である。この図11から分かるように、本実施形態では、カード機能コードの値が4であれば、固定ディスクとなり、TrueIDEモードに対応していると判断する。
これらCISTPL_DEVICEのデバイスIDと、CISTPL_FUNCIDとに基づく判断の結果、挿入されているCFカード50がTrueIDEモードに対応していないと判断した場合(ステップS32:NO)、つまりI/Oカードである場合には、情報処理装置10は、エラーをユーザに通知して(ステップS34)、この処理を終了する。エラーの通知は、例えば、表示画面34に挿入されているCFカード50がTrueIDEモードに対応していない旨のエラーメッセージを表示したり、音声を発したりすることにより、実現可能である。
一方、ステップS32で、挿入されているCFカード50がTrueIDEモードに対応していると判断した場合(ステップS32:YES)、つまりメモリカードである場合には、情報処理装置10は、CFカード50のRESET信号をアサートする(ステップS36)。続いて、情報処理装置10は、カードコントローラ60のカード側のインターフェースを、出力可能状態からハイインピーダンス状態に切り換える(ステップS38)。
次に、カード電源制御信号をローレベルにして、カード電源を一旦オフにする(ステップS40)。また、カード電源制御信号をローレベルにすることにより、カード電源ディスチャージ回路64が動作し、カード電源の電源配線がグランドに接続されて強制的にディスチャージされる。このステップS40が、図4の時刻T2に対応している。
そして、情報処理装置10は、所定の時間が経過するのを待つ(ステップS42)。図4を用いて説明したように、本実施形態では、この待ち時間は極めて短くすることができる。
この待ち時間の経過後、情報処理装置10は、カードコントローラ60を初期化(ステップS44)した後、CFカード50のOE信号をグランドに固定した状態で、カード電源制御信号をハイレベルにする(ステップS46)。これにより、CFカード50に再びカード電源が供給されるようになり、CFカード50がTrueIDEモードで立ち上がる。また、カード電源制御信号がハイレベルになったので、カード電源ディスチャージ回路64の動作が停止し、カード電源の電源配線がグランドから切り離される。このステップS46が、図4の時刻T3に対応している。
次に、情報処理装置10は、カードコントローラ60をハイインピーダンス状態から出力可能状態に切り換える(ステップS48)。続いて、情報処理装置10は、RESET信号をネゲートする(ステップS50)。
次に、情報処理装置10は、TrueIDEモードでCFカード50が対応可能な通信速度を調べる(ステップS52)。すなわち、TrueIDEモードでも、CFカード50の種類によって、対応可能な通信速度が異なるため、対応可能な通信速度を調べる必要がある。
一般に、TrueIDEモードの転送モードには、大きく分けて、PIOモード、Multiword DMAモード、Ultra DMAモードの3つがある。これらの3つの転送モードには、それぞれ、対応速度別にいくつかのモードが用意されている。本実施形態に係る情報処理装置10では、これら3つの転送モードのうち、PIOモードにのみ対応していると仮定する。
さらに、本実施形態に係る情報処理装置10は、PIOモードのうち、最新のリビジョンであるRevision3.0版(CF+ and Compact Flash Specification Revision 3.0)に対応していると仮定する。Revision3.0のPIOモードでは、PIOモード0からPIOモード6まで定義されているので、このいずれのPIOモードに挿入されているCFカード50が対応しているかを判断する。具体的には、IdentifyDeviceコマンドにより、CFカード50が対応しているPIOモードを特定する。PIOモードは、PIOモード0が最も通信速度が遅く、PIOモード6に行くに従って通信速度が速くなる。したがって、情報処理装置10は、CFカード50がサポートしてるPIOモードの中で、最も通信速度の速いモードを選択する。
次に、情報処理装置10は、ステップS52で選択した通信速度のモードで、CFカード50へのアクセスを開始する(ステップS54)。これにより、CPU20が必要としているCFカード50へのアクセスができる状態となる。このアクセスが終了することにより、このカードアクセス処理が終了する。このCFカード50へのアクセスができる状態は、例えば、CFカード50がカードスロット40から抜かれるまで維持されてもよいし、或いは、CFカード50へのアクセスがなくなってから所定時間が経過するまで維持されてもよい。
以上のように、本実施形態に係る情報処理装置10によれば、カード電源ディスチャージ回路64を設け、カード電源がオンになっている場合には、カード電源の電源配線をグランドから切り離すが、カード電源がオフになっている場合には、カード電源の電源配線をグランドに接続するようにした。このため、カード電源をオンからオフに切り換える際に、カード電源を短い時間で立ち下げることができ、ユーザの待ち時間を短縮することができる。
このカード電源をオンからオフにする動作は、CFカード50を最初にアクセスする際にメモリモードでアクセスしてカード属性情報を取得した後、TrueIDEモードにCFカード50を切り換える際に、カード電源を一旦オフにする必要があることから、CFカード50へのアクセス待ち時間に直結することとなるが、本実施形態によれば、このアクセス待ち時間を短縮することができる。
また、ユーザがCFカード50をカードスロット40から抜く際にも、CFカード50に供給されているカード電源は自動的にオフにする必要があるが、本実施形態によれば、これまでよりも短い時間でカード電源を立ち下げることができるので、ユーザが素早くCFカード50を抜いたような場合でも、CFカード50にダメージを与えないようにすることができる。
さらに、本実施形態によれば、カード電源をCFカード50に供給している間は、カード電源の電源配線がグランドから切り離されるようにしたので、カード電源の無駄な消費を抑制することができる。すなわち、カード電源の電源配線を、単純に抵抗を介してグランドに常時接続してしまう手法も考えられるが、この場合、カード電源がオンになっている間は定常的に抵抗を介してグランドに電流が流れてしまい、無駄な電力消費が発生してしまう。これに対して、本実施形態では、カード電源がオンになっている間は、カード電源の電源配線がグランドから切り離されるので、このような無駄な電力消費を回避することができる。特に、無駄な電力消費を抑制することは、少しでもバッテリによる連続動作時間を長くしたいデジタルカメラや携帯型の情報端末などの情報処理装置では重要である。
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、カード型媒体としてCFカード(コンパクトフラッシュ(登録商標)カード)を例に説明したが、他の種類のカード型媒体であっても同様に本発明を適用することができる。すなわち、カード電源を立ち下げる時間の短縮化を図る必要のあるカード型媒体に対して、本発明を適用することができる。
また、本発明は、上述したメモリモード、TrueIDEモード、カードI/Oモード以外の様々な動作モードについても本発明を適用することができる。すなわち、カード型媒体の種類に応じて、様々な動作モードが用意されているため、この用意されている動作モードに応じて、本発明を適用することができる。特に、本発明は、動作モードを切り換える際にカード電源の供給を一旦停止する必要のある場合に有効である。
また、上述の実施形態で説明したカードアクセス処理については、このカードアクセス処理を実行するためのプログラムをフレキシブルディスク、CD−ROM(Compact Disc-Read Only Memory)、ROM、メモリカード等の記録媒体に記録して、記録媒体の形で頒布することが可能である。この場合、この記録媒体に記録されたプログラムを情報処理装置10に読み込ませ、実行させることにより、上述した実施形態を実現することができる。
また、情報処理装置10は、オペレーティングシステムや別のアプリケーションプログラム等の他のプログラムを備える場合がある。この場合、情報処理装置10の備える他のプログラムを活用するために、その情報処理装置10が備えるプログラムの中から、上述した実施形態と同等の処理を実現するプログラムを呼び出すような命令を含むプログラムを、記録媒体に記録するようにしてもよい。
さらに、このようなプログラムは、記録媒体の形ではなく、ネットワークを通じて搬送波として頒布することも可能である。ネットワーク上を搬送波の形で伝送されたプログラムは、情報処理装置10に取り込まれて、このプログラムを実行することにより上述した実施形態を実現することができる。
また、記録媒体にプログラムを記録する際や、ネットワーク上を搬送波として伝送される際に、プログラムの暗号化や圧縮化がなされている場合がある。この場合には、これら記録媒体や搬送波からプログラムを読み込んだ情報処理装置10は、そのプログラムの復号や伸張を行った上で、実行する必要がある。
さらに、上述した実施形態では、カードアクセス処理をソフトウェアにより実現することとしたが、ASIC(Application Specific IC)等のハードウェアにより実現するようにしてもよい。
本発明の一実施形態に係る情報処理装置の内部構成を説明するためのブロック図である。 図1の情報処理装置が備えるカード電源ディスチャージ回路の回路構成の一例を示す図である。 カード電源ディスチャージ回路がない情報処理装置におけるカード電源とカード電源制御の動作波形の一例を示す図である。 図1の情報処理装置におけるカード電源とカード電源制御の動作波形の一例を示す図である。 図1に示す情報処理装置が実行するカードアクセス処理の一例を説明するためのフローチャートを示す図である(その1)。 図1に示す情報処理装置が実行するカードアクセス処理の一例を説明するためのフローチャートを示す図である(その2)。 CFカードから読み出したCIS情報におけるCISTPL_DEVICEタプル内のデバイスIDのビット2〜ビット0の3ビットの値と、デバイスの対応速度の対応表を示す図である。 デバイスIDが拡張デバイスであった場合に拡張デバイス速度を定義するための表を示す図である。 図8で定められた仮数部の値と仮数の対応表を示す図である。 CISTPL_DEVICEタプル内のデバイスIDのビット7〜ビット4の4ビットの値と、デバイス種別の対応表を示す図である。 CISTPL_FUNCIDタプル内のカード機能コードの値とカード機能の対応表を示す図である。
符号の説明
10 情報処理装置
20 CPU
22 RAM
24 ROM
26 ハードディスクドライブ
30 ユーザインターフェース
32 ビデオデコーダ
34 表示画面
40 カードスロット
50 CFカード
60 カードコントローラ
62 カード電源制御回路
64 カード電源ディスチャージ回路

Claims (7)

  1. カード型媒体が挿入されるカードスロットと、
    前記カードスロットに挿入された前記カード型媒体にカード電源を供給するかどうかを制御する、カード電源制御回路と、
    前記カード電源制御回路が前記カード型媒体への前記カード電源の供給を停止した場合に、前記カード電源を供給する電源配線を強制的にディスチャージして、前記カード電源を立ち下げる、カード電源ディスチャージ回路と、
    前記カード型媒体に、第1の動作モードでアクセスし、前記カード型媒体が第2の動作モードで動作するかどうかを判断する、判断手段と、
    前記判断手段で、前記カード型媒体が前記第2の動作モードで動作すると判断した場合には、前記カード型媒体への前記カード電源の供給を停止した後、再び、その供給を開始して、前記カード型媒体を前記第1の動作モードから前記第2の動作モードに切り換える、切り換え手段と、
    を備えることを特徴とする情報処理装置。
  2. 前記カード電源ディスチャージ回路は、前記カード電源を前記カード型媒体に供給している間は、前記電源配線をグランドから切り離し、前記カード電源を前記カード型媒体に供給していない間は、前記電源配線をグランドに接続する、ことを特徴とする請求項1に記載の情報処理装置。
  3. 前記電源配線とグランドとの間に接続された抵抗を、さらに備えることを特徴とする請求項2に記載の情報処理装置。
  4. 前記カード電源制御回路が前記カード電源を供給するかどうかを制御するカード電源制御信号を、前記カード電源制御回路と前記カード電源ディスチャージ回路とに出力する、カード電源制御信号出力回路をさらに備えており、
    前記カード電源制御回路は、前記カード電源を前記カード型媒体に供給するかどうかを、前記カード電源制御信号に基づいて制御し、
    前記カード電源ディスチャージ回路は、前記電源配線をグランドに接続するかどうかを、前記カード電源制御信号に基づいて制御する、
    ことを特徴とする請求項2又は請求項3に記載の情報処理装置。
  5. 前記カード型媒体は、コンパクトフラッシュカードである、ことを特徴とする請求項1乃至請求項4のいずれかに記載の情報処理装置。
  6. 前記第1の動作モードはメモリモードであり、前記第2の動作モードはTrueIDEモードである、ことを特徴とする請求項1乃至請求項5のいずれかに記載の情報処理装置。
  7. カード型媒体が挿入されるカードスロットを有する情報処理装置の制御方法であって、
    前記カードスロットに挿入された前記カード型媒体に、第1の動作モードでアクセスし、前記カード型媒体が第2の動作モードで動作するかどうかを判断する工程と、
    前記カード型媒体が前記第2の動作モードで動作すると判断した場合に、前記カード型媒体へのカード電源の供給を停止し、前記カード型媒体に前記カード電源を供給するための電源配線を強制的にディスチャージした後、再び、前記カード型媒体への前記カード電源の供給を開始することにより、前記カード型媒体を前記第1の動作モードから前記第2の動作モードに切り換える工程と、
    を備えることを特徴とする情報処理装置の制御方法。
JP2005364899A 2005-12-19 2005-12-19 情報処理装置及びカード電源ディスチャージ回路 Expired - Fee Related JP4742849B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005364899A JP4742849B2 (ja) 2005-12-19 2005-12-19 情報処理装置及びカード電源ディスチャージ回路
EP06256417A EP1798642B1 (en) 2005-12-19 2006-12-18 Information processing device
DE602006007295T DE602006007295D1 (de) 2005-12-19 2006-12-18 Informationsverarbeitungsvorrichtung
US11/642,282 US7832639B2 (en) 2005-12-19 2006-12-19 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005364899A JP4742849B2 (ja) 2005-12-19 2005-12-19 情報処理装置及びカード電源ディスチャージ回路

Publications (2)

Publication Number Publication Date
JP2007172047A JP2007172047A (ja) 2007-07-05
JP4742849B2 true JP4742849B2 (ja) 2011-08-10

Family

ID=38298574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005364899A Expired - Fee Related JP4742849B2 (ja) 2005-12-19 2005-12-19 情報処理装置及びカード電源ディスチャージ回路

Country Status (1)

Country Link
JP (1) JP4742849B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163557A (ja) 2008-01-08 2009-07-23 Seiko Epson Corp 情報処理装置
JP2009163556A (ja) 2008-01-08 2009-07-23 Seiko Epson Corp 情報処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403606B2 (ja) * 1997-05-16 2003-05-06 シャープ株式会社 安定化電源回路
JP3882920B2 (ja) * 2003-05-30 2007-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ装置、カード媒体制御方法、およびプログラム

Also Published As

Publication number Publication date
JP2007172047A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
US7155621B2 (en) Method and apparatus to enhance processor power management
US7856518B2 (en) Information processing device
US20060022992A1 (en) Information processing apparatus and method for controlling display luminance
US6904533B2 (en) Apparatus for delivering the power status data of a smart battery
US8005998B2 (en) Method for controlling power consumption of a USB mass storage, associated personal computer, and storage medium storing an associated USB mass storage driver
JP4186170B2 (ja) 情報処理装置
US20060041611A1 (en) Data transfer control system, electronic apparatus, and program
US20020062416A1 (en) Portable computer system and control method thereof
US20060053320A1 (en) Data processing system capable of reducing power consumption and method of the same
JP2008009817A (ja) 半導体装置及びデータ転送方法
US7832639B2 (en) Information processing device
JP4742849B2 (ja) 情報処理装置及びカード電源ディスチャージ回路
JP4910391B2 (ja) 情報処理装置
US20050278469A1 (en) Computer system and control method of the same
US8015328B2 (en) Information storage device, information processing system, and setting method of data transfer mode of information processing device
JP2005339346A (ja) 情報処理装置および電源電圧制御方法
JP2009500771A (ja) 記録媒体動作時のパワーマネジメント
US20060294556A1 (en) Method for multimedia processing in a computer system and related device
JP4835977B2 (ja) 情報処理装置
US7975152B2 (en) Apparatus for controlling a supply of power to a second apparatus including an instant television function that operates independently of a first apparatus
JP2007183879A (ja) 情報処理装置
JP2009163556A (ja) 情報処理装置
JP2009230307A (ja) 情報処理装置
EP3646162B1 (en) System and method for dynamic buffer sizing in a computing device
CN114519015A (zh) 一种基于Android的Tepy-C切换成OTG模式的方法、装置、设备及介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees