JPH04104324U - クロツク切替方式 - Google Patents
クロツク切替方式Info
- Publication number
- JPH04104324U JPH04104324U JP781591U JP781591U JPH04104324U JP H04104324 U JPH04104324 U JP H04104324U JP 781591 U JP781591 U JP 781591U JP 781591 U JP781591 U JP 781591U JP H04104324 U JPH04104324 U JP H04104324U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- oscillation
- oscillator
- output
- oscillation control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000010355 oscillation Effects 0.000 claims abstract description 46
- 230000010365 information processing Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】
【構成】外部から発振のオン・オフの制御可能な複数の
クロック発振器としての制御形発振1,2を、発振器制
御レジスタ3の出力で発振制御する。発振器制御レジス
タ3には、外部の情報処理システムから制御形発振器
1,2を制御する発振制御データと、このデータを取り
込む発振制御データ書込み信号が提供され、これにより
制御形発振器1,2のいずれかが発振状態とされる。ク
ロック切替回路も外部の情報処理システムからクロック
切替要求信号を提供され、制御形発振器1,2の出力の
いずれかを出力クロックとして切替出力する。 【効果】複数のクロックを用意し、かつ1つのクロック
の出力のみを切替使用する場合に必要なクロックの発振
器のみを動作させ、他のクロックによるEMI障害を除
去する。
クロック発振器としての制御形発振1,2を、発振器制
御レジスタ3の出力で発振制御する。発振器制御レジス
タ3には、外部の情報処理システムから制御形発振器
1,2を制御する発振制御データと、このデータを取り
込む発振制御データ書込み信号が提供され、これにより
制御形発振器1,2のいずれかが発振状態とされる。ク
ロック切替回路も外部の情報処理システムからクロック
切替要求信号を提供され、制御形発振器1,2の出力の
いずれかを出力クロックとして切替出力する。 【効果】複数のクロックを用意し、かつ1つのクロック
の出力のみを切替使用する場合に必要なクロックの発振
器のみを動作させ、他のクロックによるEMI障害を除
去する。
Description
【0001】
本考案はクロック切替方式に関し、特に複数のクロックを使用し、かつ同時に
は異るクロックを使用しない情報処理システムのクロック切替方式に関する。
【0002】
従来、この種のクロック切替方式は、図3に示すように、複数のクロック信号
、たとえば2つのクロック信号11a,11bを出力する発振器11,12と、
外部のシステムから受けるクロック切替要求信号4aにより出力クロック2aを
クロック信号11a,11bから選択するクロック切替回路4を有している。
【0003】
この方式では、クロック切替要求信号4aにより出力クロック2aとして出力
するクロックを選択するだけであるため、使用しないクロック発振を止めること
ができない。
【0004】
上述した従来のクロック切替方式では、使用しないクロック発振を止めること
ができないため、無駄な不要電波を発生させてEMI対策を困難にするという欠
点がある。
【0005】
本考案の目的は、上述した欠点を除去し、回路に必要の無いクロック発振を止
めることにより無駄な不要電波の発生を未然に防ぎ、EMI対策を容易にするク
ロック切替方式を提供することにある。
【0006】
本考案の方式は、複数のクロックを切り替えて使用するクロック切替方式にお
いて、外部から供給される発振制御信号によってクロックの発振停止が可能なク
ロック発振を行なう複数の制御形発振器と、前記複数の制御形発振器に対する発
振制御データを外部から受けて登録し外部からの発振制御データ書込み信号によ
って前記複数の制御形発振器のいずれかを発振させる前記発振制御信号を出力す
る発振器制御レジスタと、外部から受けるクロック切替要求信号によって前記複
数の制御形発振器の出力を選択するクロック切替回路とを備えて構成される。
【0007】
次に、本考案について図面を参照して説明する。
【0008】
図1は本考案の一実施例の構成図である。図1に示す実施例は、外部のシステ
ムから供給される発振制御を行なう2台の制御形発振器1,2と、制御形発振器
1,2に対する発振制御データ4bを外部のシステムから受けて登録し、外部か
らの発振制御データ書込み信号4cによって制御形発振器1,2のいずれかを発
振させる発振制御信号3a,3bのいずれかを出力する発振器制御レジスタ3と
、外部のシステムから受けるクロック切替要求信号4aによって制御形発振器1
,2の出力を選択するクロック切替回路4とを備えて成る。
【0009】
次に本実施例の動作について説明する。
【0010】
制御形発振回路1,2はそれぞれ、発振制御信号3a,3bによりクロック発
振を行い、クロック信号11a,12aを出力する。クロック切替回路4は、ク
ロック切替要求信号4aによりクロック信号11a,12aのいずれかを選択し
て出力クロック2aとして出力し、情報処理システムへクロックを供給する。
【0011】
発振器制御レジスタ3は、データバスを介して入力する発振制御データ4bを
、発振制御データ書込み信号4cが指示するタイミングで取り込み、制御形発振
回路1,2を発振制御信号3a,3bを通して制御する。
【0012】
図2は、本実施例の動作の一例を示すタイミングチャートである。
【0013】
ここでは、タイミングチャートの開始時において、出力クロック2aはクロッ
ク信号11aが選択されており、かつ制御形発振器2は停止しているものとする
。
【0014】
図1および図2に示す如く、システムがデータバスを介して入力する発振制御
データ4bを発振制御データ書込み信号4cで取り込み、制御形発振器2への発
振開始要求が発行されると、制御形発振器2へ発振制御信号3bを送出して発振
を開始するよう要求する。
【0015】
制御形発振器2は、発振要求を受けるとすぐに発振を開始する。次に制御形発
振器2の発振が充分安定するだけの時間を取った後、システムはクロック切替回
路2へクロック切替要求信号4aを送出し、出力クロック2aをクロック信号1
1aからクロック信号12aに切り替えるよう指示す。クロック切替回路2は、
出力クロック2aに切替ノイズが出ないようにクロックを切替る。その後、シス
テムはクロック切替回路2がクロックを切り替えるだけの時間を充分見計らって
、制御形発振器1の発振を停止するよう発振制御データ4bおよび発振制御デー
タ4cで要求する。発振器制御レジスタ3はこの情報を取り込み、発振制御信号
3bを送出し、制御形発振器1へクロック発振を停止するよう指示する。制御形
発振器1は発振停止要求を受けると、すぐに発振を停止する。
【0016】
上述した実施例では制御形発振器が2台であったが、この数は任意でよい。ま
た、本実施例ではクロック切替時に、切替ノイズが発生しないようにしたが、ク
ロックを切替ノイズが入ってもかまわない回路に入力する場合は、クロック切替
要求信号4aですぐに切り換えてもかまわない。
【0017】
このようにして、所望のクロック信号のみを発振,出力させることができる。
【0018】
以上説明したように本考案は、回路に必要ないクロック発振を停止させるクロ
ック切替を行なうことにより、無駄な不要電波を未然に防ぎ、EMI対策を容易
にするという効果がある。
【図1】本考案の一実施例のブロック図である。
【図2】図1の実施例のクロック切替動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図3】従来のクロック切替方式のブロック図である。
1,2 制御形発振器
2a 出力クロック
3 発振器制御レジスタ
4 クロック切替回路
4a クロック切替要求信号
4b 発振制御データ
4c 発振制御データ書込み信号
11〜12 発振器
11a,12a クロック信号
Claims (1)
- 【請求項1】 複数のクロックを切り替えて使用するク
ロック切替方式において、外部から供給される発振制御
信号によってクロックの発振停止が可能なクロック発振
を行なう複数の制御形発振器と、前記複数の制御形発振
器に対する発振制御データを外部から受けて登録し外部
からの発振制御データ書込み信号によって前記複数の制
御形発振器のいずれかを発振させる前記発振制御信号を
出力する発振器制御レジスタと、外部から受けるクロッ
ク切替要求信号によって前記複数の制御形発振器の出力
を選択するクロック切替回路とを備えて成ることを特徴
とするクロック切替方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP781591U JPH04104324U (ja) | 1991-02-21 | 1991-02-21 | クロツク切替方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP781591U JPH04104324U (ja) | 1991-02-21 | 1991-02-21 | クロツク切替方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04104324U true JPH04104324U (ja) | 1992-09-08 |
Family
ID=31739868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP781591U Pending JPH04104324U (ja) | 1991-02-21 | 1991-02-21 | クロツク切替方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04104324U (ja) |
-
1991
- 1991-02-21 JP JP781591U patent/JPH04104324U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4095267A (en) | Clock pulse control system for microcomputer systems | |
JP2000100170A5 (ja) | ||
JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
JPH04104324U (ja) | クロツク切替方式 | |
JP2004185378A (ja) | クロック同期式シリアル通信装置および半導体集積回路装置 | |
JPH0946222A (ja) | 可変クロック発生回路 | |
US7272069B2 (en) | Multiple-clock controlled logic signal generating circuit | |
JPH04104323U (ja) | クロツク切り替え装置 | |
JP2988360B2 (ja) | クロック生成回路 | |
JPH0398186A (ja) | Icカード用リーダライタ | |
JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
JP2867480B2 (ja) | メモリ切替回路 | |
JP2953713B2 (ja) | 半導体集積回路 | |
JPH08221151A (ja) | クロック供給装置 | |
JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
JP2978603B2 (ja) | デジタル周波数発生装置間の位相制御回路 | |
JPH01243164A (ja) | Eprom内蔵シングルチップマイクロコンピュータ | |
JPH0574031U (ja) | 周波数設定回路 | |
JP2883199B2 (ja) | 遠隔制御装置 | |
JPH0677228B2 (ja) | クロック信号発生回路 | |
JPH064173A (ja) | クロック信号供給方法 | |
JPH03188725A (ja) | 非同期信号送受信回路 | |
JPH0615120U (ja) | 動作周波数設定回路 | |
JPS61258509A (ja) | 原発振切替回路 | |
JPH10126396A (ja) | 集積回路 |