KR940027300A - 스트레치 클럭을 발생하기 위한 회로 및 방법 - Google Patents
스트레치 클럭을 발생하기 위한 회로 및 방법 Download PDFInfo
- Publication number
- KR940027300A KR940027300A KR1019930008930A KR930008930A KR940027300A KR 940027300 A KR940027300 A KR 940027300A KR 1019930008930 A KR1019930008930 A KR 1019930008930A KR 930008930 A KR930008930 A KR 930008930A KR 940027300 A KR940027300 A KR 940027300A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- time
- cpu
- stretching
- input clock
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Executing Machine-Instructions (AREA)
Abstract
마이크로 프로세서 CPU가 메모리 액세스를 대기해야 하는 시간은 메모리 액세스에 의해 발생되는 예상된 지연에 따라 제 1 시간 간격 또는 제 2 시간 간격 중 어느 하나로 CPU클럭신호를 스트레칭함으로써 2개의 값 중 하나가 되도록 제어된다. 클럭 스트레칭은 CPU클럭 주기의 1/4의 증가 및 클럭 펄스의 선행 연부하강 연수로써 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 따른 회로의 한 실시예의 회로도, 제 4 도는 1/2 사이클 펄스 스트레치 동안 제 3 도의 회로에 의해 발생되는 다양한 신호의 상대적 타이밍을 도시한 타이밍도, 제 5 도는 1/4 사이클 펄스 스트레치 동안 제 3 도의 회로에 의해 발생되는 다양한 신호의 상대적 타이밍을 도시한 타이밍도.
Claims (7)
- CPU가 메모리 액세스를 대기해야 하는 시간을 감소하기 위한 장치에 있어서, CPU가 입력 클럭신호로부터 유도된 CPU클럭신호에 의해 구동되고, CPU클럭신호의 한 1/2 주기와 동일한 시간 만큼 CPU클럭신호를 스트레칭하기 위한 제 1 수단, CPU클럭신호의 한 1/4 주기와 동일한 시간 만큼 CPU클럭신호를 스트레칭하기 위한 제 2 수단 및 메모리 액세스 시간의 함소로 선택된 시간 만큼 CPU동작을 지연하기 위해 상기 제 1 스트레칭 수단 또는 상기 제 2 스트레칭 수단을 선택하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서, 상기 제 1 스트레칭 수단이 CPU클럭신호의 2개의 연속적인 펄스 사이의 시간이 입력 클럭신호의 한 주기와 동일한 시간 만큼 연장되도록 입력 클럭신호를 지연시키기 위한 수단을 포함하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서, 상기 제 1 스트레칭 수단이 CPU클럭신호의 2개의 연속적인 펄스 사이의 시간이 입력 클럭신호의 1/2 주기와 동일한 시간 만큼 연장되도록 입력 클럭신호를 지연시키기 위한 수단을 포함하는 것을 특징으로 하는 장치.
- 제 2 항에 있어서, 상기 지연 수단이 상기 CPU클럭신호가 상기 입력 클럭신호와 동일한 주파수를 가지도록 상기 입력 클럭신호의 하나의 펄스의 통과를 방지하기 위한 수단을 포함하고, 상기 CPU클럭신호의 2개의 연속적인 펄스 사이의 시간이 상기 입력 클럭신호의 한 주기만큼 증가하는 것을 특징으로 하는 장치.
- 제 3 항에 있어서, 상기 지연 수단이 상기 입력 클럭신호와 동일한 주파수를 갖는 상기 CPU클럭신호를 발생하기 위해 상기 입력 클럭신호로부터 유도된 신호의 위상을 반전시키기 위한 수단을 포함하고, 상기 CPU클럭신호의 2개의 연속적인 펄스 사이의 시간이 상기 입력 클럭신호의 1/2 주기와 동일한 시간 만큼 연장되는 것을 특징으로 하는 장치.
- CPU가 적절한 명령 또는 데이타를 수신하기 위해 대기해야 하는 시간을 제어하기 위한 장치에 있어서, CPU가 입력 클럭신호로부터 유도된 CPU클럭신호에 의해 구동되고, 제 1 선택 시간만큼 CPU클럭신호를 스트레칭하기 위한 제 1 수단, 제 1 선택 수단과 상이한 제 2 선택 시간만큼 CPU클럭신호를 스트레칭하기 위한 제 2 수단 및 상기 제 1 선택 시간 또는 제 2 선택 시간만큼 CPU동작을 지연하기 위해 상기 제 1 스트레칭 수단 또는 상기 제 2 스트레칭 수단을 선택하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
- CPU가 적절한 명령 또는 데이타를 수신하기 위해 대기해야 하는 시간을 제어하는 방법에 있어서, CPU가 입력 클럭신호로부터 유도된 CPU클럭신호에 의해 구동되고, 제 1 선택 시간 또는 제 2 선택 시간 중의 어느 하나의 시간만큼 CPU클럭신호를 스트레칭하는 단계 및 하나 이상의 입력 제어 신호에 응답하여 제 1 선택 시간 또는 제 2 선택 시간 중의 어느 하나의 시간을 선택하는 단계를 포함하는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008930A KR100284990B1 (ko) | 1993-05-24 | 1993-05-24 | 1/4 싸이클 증가의 스트레치 클럭을 발생하기 위한 회로 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008930A KR100284990B1 (ko) | 1993-05-24 | 1993-05-24 | 1/4 싸이클 증가의 스트레치 클럭을 발생하기 위한 회로 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027300A true KR940027300A (ko) | 1994-12-10 |
| KR100284990B1 KR100284990B1 (ko) | 2001-03-15 |
Family
ID=67137447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930008930A KR100284990B1 (ko) | 1993-05-24 | 1993-05-24 | 1/4 싸이클 증가의 스트레치 클럭을 발생하기 위한 회로 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100284990B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100910490B1 (ko) * | 2007-12-26 | 2009-08-04 | 주식회사 동부하이텍 | 1/4 주기 지연 클럭 발생기 |
-
1993
- 1993-05-24 KR KR1019930008930A patent/KR100284990B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100284990B1 (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077998A (ko) | 동기화 반도체 메모리에 사용하기 위한 제어된 지연 회로 | |
| KR880008149A (ko) | 단일 칩 프로세서 | |
| KR970023373A (ko) | 동기식 반도체 메모리 | |
| KR970008876A (ko) | 펄스폭 변조(pulse width modulation)회로 | |
| KR940002712A (ko) | 프로세싱 시스템에 있어서의 개선된 외부 메모리 접근 제어 | |
| KR910003638A (ko) | 데이터 처리장치 | |
| KR970016970A (ko) | 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법 | |
| KR950015034A (ko) | 컴퓨터 시스템 내의 전력을 보존하기 위한 napnop 회로 | |
| TW328133B (en) | Column select line enable circuit of semiconductor memory device | |
| KR940006012A (ko) | 논리 완급 장치 | |
| KR970071799A (ko) | 메모리제어회로 | |
| KR920020433A (ko) | 마이크로 콘트롤러 유닛 | |
| KR940027300A (ko) | 스트레치 클럭을 발생하기 위한 회로 및 방법 | |
| KR920020856A (ko) | 동기 클록 발생 회로 | |
| KR960018829A (ko) | 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치 | |
| KR910020698A (ko) | 클럭 추출 회로 | |
| KR920006970A (ko) | 반도체 메모리를 위한 시리얼 선택회로 | |
| KR960039000A (ko) | 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 | |
| FR2264427B1 (ko) | ||
| KR0182956B1 (ko) | 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치 | |
| SU1091159A1 (ru) | Устройство управлени | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| RU1837387C (ru) | Формирователь импульсов (его варианты) | |
| KR970013712A (ko) | 펄스신호지연 및 펄스신호의 폭 가변장치 | |
| KR950004638B1 (ko) | 노이즈 펄스 제거 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 13 |
|
| EXPY | Expiration of term |